JPH0125276B2 - - Google Patents
Info
- Publication number
- JPH0125276B2 JPH0125276B2 JP55182493A JP18249380A JPH0125276B2 JP H0125276 B2 JPH0125276 B2 JP H0125276B2 JP 55182493 A JP55182493 A JP 55182493A JP 18249380 A JP18249380 A JP 18249380A JP H0125276 B2 JPH0125276 B2 JP H0125276B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time base
- velocity error
- video signal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
この発明は、VTRの再出出力のように、ビデ
オ信号に存在するタイムベースエラーを補正する
タイムベースコレクタに関し、主にベロシテイエ
ラーの補償に特徴を有するものである。
オ信号に存在するタイムベースエラーを補正する
タイムベースコレクタに関し、主にベロシテイエ
ラーの補償に特徴を有するものである。
従来のタイムベースコレクタのひとつとして、
ビデオ信号をＡ／Ｄコンバータによりデジタル化
してメモリーに書込み、メモリーから読出された
ビデオデータをＤ／Ａコンバータによりアナログ
ビデオ信号に戻すようにし、入力ビデオ信号中の
水平同期信号及びバースト信号が基準のものに対
してもつタイムベースエラーと同様の位相変動を
有するクロツクによつてビデオデータをメモリー
に書込み、基準のクロツクによつて読出を行なう
ようにしたものがある。入力ビデオ信号のタイム
ベースエラーの検出は、APC回路で形成された
書込クロツクと人力ビデオ信号中のバースト信号
とを位相比較することによつて1H（１水平区間）
毎に１回だけなされる。従つて、1H内の他の大
部分の期間のタイムベースエラーは誤差信号をホ
ールドして補正するほかはないから、次のエラー
検出の直前の、1Hの終端付近では、かなりのエ
ラーが残留することになる。この残留位相誤差、
即ちベロシテイエラーを補正するために、読出し
クロツクをベロシテイエラーで位相変調する、ベ
ロシテイエラー補償回路がタイムベースコレクタ
に組込まれているのが普通であつた。
ビデオ信号をＡ／Ｄコンバータによりデジタル化
してメモリーに書込み、メモリーから読出された
ビデオデータをＤ／Ａコンバータによりアナログ
ビデオ信号に戻すようにし、入力ビデオ信号中の
水平同期信号及びバースト信号が基準のものに対
してもつタイムベースエラーと同様の位相変動を
有するクロツクによつてビデオデータをメモリー
に書込み、基準のクロツクによつて読出を行なう
ようにしたものがある。入力ビデオ信号のタイム
ベースエラーの検出は、APC回路で形成された
書込クロツクと人力ビデオ信号中のバースト信号
とを位相比較することによつて1H（１水平区間）
毎に１回だけなされる。従つて、1H内の他の大
部分の期間のタイムベースエラーは誤差信号をホ
ールドして補正するほかはないから、次のエラー
検出の直前の、1Hの終端付近では、かなりのエ
ラーが残留することになる。この残留位相誤差、
即ちベロシテイエラーを補正するために、読出し
クロツクをベロシテイエラーで位相変調する、ベ
ロシテイエラー補償回路がタイムベースコレクタ
に組込まれているのが普通であつた。
しかしながら、かかる従来のベロシテイエラー
補償回路は、検出されたベロシテイエラーを除去
するように、読出しクロツクに位相変調をかける
ために、Ｄ／Ａコンバータを介してアナログビデ
オ信号に戻さないと、ベロシテイエラーまでも除
去されたビデオ信号を得ることができない。最近
のデジタル回路技術の発展は、ビデオ信号をデジ
タル化して記録再生することを始めとして、ビデ
オ信号の種々の処理による特殊効果例えば異なる
画面の合成、画面サイズの変換をデジタルビデオ
信号の処理でもつて行なうことを容易とし、また
そのような試みも実際に行なわれている。
補償回路は、検出されたベロシテイエラーを除去
するように、読出しクロツクに位相変調をかける
ために、Ｄ／Ａコンバータを介してアナログビデ
オ信号に戻さないと、ベロシテイエラーまでも除
去されたビデオ信号を得ることができない。最近
のデジタル回路技術の発展は、ビデオ信号をデジ
タル化して記録再生することを始めとして、ビデ
オ信号の種々の処理による特殊効果例えば異なる
画面の合成、画面サイズの変換をデジタルビデオ
信号の処理でもつて行なうことを容易とし、また
そのような試みも実際に行なわれている。
したがつてこの発明は、デジタルビデオ信号の
ままでベロシテイエラーを補償することができる
タイムベースコレクタの提供を目的とするもので
ある。この発明によれば、ベロシテイエラーを補
償するためだけのＤ／Ａコンバータを省略するこ
とができる。
ままでベロシテイエラーを補償することができる
タイムベースコレクタの提供を目的とするもので
ある。この発明によれば、ベロシテイエラーを補
償するためだけのＤ／Ａコンバータを省略するこ
とができる。
以下、図面を参照してこの発明の一実施例につ
いて説明する。第１図は、この実施例の全体の構
成の概略を示しており、同図において、１は、例
えばNTSC方式のカラービデオ信号が供給される
入力端子を示し、このカラービデオ信号がＡ／Ｄ
コンバータ２によつて4sc（scは、色副搬送周波
数）のサンプリング周波数でもつてデジタルカラ
ービデオ信号となされ、サンプリング周波数と同
じ繰返し周波数のクロツクでメモリー３に書込ま
れ、メモリー３から読出されたビデオデータがベ
ロシテイエラー補償回路４に供給され、出力端子
５に、タイムベースエラー及びベロシテイエラー
が除去されたビデオデータが取り出される。
いて説明する。第１図は、この実施例の全体の構
成の概略を示しており、同図において、１は、例
えばNTSC方式のカラービデオ信号が供給される
入力端子を示し、このカラービデオ信号がＡ／Ｄ
コンバータ２によつて4sc（scは、色副搬送周波
数）のサンプリング周波数でもつてデジタルカラ
ービデオ信号となされ、サンプリング周波数と同
じ繰返し周波数のクロツクでメモリー３に書込ま
れ、メモリー３から読出されたビデオデータがベ
ロシテイエラー補償回路４に供給され、出力端子
５に、タイムベースエラー及びベロシテイエラー
が除去されたビデオデータが取り出される。
メモリー３のライト或いはリード動作、アドレ
スコントロール等は、メモリーコントローラ６に
よつてなされる。そして、メモリー３に対するラ
イト側クロツクは、クロツク発生回路７によつて
形成され、リード側クロツクは、クロツク発生回
路９によつて形成される。クロツク発生回路７
は、AFC回路及びAPC回路を含んでおり、同期、
バースト分離回路８からの入力信号中の同期信号
及びバースト信号に基いて入力信号と同様のタイ
ムベースエラーを含むライト側クロツクを発生す
る。また、端子１０から基準信号がクロツク発生
回路９に供給され、リード側クロツクが形成され
る。
スコントロール等は、メモリーコントローラ６に
よつてなされる。そして、メモリー３に対するラ
イト側クロツクは、クロツク発生回路７によつて
形成され、リード側クロツクは、クロツク発生回
路９によつて形成される。クロツク発生回路７
は、AFC回路及びAPC回路を含んでおり、同期、
バースト分離回路８からの入力信号中の同期信号
及びバースト信号に基いて入力信号と同様のタイ
ムベースエラーを含むライト側クロツクを発生す
る。また、端子１０から基準信号がクロツク発生
回路９に供給され、リード側クロツクが形成され
る。
また、入力信号中の同期信号及びバースト信号
とライト側クロツクとがベロシテイエラー検出回
路１１に供給され、この２つの入力を位相比較す
ることによつてベロシテイエラーが検出される。
つまり、1H毎に存在しているバースト信号の位
相とライト側クロツクの位相とが比較され、その
位相差が直前の1Hのベロシテイエラーとして検
出される。この検出出力がＡ／Ｄコンバータ１２
によつてデジタル化され、図示を省略した定数乗
算器において、1H期間のサンプリング数Ｎ（本実
施例では910＝4sc／H）の逆数を乗算されて、
上述のベロシテイエラーの検出データとされる。
この検出エラーデータ発生回路１３に供給され、
1H内で徐々に変化するベロシテイエラーデータ
が形成され、このベロシテイエラーデータが、補
正信号として、ベロシテイエラー補償回路４に供
給される。
とライト側クロツクとがベロシテイエラー検出回
路１１に供給され、この２つの入力を位相比較す
ることによつてベロシテイエラーが検出される。
つまり、1H毎に存在しているバースト信号の位
相とライト側クロツクの位相とが比較され、その
位相差が直前の1Hのベロシテイエラーとして検
出される。この検出出力がＡ／Ｄコンバータ１２
によつてデジタル化され、図示を省略した定数乗
算器において、1H期間のサンプリング数Ｎ（本実
施例では910＝4sc／H）の逆数を乗算されて、
上述のベロシテイエラーの検出データとされる。
この検出エラーデータ発生回路１３に供給され、
1H内で徐々に変化するベロシテイエラーデータ
が形成され、このベロシテイエラーデータが、補
正信号として、ベロシテイエラー補償回路４に供
給される。
エラーデータ発生回路１３は、高速動作の必要
から、第２図に示すように、加算器１４及びレジ
スタ１５からなるデジタル積分器の構成とされて
いる。加算器１４は、Ａ／Ｄコンバータ１２から
の例えば10ビツト並列の検出データとレジスタ１
５からのデータとを加算し、この加算出力をレジ
スタ１５に貯えると共に、ベロシテイエラーデー
タとして取り出す。レジスタ１５は、端子１６ａ
からの1H周期のリセツトパルスによつてリセツ
トされ、続いて端子１６ｂからのクロツクパルス
によつて加算器１４の出力を貯える。したがつ
て、このレジスタ１５の出力は、１クロツクステ
ツプで漸増あるいは漸減し、１水平走査の終端部
において、検出回路１１により検出されたベロシ
テイエラーの値に等しくなるように変化するエラ
ーデータが取り出される。アナログ電圧でもつて
表現すると、第３図Ａに示す1H毎に変化する検
出電圧が得られると、同図Ｂに示すように、1H
内で徐々にレベルが変化するベロシテイエラーデ
ータが得られる。
から、第２図に示すように、加算器１４及びレジ
スタ１５からなるデジタル積分器の構成とされて
いる。加算器１４は、Ａ／Ｄコンバータ１２から
の例えば10ビツト並列の検出データとレジスタ１
５からのデータとを加算し、この加算出力をレジ
スタ１５に貯えると共に、ベロシテイエラーデー
タとして取り出す。レジスタ１５は、端子１６ａ
からの1H周期のリセツトパルスによつてリセツ
トされ、続いて端子１６ｂからのクロツクパルス
によつて加算器１４の出力を貯える。したがつ
て、このレジスタ１５の出力は、１クロツクステ
ツプで漸増あるいは漸減し、１水平走査の終端部
において、検出回路１１により検出されたベロシ
テイエラーの値に等しくなるように変化するエラ
ーデータが取り出される。アナログ電圧でもつて
表現すると、第３図Ａに示す1H毎に変化する検
出電圧が得られると、同図Ｂに示すように、1H
内で徐々にレベルが変化するベロシテイエラーデ
ータが得られる。
この発明の特徴とするベロシテイエラー補償回
路４は、全体として第４図に示す構成とされてい
る。メモリー３から読出されたビデオデータが入
力端子１７からデジタルフイルタの構成のＹ／Ｃ
（輝度データ及び色データを意味する）分離回路
１８に供給され、輝度データ及び色データの夫々
が補間回路１９，２０に供給され、この補間回路
１９，２０の出力がＹ／Ｃ混合回路２１に供給さ
れ、その出力端子２２にベロシテイエラーが除去
されたカラービデオデータが得られる。補間回路
１９，２０によるベロシテイエラーの除去は、読
出しクロツクの位相は固定、即ち各サンプルデー
タの位相は固定のままで、各サンプルデータの値
を、従来のように、読出しクロツクがベロシテイ
エラーにより位相変調された場合に所定量だけ移
相される位置（所定移相点）に相当する推定サン
プルデータの値に置き換えることにより行う。こ
の所定移相点に相当する推定データの値は、連続
する２つのサンプルデータによりサンプル点間の
レベル−位相関係が推定できるので、この関係か
ら、所定移相点をベロシテイエラーデータに応じ
て定めると補間演算により一意的に求められる。
この推定データによる置換は、ベロシテイエラー
の全量のうちの１サンプリング周期（約70nsで、
色副搬送波の位相で90゜）以下の量に対して行な
われ、１サンプリング周期の整数倍の量のベロシ
テイエラーについては、サンプルデータを１サン
プリング周期単位で遅延するステツプ移相器によ
つて除去する。このステツプ移送器は補間回路１
９，２０に設けられている。
路４は、全体として第４図に示す構成とされてい
る。メモリー３から読出されたビデオデータが入
力端子１７からデジタルフイルタの構成のＹ／Ｃ
（輝度データ及び色データを意味する）分離回路
１８に供給され、輝度データ及び色データの夫々
が補間回路１９，２０に供給され、この補間回路
１９，２０の出力がＹ／Ｃ混合回路２１に供給さ
れ、その出力端子２２にベロシテイエラーが除去
されたカラービデオデータが得られる。補間回路
１９，２０によるベロシテイエラーの除去は、読
出しクロツクの位相は固定、即ち各サンプルデー
タの位相は固定のままで、各サンプルデータの値
を、従来のように、読出しクロツクがベロシテイ
エラーにより位相変調された場合に所定量だけ移
相される位置（所定移相点）に相当する推定サン
プルデータの値に置き換えることにより行う。こ
の所定移相点に相当する推定データの値は、連続
する２つのサンプルデータによりサンプル点間の
レベル−位相関係が推定できるので、この関係か
ら、所定移相点をベロシテイエラーデータに応じ
て定めると補間演算により一意的に求められる。
この推定データによる置換は、ベロシテイエラー
の全量のうちの１サンプリング周期（約70nsで、
色副搬送波の位相で90゜）以下の量に対して行な
われ、１サンプリング周期の整数倍の量のベロシ
テイエラーについては、サンプルデータを１サン
プリング周期単位で遅延するステツプ移相器によ
つて除去する。このステツプ移送器は補間回路１
９，２０に設けられている。
第５図に示すように、ステツプ位相器は、サン
プリング周期１Ｄの遅延量をもつシフトレジスタ
２３，２４，２５，２６が４個直列に接続され、
初段のシフトレジスタ２３に入力端子２７が接続
され、各シフトレジスタの段間と終段のシフトレ
ジスタ２６の出力側とに生じるデータがマルチプ
レクサ２８で選択されて出力端子２９に取り出さ
れる構成のものである。マルチプレクサ２８は、
ベロシテイエラーデータの上位ビツトVE1例えば
上位の２ビツトによつて制御され、出力端子２９
には、ベロシテイエラーが1D以内とされたビデ
オデータが得られる。
プリング周期１Ｄの遅延量をもつシフトレジスタ
２３，２４，２５，２６が４個直列に接続され、
初段のシフトレジスタ２３に入力端子２７が接続
され、各シフトレジスタの段間と終段のシフトレ
ジスタ２６の出力側とに生じるデータがマルチプ
レクサ２８で選択されて出力端子２９に取り出さ
れる構成のものである。マルチプレクサ２８は、
ベロシテイエラーデータの上位ビツトVE1例えば
上位の２ビツトによつて制御され、出力端子２９
には、ベロシテイエラーが1D以内とされたビデ
オデータが得られる。
輝度データに対する補間回路１９の一例を第６
図に示す。Ｙ／Ｃ分離回路１８からの輝度データ
が入力端子３０からＤの遅延量のシフトレジスタ
３１を介してステツプ移相器３２に供給されると
共に、そのままステツプ移相器３３に供給され
る。これらステツプ移相器３２，３３は、第５図
に示すもので、ベロシテイエラーデータの上位ビ
ツトVE1で夫々のマルチプレクサが制御され、ベ
ロシテイエラーが1D以内となされる。また、ベ
ロシテイエラーデータの下位の８ビツトVE2が乗
算器３６及び定数発生器３４に加えられる。乗算
器３５，３６の出力が加算器３７に供給され、こ
の加算器３７の出力端子３８にベロシテイエラー
が除去された推定データが現れる。乗算器３５，
３６及び加算器３７における演算処理は、並列デ
ータの形で行なわれる。
図に示す。Ｙ／Ｃ分離回路１８からの輝度データ
が入力端子３０からＤの遅延量のシフトレジスタ
３１を介してステツプ移相器３２に供給されると
共に、そのままステツプ移相器３３に供給され
る。これらステツプ移相器３２，３３は、第５図
に示すもので、ベロシテイエラーデータの上位ビ
ツトVE1で夫々のマルチプレクサが制御され、ベ
ロシテイエラーが1D以内となされる。また、ベ
ロシテイエラーデータの下位の８ビツトVE2が乗
算器３６及び定数発生器３４に加えられる。乗算
器３５，３６の出力が加算器３７に供給され、こ
の加算器３７の出力端子３８にベロシテイエラー
が除去された推定データが現れる。乗算器３５，
３６及び加算器３７における演算処理は、並列デ
ータの形で行なわれる。
上述の補間回路１９は、直線近似の補間演算を
行なうもので、ステツプ移相器３２から現れる先
行のサンプルデータをａとし、ステツプ移相器３
３から現れる現在のサンプルデータをｂとし、ベ
ロシテイエラーデータVE2で示されるベロシテイ
エラー情報をｘとして推定データｙの形成につい
て説明する。第７図に示すようにサンプリング周
期１Ｄを１として正規化したときの規準値をｘと
すれば ｙ＝（ｂ−ａ）ｘ＋ａ＝ａ（１−ｘ）＋bx となる。上式のうちのａ（１−ｘ）の演算が乗算
器３５によつてなされ、bxの演算が乗算器３６
によつてなされる。この推定データｙが現在のサ
ンプルデータｂに代えて出力として取り出され
る。定数発生器３４は、１Ｄの具体的数値と対応
してベロシテイエラーの相対値ｘを発生するよう
にPROMなどで構成される。
行なうもので、ステツプ移相器３２から現れる先
行のサンプルデータをａとし、ステツプ移相器３
３から現れる現在のサンプルデータをｂとし、ベ
ロシテイエラーデータVE2で示されるベロシテイ
エラー情報をｘとして推定データｙの形成につい
て説明する。第７図に示すようにサンプリング周
期１Ｄを１として正規化したときの規準値をｘと
すれば ｙ＝（ｂ−ａ）ｘ＋ａ＝ａ（１−ｘ）＋bx となる。上式のうちのａ（１−ｘ）の演算が乗算
器３５によつてなされ、bxの演算が乗算器３６
によつてなされる。この推定データｙが現在のサ
ンプルデータｂに代えて出力として取り出され
る。定数発生器３４は、１Ｄの具体的数値と対応
してベロシテイエラーの相対値ｘを発生するよう
にPROMなどで構成される。
色データに対する補間回路２０は、第８図に示
されるように、入力端子３９と出力端子４６との
間に、シフトレジスタ４０、ステツプ移相器４
１，４２、乗算器４３，４４、加算器４５が設け
られた構成であり、ステツプ移相器４１，４２に
よつてベロシテイエラーを１Ｄ以内とすること
は、補間回路１９と同様である。乗算器４３，４
４の夫々に対して設けられている定数発生器４
７，４８は、ベロシテイエラーデータの下位８ビ
ツトVE2で示されるエラー情報ｘから、（cosα）
及び（sinα）（但し、α＝π／２ｘ）の定数を発生す る。
されるように、入力端子３９と出力端子４６との
間に、シフトレジスタ４０、ステツプ移相器４
１，４２、乗算器４３，４４、加算器４５が設け
られた構成であり、ステツプ移相器４１，４２に
よつてベロシテイエラーを１Ｄ以内とすること
は、補間回路１９と同様である。乗算器４３，４
４の夫々に対して設けられている定数発生器４
７，４８は、ベロシテイエラーデータの下位８ビ
ツトVE2で示されるエラー情報ｘから、（cosα）
及び（sinα）（但し、α＝π／２ｘ）の定数を発生す る。
この色データに対する補間回路２０は、第９図
Ａに示すように、色信号をscの周波数のsin波と
みなし、２つのサンプルデータａ，ｂをπ／２の位 相差でもつて位置するものとして、推定データｙ
を補間演算するものである。（α＝π／２ｘ）とし、 前のサンプリングデータａの位相をθとすると、
２つのサンプルデータａ，ｂとベロシテイエラー
情報αと推定データｙとの関係は、第９図Ｂに示
すものとなる。この第９図Ｂから明かなように、
推定データｙは、次式で表わされる。
Ａに示すように、色信号をscの周波数のsin波と
みなし、２つのサンプルデータａ，ｂをπ／２の位 相差でもつて位置するものとして、推定データｙ
を補間演算するものである。（α＝π／２ｘ）とし、 前のサンプリングデータａの位相をθとすると、
２つのサンプルデータａ，ｂとベロシテイエラー
情報αと推定データｙとの関係は、第９図Ｂに示
すものとなる。この第９図Ｂから明かなように、
推定データｙは、次式で表わされる。
ｙ＝√2＋2sin（α＋θ）
＝√2＋2（sinαcosθ＋cosαsinθ）
＝bsinα＋acosα
したがつて、定数発生器４７は、ベロシテイエ
ラー情報ｘからcosαの定数を発生し、定数発生
器４８は、ベロシテイエラー情報ｘからsinαの定
数を発生するように、PROMでもつて構成され
る。
ラー情報ｘからcosαの定数を発生し、定数発生
器４８は、ベロシテイエラー情報ｘからsinαの定
数を発生するように、PROMでもつて構成され
る。
上述の補間回路１９，２０は、各サンプルデー
タ毎に推定データを形成する動作を繰り返す。ま
た、第６図に示す補間回路１９は、（ｘ＝０）の
ときは、（ｙ＝ａ）で周波数特性がフラツトとな
る最良の状態であるが、（ｘ＝0.5）では、（ｙ＝
ａ＋ｂ／２）となり、高域が低下する周波数特性 （最悪の場合）となり、ｘの値に応じて両者の範
囲で周波数特性が変化するものとなる。第８図に
示す補間回路２０も同様に周波数特性をもつ。こ
の周波数特性は、scの周波数では、ゲインは常
に１となり、他の周波数では、ｘの値に応じて変
化し、低域のゲインが増し、高域のゲインが減少
するような周波数特性の変化を生じる。一般的に
このような周波数特性の変化は好ましくないが、
輝度信号成分について重要な低域成分及び色信号
成分について重要なscの成分のゲインは低下し
ないようにされている。更に、実用化に際して
は、補間回路１９，２０の上述の周波数特性を考
慮して、Ｙ／Ｃ分離回路１８の周波数特性を定
め、全体としての周波数特性がフラツトとなるよ
うにしても良い。その場合、Ｙ／Ｃ分離回路１８
の周波数特性を、ベロシテイエラー情報ｘでもつ
て可変すれば、より効果的である。
タ毎に推定データを形成する動作を繰り返す。ま
た、第６図に示す補間回路１９は、（ｘ＝０）の
ときは、（ｙ＝ａ）で周波数特性がフラツトとな
る最良の状態であるが、（ｘ＝0.5）では、（ｙ＝
ａ＋ｂ／２）となり、高域が低下する周波数特性 （最悪の場合）となり、ｘの値に応じて両者の範
囲で周波数特性が変化するものとなる。第８図に
示す補間回路２０も同様に周波数特性をもつ。こ
の周波数特性は、scの周波数では、ゲインは常
に１となり、他の周波数では、ｘの値に応じて変
化し、低域のゲインが増し、高域のゲインが減少
するような周波数特性の変化を生じる。一般的に
このような周波数特性の変化は好ましくないが、
輝度信号成分について重要な低域成分及び色信号
成分について重要なscの成分のゲインは低下し
ないようにされている。更に、実用化に際して
は、補間回路１９，２０の上述の周波数特性を考
慮して、Ｙ／Ｃ分離回路１８の周波数特性を定
め、全体としての周波数特性がフラツトとなるよ
うにしても良い。その場合、Ｙ／Ｃ分離回路１８
の周波数特性を、ベロシテイエラー情報ｘでもつ
て可変すれば、より効果的である。
上述の一実施例の説明から理解されるように、
この発明によれば、アナログ信号に戻さないで
も、ベロシテイエラーが補償されたビデオデータ
を得ることができる。したがつて、Ｄ／Ａコンバ
ータを省略でき、回路構成の簡略化を図ることが
できる。また、ビデオプロセツサ、デジタル
VTRなどデジタル信号の入力を必要とする他の
装置との結合が容易となる。
この発明によれば、アナログ信号に戻さないで
も、ベロシテイエラーが補償されたビデオデータ
を得ることができる。したがつて、Ｄ／Ａコンバ
ータを省略でき、回路構成の簡略化を図ることが
できる。また、ビデオプロセツサ、デジタル
VTRなどデジタル信号の入力を必要とする他の
装置との結合が容易となる。
なお、上述の一実施例では、ステツプ移相器を
設けているが、ベロシテイエラーが１サンプリン
グ周期以内のものであれば、これを設ける必要が
ない。また、ベロシテイエラーデータのビツト数
をより多くすることによつて精度を向上させるこ
とは可能である。
設けているが、ベロシテイエラーが１サンプリン
グ周期以内のものであれば、これを設ける必要が
ない。また、ベロシテイエラーデータのビツト数
をより多くすることによつて精度を向上させるこ
とは可能である。
第１図はこの発明の一実施例の全体の構成を示
すブロツク図、第２図及び第３図はエラーデータ
発生回路の一例のブロツク図及びその動作説明に
用いる波形図、第４図はベロシテイエラー補償回
路の全体のブロツク図、第５図はステツプ移相器
の一例のブロツク図、第６図及び第７図は輝度デ
ータに対する補間回路の一例のブロツク図及びそ
の説明に用いる略線図、第８図及び第９図は色デ
ータに対する補間回路の一例のブロツク図及びそ
の説明に用いる略線図である。 １はタイムベースコレクタの入力端子、２は
Ａ／Ｄコンバータ、３はメモリー、４はベロシテ
イエラー補償回路、５はタイムベースコレクタの
出力端子、１３はエラーデータ発生回路、１９，
２０は補間回路である。
すブロツク図、第２図及び第３図はエラーデータ
発生回路の一例のブロツク図及びその動作説明に
用いる波形図、第４図はベロシテイエラー補償回
路の全体のブロツク図、第５図はステツプ移相器
の一例のブロツク図、第６図及び第７図は輝度デ
ータに対する補間回路の一例のブロツク図及びそ
の説明に用いる略線図、第８図及び第９図は色デ
ータに対する補間回路の一例のブロツク図及びそ
の説明に用いる略線図である。 １はタイムベースコレクタの入力端子、２は
Ａ／Ｄコンバータ、３はメモリー、４はベロシテ
イエラー補償回路、５はタイムベースコレクタの
出力端子、１３はエラーデータ発生回路、１９，
２０は補間回路である。
Claims (1)
- 【特許請求の範囲】 １ タイムベースエラーを有する入力デジタルビ
デオ信号をこのデジタルビデオ信号と同様のタイ
ムベースエラーを含む書込クロツクによつてメモ
リーに書き込むと共に、書き込まれたデジタルビ
デオ信号を基準信号に同期した読み出しクロツク
によつて上記メモリーから読み出すことにより上
記タイムベースエラーが除去されたデジタルビデ
オ信号を得るようにしたタイムベースコレクタに
おいて、 上記入力デジタルビデオ信号の１水平区間内に
おけるベロシテイエラーを検出する検出回路と、 上記検出されたベロシテイエラーと上記メモリ
ーからの読出しデータとに基づいて、上記読出し
データのサンプル点間の上記ベロシテイエラーに
応じた所定移相点に対応するビデオ信号の推定デ
ータを形成し、この推定データを上記読出しデー
タにかえて、上記読出しクロツクに同期して出力
する補間回路とを備えたことを特徴とするタイム
ベースコレクタ。 ２ 上記補間回路は、上記検出されたベロシテイ
エラーに応じて、上記読出しデータをサンプリン
グ周期単位で所定量遅延する遅延回路と、 上記メモリーから読出された連続する少なくと
も２つのサンプルデータ及び１サンプリング周期
内のベロシテイエラー情報を演算して上記推定デ
ータを形成する演算回路とを備えていることを特
徴とする特許請求の範囲第１項記載のタイムベー
スコレクタ。 ３ 上記補間回路は、輝度信号用と色信号用との
夫々の補間回路を備えていることを特徴とする特
許請求の範囲第１項又は第２項記載のタイムベー
スコレクタ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55182493A JPS57106285A (en) | 1980-12-22 | 1980-12-22 | Time base collector |
| CA000392406A CA1181165A (en) | 1980-12-22 | 1981-12-16 | Digital velocity error compensator |
| GB8138205A GB2090104B (en) | 1980-12-22 | 1981-12-18 | Velocity error compensator for timebase corrector |
| US06/332,250 US4443821A (en) | 1980-12-22 | 1981-12-18 | Digital velocity error compensator |
| NL8105783A NL8105783A (nl) | 1980-12-22 | 1981-12-22 | Snelheidsfoutcompensatie-inrichting. |
| FR8123967A FR2497047A1 (fr) | 1980-12-22 | 1981-12-22 | Compensateur numerique d'erreur de vitesse pour un correcteur de base de temps |
| AT0004482A AT389608B (de) | 1980-12-22 | 1982-01-08 | Digitaler geschwindigkeitsfehlerkompensator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55182493A JPS57106285A (en) | 1980-12-22 | 1980-12-22 | Time base collector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57106285A JPS57106285A (en) | 1982-07-02 |
| JPH0125276B2 true JPH0125276B2 (ja) | 1989-05-17 |
Family
ID=16119243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55182493A Granted JPS57106285A (en) | 1980-12-22 | 1980-12-22 | Time base collector |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4443821A (ja) |
| JP (1) | JPS57106285A (ja) |
| AT (1) | AT389608B (ja) |
| CA (1) | CA1181165A (ja) |
| FR (1) | FR2497047A1 (ja) |
| GB (1) | GB2090104B (ja) |
| NL (1) | NL8105783A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4593315A (en) * | 1984-05-29 | 1986-06-03 | Rca Corporation | Progressive scan television receiver for non-standard signals |
| US4573080A (en) * | 1984-06-28 | 1986-02-25 | Rca Corporation | Progressive scan television receiver with adaptive memory addressing |
| JPH0732493B2 (ja) * | 1985-02-13 | 1995-04-10 | ソニー株式会社 | 速度誤差の補正装置 |
| US4680632A (en) * | 1985-07-31 | 1987-07-14 | Rca Corporation | Television display system with flicker reduction processor having burst locked clock and skew correction |
| JPH0732479B2 (ja) * | 1985-09-25 | 1995-04-10 | 株式会社東芝 | 画像メモリ制御装置 |
| US4675724A (en) * | 1985-09-27 | 1987-06-23 | Ampex Corporation | Video signal phase and frequency correction using a digital off-tape clock generator |
| JPH0789669B2 (ja) * | 1986-01-21 | 1995-09-27 | ソニー株式会社 | サンプリング信号位相補正装置 |
| JPS6363289A (ja) * | 1986-09-04 | 1988-03-19 | Toshiba Corp | 映像信号のデジタルメモリ制御方式 |
| JPH0810925B2 (ja) * | 1987-01-27 | 1996-01-31 | 松下電器産業株式会社 | 時間軸補正装置 |
| US4977462A (en) * | 1987-03-24 | 1990-12-11 | Sony Corporation | Apparatus for correcting a time base error in a video signal |
| JP2655650B2 (ja) * | 1987-08-18 | 1997-09-24 | 三菱電機株式会社 | 時間軸補正装置 |
| JPH0447783A (ja) * | 1990-06-14 | 1992-02-17 | Matsushita Electric Ind Co Ltd | 時間軸誤差補正装置 |
| JPH04357794A (ja) * | 1991-06-04 | 1992-12-10 | Matsushita Electric Ind Co Ltd | 時間軸誤差補正回路と映像信号処理回路 |
| KR940009544B1 (ko) * | 1991-11-20 | 1994-10-14 | 주식회사 금성사 | 브이씨알의 자동 파인-슬로우장치 및 그 제어방법 |
| US6836295B1 (en) | 1995-12-07 | 2004-12-28 | J. Carl Cooper | Audio to video timing measurement for MPEG type television systems |
| JP3683397B2 (ja) * | 1997-07-02 | 2005-08-17 | 富士写真フイルム株式会社 | カラー画像データ補間方法および装置 |
| WO2000054515A1 (en) * | 1999-03-12 | 2000-09-14 | Fortel Dtv, Inc. | Digital comb filter |
| US7420625B1 (en) | 2003-05-20 | 2008-09-02 | Pixelworks, Inc. | Fuzzy logic based adaptive Y/C separation system and method |
| US7304688B1 (en) | 2003-05-20 | 2007-12-04 | Pixelworks, Inc. | Adaptive Y/C separator |
| US7532254B1 (en) | 2003-05-20 | 2009-05-12 | Pixelworks, Inc. | Comb filter system and method |
| US7605867B1 (en) | 2003-05-20 | 2009-10-20 | Pixelworks, Inc. | Method and apparatus for correction of time base errors |
| US7701512B1 (en) | 2003-05-20 | 2010-04-20 | Pixelworks, Inc. | System and method for improved horizontal and vertical sync pulse detection and processing |
| US7365796B1 (en) | 2003-05-20 | 2008-04-29 | Pixelworks, Inc. | System and method for video signal decoding using digital signal processing |
| JP3926376B2 (ja) * | 2003-08-29 | 2007-06-06 | 三菱電機株式会社 | 映像信号処理回路、映像信号表示装置、及び映像信号記録装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3860952B2 (en) * | 1973-07-23 | 1996-05-07 | Harris Corp | Video time base corrector |
| US4081826A (en) * | 1975-05-15 | 1978-03-28 | Sony Corporation | Video time base corrector |
| JPS53148317A (en) * | 1977-05-31 | 1978-12-23 | Sony Corp | Error correction unit for time axis |
| JPS56131272A (en) * | 1980-03-18 | 1981-10-14 | Sony Corp | Time-axis correcting device |
-
1980
- 1980-12-22 JP JP55182493A patent/JPS57106285A/ja active Granted
-
1981
- 1981-12-16 CA CA000392406A patent/CA1181165A/en not_active Expired
- 1981-12-18 US US06/332,250 patent/US4443821A/en not_active Expired - Fee Related
- 1981-12-18 GB GB8138205A patent/GB2090104B/en not_active Expired
- 1981-12-22 NL NL8105783A patent/NL8105783A/nl not_active Application Discontinuation
- 1981-12-22 FR FR8123967A patent/FR2497047A1/fr active Granted
-
1982
- 1982-01-08 AT AT0004482A patent/AT389608B/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57106285A (en) | 1982-07-02 |
| NL8105783A (nl) | 1982-07-16 |
| GB2090104A (en) | 1982-06-30 |
| ATA4482A (de) | 1989-05-15 |
| FR2497047B1 (ja) | 1985-03-29 |
| CA1181165A (en) | 1985-01-15 |
| AT389608B (de) | 1990-01-10 |
| GB2090104B (en) | 1984-07-18 |
| US4443821A (en) | 1984-04-17 |
| FR2497047A1 (fr) | 1982-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0125276B2 (ja) | ||
| JPS6133308B2 (ja) | ||
| US4905101A (en) | Time base corrector | |
| US5142377A (en) | Time base correction apparatus | |
| US4101939A (en) | Video synchronizer with velocity compensation | |
| JP3048383B2 (ja) | 自走システムクロックでアナログビデオ信号を処理するデジタル回路装置 | |
| US5260839A (en) | Time base corrector | |
| JPS6229382A (ja) | ビデオ信号処理装置 | |
| JPH0789669B2 (ja) | サンプリング信号位相補正装置 | |
| US4802026A (en) | Velocity error correcting circuit for time base error corrector | |
| US5212562A (en) | Image signal reproducing apparatus having memory function | |
| US5280352A (en) | Circuit arrangement for time base transformation of a digital picture signal | |
| EP0191468B1 (en) | An apparatus for generating a velocity error signal | |
| JPH01220988A (ja) | 位相検波回路 | |
| JPS6268379A (ja) | ビデオ信号プロセツサ | |
| JPH11187358A (ja) | 時間軸補正装置 | |
| JPS59131281A (ja) | 時間軸補正方法 | |
| JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
| JPH03273782A (ja) | 時間軸補正装置 | |
| JPH04345293A (ja) | 時間軸補正装置 | |
| JPH07274208A (ja) | 時間軸補正回路 | |
| JPH01147990A (ja) | 時間軸補正装置 | |
| JPS60152191A (ja) | 画像表示装置 | |
| JPH0446480A (ja) | 時間軸誤差補正装置 | |
| JPH04196889A (ja) | 時間軸補正装置 |