JPH0447835A - 雑音裕度補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、Ｇ　ａ　Ａ　ｓデバイスのように伝送され
るデータのマーク率の変化によって出力データの高レベ
ル値および低レベル値が変化する半導体デバイスに対し
て設けられて、その出力データの高レベル値および低レ
ベル値の変化による雑音裕度（ノイズマージン）の低下
を補正する雑音裕度補正回路に関する。

「従来の技術」 数１００ＭＨｚ帯ないしＧＨｚ帯というような超高速の
パターンデータを発生する回路などにおいては、論理デ
バイスとしてＧａＡｓデバイスが用いられるが、ＧａＡ
ｓデバイスは、これを伝送するデータのマーク率の変化
によって出力データの高レベル値および低レベル値が変
化する。すなわち、ＧａＡｓデバイスの出力データは、
一般に第５図に示すようにマーク率Ｍが大きくなるほど
高レベル値■。□および低レベル値Ｖ。Ｌが高くなる。

この出力データの高レベル値ｖ、Ｎおよび低レベル値Ｖ
（ＩＬの変化は、次段の論理デバイスにおいて雑音裕度
の低下をきたし、誤動作のもとになる。

したがって、ＧａＡｓデバイスに対しては、その出力側
に、その出力データの高レベル値■。っおよび低レベル
値ＶＯＬの変化による雑音裕度の低下を補正する回路を
設ける必要がある。

第７図は、従来のそのような雑音裕度補正回路で、前段
のＧ　ａ　Ａ　ｓデバイス１と後段のＧａＡｓデバイス
２との間に周波数特性をもったアッテネータ３が接続さ
れたものである。

上記のようにＧ　ａ　Ａ　ｓデバイスの出力データのマ
ーク率が大きくなるほど出力データの高レベル値および
低レベル値が高くなるのは、ＧａＡｓデバイスの利得周
波数特性が第６図に示すように数１０ＫＨｚ程度以下の
極低域で持ち上がるためで、第７図に示す従来の雑音裕
度補正回路においては、その前段のＧ　ａ　Ａ　ｓデバ
イス１の利得周波数特性が補正されるようにアッテネー
タ３が第８図に示すような低域減衰特性のものにされて
前段のＧａＡｓデバイス１の出力データのマーク率の変
化による高レベル値および低レベル値の変化が補正され
、これにより雑音裕度の低下が補正される。

「発明が解決しようとする課題」 しかしながら、第７図に示した従来の雑音裕度補正回路
においては、高速データの伝送路中に補正回路としての
アッテネータ３を直列に挿入するので、そのアッテネー
タ３を構成するコンデンサなどの部品の特性や実装形ｇ
によって伝送路の特性インピーダンスが変化してデータ
波形のなまりや反射を生じやすい不都合がある。

また、補正回路としてのアッテネータ３の周波数特性は
前段のＧａＡｓデバイス１の利得周波数特性のばらつき
に応じて調整する必要があるが、第７図に示した従来の
雑音裕度補正回路においては、高速データの伝送路中に
補正回路としてのアッテネータ３が直列に挿入され、一
般に可変抵抗器は高周波特性が良くないためにアッテネ
ータ３を構成する抵抗器を可変抵抗器にすることができ
ないため、アッテネータ３の周波数特性を調整するには
アッテネータ３を構成する抵抗器やコンデンサを異なる
値のものと交換しなければならず、補正回路の調整が容
易でない欠点もある。

そこで、この発明は、ＧａＡｓデバイスのように伝送さ
れるデータのマーク率の変化によって出力データの高レ
ベル値および低レベル値が変化する半導体デバイスに対
して設けられて、その出力データの高レベル値および低
レベル値の変化による雑音裕度の低下を補正する雑音裕
度補正回路において、データ波形のなまりや反射を生じ
ることがないとともに、補正回路を容易に調整すること
ができるようにしたものである。

「課題を解決するための手段」 この発明においては、伝送されるデータのマーク率の変
化によって出力データの高レベル値および低レベル値が
変化する半導体デバイスの出力伝送路に接続されて、そ
の出力データの直流的平均値を得る低域通過フィルタと
、この低域通過フィルタの出力電圧に加えるオフセット
電圧を得るオフセット電圧源と、このオフセット電圧源
と上記低域通過フィルタの出力端との間に接続された加
算回路と、上記半導体デバイスの出力データが比較入力
端子に供給され、上記加算回路の出力電圧が直接または
バッファアンプを介して基準入力電圧に供給される電圧
比較回路とを設ける。

「作　用」 上記のように構成された、この発明の雑音裕度補正回路
においては、半導体デバイスの出力データのマーク率の
変化による高レベル値および低レベル値の変化に追従し
て加算回路の出力電圧が変化し、オフセット電圧および
加算回路を構成する抵抗器の値を選定することによって
、半導体デバイスの出力データのマーク率の変化にかか
わらず常に電圧比較回路の基準入力電圧が電圧比較回路
の比較入力電圧となる半導体デバイスの出力データの高
レベル値と低レベル値のちょうど中間の値になり、電圧
比較回路における雑音裕度が常に最大値に保持される。

「実施例」 第１図は、この発明の雑音裕度補正回路の一例である。

半導体デバイス１０は、具体的にはＧａＡｓデバイスで
、その出力データＯＤは、第２図に示すようにマーク率
Ｍが大きくなるほど高レベル値■。、および低レベル値
Ｖ。Ｌが高くなる。ただし、第３図に示すように高レベ
ル値■。、と低レベル値■。１の差はマーク率Ｍの変化
にかかわらず一定である。

この半導体デバイスｌＯの出力伝送路１１に、出力デー
タＯＤの直流的平均値を得るための、抵抗器２１とコン
デンサ２２からなる低域通過フィルタ２０が接続され、
低域通過フィルタ２０の出力端に、低域通過フィルタ２
０の出力電圧に加えられるオフセット電圧Ｖ。が得られ
るオフセット電圧源３０が、加算回路４０を構成する抵
抗器４１を介して接続され、半導体デバイスｌＯの出力
伝送路１１が電圧比較回路５０の比較入力端子に接続さ
れ、加算回路４０の出力端が電圧比較回路５０の基準入
力端子に接続される。Ｒｔは、半導体デバイス１０の出
力伝送路１１の終端抵抗である。

半導体デバイス１０の出力データＯＤのマーク率Ｍ、す
なわち出力データＯＤの一定時間内の全ビット数に対す
る高レベルのビット数の割合は、０と１の間で変化する
が、出力データ○Ｄの特にＭ＝０．５のときにおける高
レベル値および低レベル値を、それぞれ■８および■、
とすると、−船釣に出力データＯＤの高レベルＭ　ｖ　
ｏ□および低レベル値Ｖ。Ｌは、 ＶＯＮ＝Ｖ、十Ｋ（Ｍ−０，５）（Ｖ、−Ｖｔ）　　　
−（１）ＶＯＬ＝ＶＬ＋Ｋ（Ｍ　　Ｏ，５）（ＶＭ　　
　ＶＬ）　　　・・・（２）で表される。ただし、Ｋは
■。８−■８およびＶ。Ｌ■、のＭ−０，５と■。−■
、の積に対する割合で、上述したようにＭが大きくなる
ほどＶ。Ｈおよび■。１が高くなる場合にはＫ＞Ｏであ
る。

出力データＯＤの直流的平均値、すなわち半導体デバイ
ス１０の出力電圧の直流レベルをＶ。Ａとすると、出力
データＯＤの一定時間内の高レベルの時間と低レベルの
時間との比はＭ：　　（１−Ｍ）であるので、 ＶＯＡ＝Ｍ　’　ｖｏＨ＋　（Ｉ　　Ｍ）　ｖｏｔ−Ｍ
・■□＋（１−Ｍ）ｖ。

十Ｋ　（Ｍ−０，５）（Ｖ□−ＶＬ）　　　　・・・（
３）となり、第１図に示すように抵抗器２１および４１
の値をＲ３およびＲ２とすると、電圧比較回路５０の基
準入力電圧Ｖ、糞は、 Ｒ，＋Ｒ１ Ｒ８ ＝　　　　　　　　Ｖ□ Ｒ，＋Ｒｚ ＋　　　　　　　　＋Ｍ・Ｖ、＋（１−Ｍ）Ｖｌ）ＲＩ
＋Ｒ２ 十　　　　　　　　　　　Ｋ（Ｍ　　　Ｏ，５）（Ｖｓ
　　　Ｖｔ）Ｒ，＋Ｒ。

１Ｂ ＲＩ＋Ｒ２ ＋　　　　　　　　　ｆＶ、−０，５Ｋ（ＶＨ−Ｖｔ）
ＩＲ＋　＋　Ｒｔ ＋　　　　　　　　（１＋Ｋ）（Ｖ、−Ｖ、）Ｍ　　−
（４）Ｒ＋　＋　Ｒｚ となる。

そして、第３図に示すようにＭの変化にかかわらず常に
Ｖｌｌ＋が■。ＭとＶ。Ｌのちょうど中間の値になるよ
うにすれば、すなわち、 ＶＯ）Ｉ＋ＶＯＬ Ｖ、員＝　　　　　　　　　　　　　　　　　　　　・
・・（５）となるようにすれば、電圧比較回路５０にお
ける雑音裕度■□を常に最大値（Ｖ）ｌ　　ＶＬ）／２
に保持することができる。

したがって、（１）式および（２）式を（５）式に代入
すると、 Ｖ、＋　Ｖ。

Ｖ　ＩＲ＝ ＋　Ｋ　（Ｍ　　Ｏ，５）（ＶＮ　　Ｖｔ）Ｖ、＋ＶＬ −−０，５Ｋ　　（Ｖ、−ＶＬ） ＋Ｋ　　（Ｖｌｌ−ＶＬ）Ｍ　　　　　　　　　　　　
・・・（６）となり、（４）式と（６）代のＭが掛は合
わされる項同士が等しいとして、 （１＋　Ｋ）（Ｖ）ｌ　　ＶＬ） Ｒ１＋Ｒ２ ＝Ｋ　　（ＶＭ−ＶＬ）　　　　　　　　　　　　　　
　　　　　　　・べ力とおくと、 Ｒ，＝に−Ｒ，・・・（８） となるので、 ＲＩ とＲよ の関係についてはＲ２ を のに倍にすればよい。

また、（４）式と（６）式のＭが掛は合わされない項同
士が等しいとして、 ■□ Ｒ，＋Ｒ。

Ｒｚ 十 （ＶＬ ０．５Ｋ（ＶＭ−ＶＬ） Ｒ，＋Ｒ。

とおき、 これに（８）式を代入すると、 １＋に １＋に となるので、 ■□については、 にすればよい。

すなわち、第１図の雑音裕度補正回路においては、抵抗
器２１および４１の値Ｒ１およびＲ２が（８）式の関係
に定められ、かつオフセット電圧Ｖ■鳳が０υ式のよう
に定められることによって、半導体デバイス１０の出力
データＯＤのマーク率Ｍの変化にかかわらず常に電圧比
較回路５０の基準入力電圧Ｖ１１が電圧比較回路５０の
比較入力電圧となる半導体デバイス１０の出力データＯ
Ｄの高レベル値■。Ｎと低レベル値Ｖ。Ｌのちょうど中
間の値になって電圧比較回路５０における雑音裕度ＶＮ
Ｓが最大値（Ｖｓ　　ＶＬ）／２に保持される。

なお、低域通過フィルタ２０のコンデンサ２２の容量Ｃ
は、 Ｒ＋　十Ｒ２ なる時定数によって決まる低域通過フィルタ２０のカッ
トオフ周波数、 ｆｃ＝　　　　　　　　　　　　　　　　　・・・０湯
２πτ が出力データＯＤの最低周波数より低（なるような値に
選定されればよい。

そして、第１図の雑音裕度補正回路においては、低域通
過フィルタ２０を構成する抵抗器２１およびコンデンサ
２２やオフセット電圧源３０や加算回路４０を構成する
抵抗器４１が半導体デバイス１０の出力伝送路１１中に
直列に挿入されないので、これら部品の特性や実装形態
によって出力伝送路１１の特性インピーダンスが変化し
てデータ波形のなまりや反射を生じることがないととも
に、この出力伝送路１１中に直列に接続されずに高周波
特性が問題とならず、出力伝送路１１に対して離れた場
所に置くことができるオフセット電圧源３０および抵抗
器４１を図示するように可変電圧源および可変抵抗器と
してオフセット電圧ｖ０および抵抗値Ｒ２を調節するこ
とによって電圧比較回路５０における雑音裕度■、が常
に最大値（Ｖ、−ｖｔ　）／２に保持されるので、補正
回路の調整が容易になる。

第４図は、この発明の雑音裕度補正回路の他の例で、電
圧比較回路５０の基準入力端子の入力インピーダンスが
低い場合において、加算回路４０の出力端と電圧比較回
路５０の基準入力端子との間に利得が１のバッファアン
プ６０が挿入された場合である。

また、第４図の例において、バッファアンプ６０の利得
が１以外にされ、その利得に応して抵抗（１ｒＲ１，Ｒ
ｚおよびオフセット電圧Ｖ　Ｂ　Ｂが選定されてもよい
。

「発明の効果」 上述したように、この発明によれば、Ｇ、Ａ、デバイス
のように伝送されるデータのマーク率の変化によって出
力データの高レベル値および低レベル値が変化する半導
体デバイスに対して設けられて、その出力データの高レ
ベル値および低レベル値の変化による雑音裕度の低下を
補正する雑音裕度補正回路において、データ波形のなま
りや反射を生しることがないとともに、補正回路を容易
に調整することができる。

【図面の簡単な説明】

第１図は、この発明の雑音裕度補正回路の一例を示す接
続図、第２図および第３図は、その半導体デバイスの出
力データのマーク率の変化による高レベル値および低レ
ベル値の変化と電圧比較回路の基準入力電圧の変化を示
す図、第４図は、この発明の雑音裕度補正回路の他の例
を示す接続図、第５図は、Ｇ、Ａ、デバイスの出力デー
タのマーク率の変化による高レベル値および低レベル値
の変化を示す図、第６図は、Ｇ、Ａ、デバイスの利得周
波数特性を示す図、第７図は、従来の雑音裕度補正回路
を示す接続図、第８図は、そのアッテネータの周波数特
性を示す図である。

Claims (1)

【特許請求の範囲】
1. （１）伝送されるデータのマーク率の変化によって出力
   データの高レベル値および低レベル値が変化する半導体
   デバイスの出力伝送路に接続されて、その出力データの
   直流的平均値を得る低域通過フィルタと、 この低域通過フィルタの出力電圧に加えるオフセット電
   圧を得るオフセット電圧源と、 このオフセット電圧源と上記低域通過フィルタの出力端
   との間に接続された加算回路と、上記半導体デバイスの
   出力データが比較入力端子に供給され、上記加算回路の
   出力電圧が直接またはバッファアンプを介して基準入力
   端子に供給される電圧比較回路と、 を備える雑音裕度補正回路。