JPH0448019Y2 - - Google Patents

Info

Publication number
JPH0448019Y2
JPH0448019Y2 JP10915385U JP10915385U JPH0448019Y2 JP H0448019 Y2 JPH0448019 Y2 JP H0448019Y2 JP 10915385 U JP10915385 U JP 10915385U JP 10915385 U JP10915385 U JP 10915385U JP H0448019 Y2 JPH0448019 Y2 JP H0448019Y2
Authority
JP
Japan
Prior art keywords
transistors
capacitor
phase
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10915385U
Other languages
Japanese (ja)
Other versions
JPS6217233U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10915385U priority Critical patent/JPH0448019Y2/ja
Publication of JPS6217233U publication Critical patent/JPS6217233U/ja
Application granted granted Critical
Publication of JPH0448019Y2 publication Critical patent/JPH0448019Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案は、FMステレオ受信機のクオードラチ
ヤ検波回路に用いて好適な移相回路に関するもの
で、特にIC(集積回路)化に適した移相回路を提
供せんとするものである。
[Detailed description of the invention] (a) Field of industrial application The present invention relates to a phase shift circuit suitable for use in a quadrature detection circuit of an FM stereo receiver. It is intended to provide a phase circuit.

(ロ) 従来の技術 FMステレオ受信機の検波段に用いられている
クオードラチヤ検波回路は、入力信号と該入力信
号の90度移相信号とを乗算することによりFM検
波を行うものである。しかして、前記90度移相信
号を得る為には移相回路を必要とするが、前記移
相回路は入力信号の周波数変移に応じて入力信号
と出力信号との間の位相差が変化する様に構成さ
れなければならない。本願出願人は、先に実願昭
59−30810号として移相回路に関する出願を行つ
た。前記出願においては、差動接続された第1及
び第2トランジスタのコレクタ間に、抵抗とコン
デンサとの直列回路が挿入されており、前記第1
及び第2トランジスタのベース間に入力信号を印
加し、前記抵抗とコンデンサとの接続点から出力
信号を得るものである。そして、前記出願に係る
移相回路を用いれば、入力信号の周波数変移に応
じた位相の出力信号を得ることが出来、任意の利
得で出力ダイナミツクレンジの広い移相回路を得
ることが出来る。
(b) Prior Art A quadrature detection circuit used in the detection stage of an FM stereo receiver performs FM detection by multiplying an input signal by a 90-degree phase-shifted signal of the input signal. Therefore, in order to obtain the 90 degree phase shifted signal, a phase shift circuit is required, but the phase shift circuit changes the phase difference between the input signal and the output signal according to the frequency shift of the input signal. It must be configured as follows. The applicant had previously submitted
No. 59-30810 was filed regarding a phase shift circuit. In the above application, a series circuit of a resistor and a capacitor is inserted between the collectors of the first and second transistors that are differentially connected.
An input signal is applied between the bases of the second transistor and the second transistor, and an output signal is obtained from the connection point between the resistor and the capacitor. By using the phase shift circuit according to the above application, it is possible to obtain an output signal whose phase corresponds to the frequency shift of the input signal, and it is possible to obtain a phase shift circuit with a wide output dynamic range with an arbitrary gain.

(ハ) 考案が解決しようとする問題点 しかしながら、前記出願に係る移相回路は、
IC化に際して直列回路を構成するコンデンサを
外付する為に、2本の端子ピンを必要とするの
で、ピン数の増加というICにとつて好ましくな
い問題があつた。
(c) Problems to be solved by the invention However, the phase shift circuit according to the above application:
When converting into an IC, two terminal pins are required to externally attach a capacitor that forms a series circuit, which poses the problem of an increase in the number of pins, which is not desirable for an IC.

(ニ) 問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、差
動接続された第1及び第2トランジスタのコレク
タ間に直列接続された第1及び第2抵抗と、前記
第1トランジスタのコレクタとアースとの間に直
列接続された第3抵抗及びコンデンサと、前記第
1及び第2抵抗の接続点に得られる信号と前記第
3抵抗及びコンデンサの接続点に得られる信号と
の減算を行う減算回路とを備える点を特徴とす
る。
(d) Means for solving the problems The present invention has been made in view of the above-mentioned points. a resistor, a third resistor and a capacitor connected in series between the collector of the first transistor and ground, a signal obtained at a connection point between the first and second resistors, and a connection point between the third resistor and the capacitor; The present invention is characterized in that it is equipped with a subtraction circuit that performs subtraction with a signal obtained from the above.

(ホ) 作用 本考案に依れば、第1及び第2抵抗の比によつ
て決まる第1の信号を基準とし、第3抵抗及びコ
ンデンサの接続点に得られる移相された第2の信
号の減算を行つているので、入力信号周波数の変
移に対応する位相の出力信号を得ることが出来
る。
(E) Effect According to the present invention, the first signal determined by the ratio of the first and second resistors is used as a reference, and the phase-shifted second signal is obtained at the connection point of the third resistor and the capacitor. Since the subtraction is performed, it is possible to obtain an output signal whose phase corresponds to the change in the input signal frequency.

(ヘ) 実施例 第1図は、本考案の一実施例を示すもので、1
はエミツタが共通接続された第1及び第2トラン
ジスタ2及び3と前記共通エミツタに接続された
定電流源4からなる差動増幅回路、5及び6は前
記第1及び第2トランジスタ2及び3のコレクタ
間に直列接続された第1及び第2抵抗、7及び8
は前記第1トランジスタ2のコレクタとアースと
の間に直列接続された第3抵抗及びコンデンサ、
及び9は差動接続された第3及び第4トランジス
タ10及び11と該第3及び第4トランジスタ1
0及び11の共通エミツタに接続された定電流源
12とから成り、前記第1及び第2抵抗5及び6
の接続点に得られる信号と前記第3抵抗7及びコ
ンデンサ8の接続点に得られる信号との減算を行
う減算回路である。
(F) Embodiment Figure 1 shows an embodiment of the present invention. 1
5 and 6 are differential amplifier circuits consisting of first and second transistors 2 and 3 whose emitters are commonly connected, and a constant current source 4 connected to the common emitter; first and second resistors, 7 and 8, connected in series between the collectors;
is a third resistor and a capacitor connected in series between the collector of the first transistor 2 and the ground;
and 9 are differentially connected third and fourth transistors 10 and 11 and the third and fourth transistor 1.
0 and 11, and a constant current source 12 connected to the common emitters of the first and second resistors 5 and 6.
This is a subtraction circuit that subtracts the signal obtained at the connection point between the third resistor 7 and the capacitor 8 and the signal obtained at the connection point between the third resistor 7 and the capacitor 8.

第1及び第2トランジスタ2及び3のベースに
それぞれ接続された第1及び第2入力端子13及
び14に印加された入力信号は、前記差動増幅回
路1で増幅され、前記第1及び第2トランジスタ
2及び3のコレクタから互いに逆相の出力信号が
発生する。しかして、前記第1及び第2トランジ
スタ2及び3のコレクタ間の電圧は、第1及び第
2抵抗5及び6で分圧され、減算回路9の第4ト
ランジスタ11のベースに印加され、前記第1ト
ランジスタ2のコレクタに得られる電圧は、第3
抵抗7及びコンデンサ8により分圧され、減算回
路9の第3トランジスタ10のベースに印加され
る。その為、前記減算回路9において前記第1及
び第2抵抗5及び6により分圧された電圧と、前
記第3抵抗7及びコンデンサ8により分圧された
電圧との減算が行なわれ、第1及び第2出力端子
15及び16に互いに逆相の出力信号が発生す
る。
Input signals applied to first and second input terminals 13 and 14 connected to the bases of first and second transistors 2 and 3, respectively, are amplified by the differential amplifier circuit 1 , and Output signals having mutually opposite phases are generated from the collectors of transistors 2 and 3. Thus, the voltage between the collectors of the first and second transistors 2 and 3 is divided by the first and second resistors 5 and 6, and applied to the base of the fourth transistor 11 of the subtraction circuit 9. The voltage obtained at the collector of one transistor 2 is
The voltage is divided by the resistor 7 and the capacitor 8 and applied to the base of the third transistor 10 of the subtraction circuit 9 . Therefore, in the subtraction circuit 9 , the voltage divided by the first and second resistors 5 and 6 is subtracted from the voltage divided by the third resistor 7 and capacitor 8, and the voltage divided by the first and second resistors 5 and 6 is subtracted. Output signals having mutually opposite phases are generated at the second output terminals 15 and 16.

いま、第1トランジスタ2のコレクタに得られ
る電圧を−V1、第2トランジスタ3のコレクタ
に得られる電圧をV1とすれば、第1及び第2抵
抗5及び6の接続点に得られる電圧V2は、 V2=−2R2/R1+R2V1 ……(1) (ただし、R1及びR2は第1及第2抵抗5及び
6の抵抗値) となる。また、第3抵抗7及びコンデンサ8の接
続点に得られる電圧V3は、 V3=−1/jac/R3+1/jacV1 ……(2) ただし、R3は第3抵抗7の抵抗値 Cはコンデンサ8の容量値 ωは入力信号の角周波数 となる。その為、減算回路9の第1出力端子15
に得られる出力電圧V4は、 V4=V2−V3 =(1/1+jωR3C−2R2/R1+R2)V1 ……(3) となり、前記減算回路9の第2出力端子16に得
られる出力電圧V5は、 V5=V3−V2 =(2R2/R1+R2−1/1+jωR3C)V1 ……(4) となる。従つて、例えば前記第1出力端子15に
得られる出力電圧V4と第1トランジスタ2のコ
レクタに得られる電圧−V1との位相角は、 =tan-1−ωR3C(R1+R2)/R1−R2−2R2(ωR3
C)2……(5) となる。それ故、第1出力端子15に得られる電
圧V4は、第1トランジスタ2のコレクタに得ら
れる電圧V1に対しだけ位相されることになり、
前記位相角は入力信号の角周波数ωに応じたも
のとなる。
Now, if the voltage obtained at the collector of the first transistor 2 is -V 1 and the voltage obtained at the collector of the second transistor 3 is V 1 , then the voltage obtained at the connection point of the first and second resistors 5 and 6 is V 2 is V 2 =−2R 2 /R 1 +R 2 V 1 (1) (where, R 1 and R 2 are the resistance values of the first and second resistors 5 and 6). Moreover, the voltage V 3 obtained at the connection point of the third resistor 7 and the capacitor 8 is V 3 = -1/jac/R 3 +1/jacV 1 ...(2) However, R 3 is the resistance of the third resistor 7. The value C is the capacitance value of the capacitor 8, and ω is the angular frequency of the input signal. Therefore, the first output terminal 15 of the subtraction circuit 9
The output voltage V 4 obtained is V 4 =V 2 −V 3 =(1/1+jωR 3 C−2R 2 /R 1 +R 2 )V 1 (3), and the second output of the subtraction circuit 9 The output voltage V5 obtained at the terminal 16 is V5 = V3 - V2 =( 2R2 / R1 + R2-1 /1+ jωR3C ) V1 ...(4). Therefore, for example, the phase angle between the output voltage V 4 obtained at the first output terminal 15 and the voltage -V 1 obtained at the collector of the first transistor 2 is: =tan -1 -ωR 3 C(R 1 +R 2 )/R 1 −R 2 −2R 2 (ωR 3
C) 2 ...(5). Therefore, the voltage V 4 available at the first output terminal 15 will be phased only with respect to the voltage V 1 available at the collector of the first transistor 2,
The phase angle depends on the angular frequency ω of the input signal.

ここで、第1及び第2抵抗5及び6の関係を、
R1=3R2に設定すれば、前記第(3)式で示される出
力電圧V4は、 V4=1−jωR3C/2(1+jωR3C)V1 ……(3)′ となり、前記第(5)式で示される位相角は、 =tan-1−2ωR3C/1−(ωR3C)2 ……(5)′ となる。ところで、前記第(3)′式で示される出力
電圧V4をベクトルで示すと、第2図の如くなる。
第2図から明らかな如く、第1及び第2抵抗5及
び6の接続点に得られる電圧V2は、正の実軸方
向で1/2V1の大きさのベクトルとなる。また、コ ンデンサ8の一端に得られる電圧V3のベクトル
は、入力信号の角周波数ωに応じて一点鎖線上を
移動する。そして、出力電圧V4のベクトルは、
電圧V2のベクトルの先端を起点とし、電圧V3の
ベクトルの先端を終点とするものになる。そし
て、前記コンデンサ8の一端に得られる電圧V3
のベクトルが図示の如くなるので、第3抵抗7の
両端電圧V4のベクトルは第2図点線の如くなる。
従つて|V3|=|VA|となるとき、すなわち、
1/ωC=R3となるとき、出力電圧V4のベクトルは 電圧V1のベクトルと直角になり、位相角が90
度となる。それ故、第1図の移相回路をクオード
ラチヤ検波回路に用いれば、入力信号の周波数変
位が零のとき入力信号と出力信号の位相差が90度
となり、前記入力信号の周波数変位が存在する
と、その変位量に応じて前記位相差が90度から変
化する移相特性を得ることが出来る。更に、第1
及び第2抵抗5及び6の並列抵抗値と第3抵抗7
の値を等しく設定すれば、減算回路9の第3及び
第4トランジスタ10及び11のベース電流に応
じた電圧降下を等しくすることが出来る。その
為、前記減算回路9の入力オフセツトを防止出
来、動作の正確化を計ることが出来る。
Here, the relationship between the first and second resistors 5 and 6 is as follows:
If R 1 =3R 2 is set, the output voltage V 4 shown by the above equation (3) becomes V 4 =1−jωR 3 C/2(1+jωR 3 C)V 1 ……(3)′, The phase angle expressed by the above equation (5) is as follows: =tan −1 −2ωR 3 C/1−(ωR 3 C) 2 ……(5)′. By the way, when the output voltage V 4 shown by the above-mentioned equation (3)' is expressed as a vector, it becomes as shown in FIG. 2.
As is clear from FIG. 2, the voltage V 2 obtained at the connection point of the first and second resistors 5 and 6 becomes a vector with a magnitude of 1/2 V 1 in the positive real axis direction. Further, the vector of the voltage V 3 obtained at one end of the capacitor 8 moves on the dashed line according to the angular frequency ω of the input signal. And the vector of output voltage V 4 is
The starting point is the tip of the vector with voltage V 2 and the ending point is the tip of the vector with voltage V 3 . Then, the voltage V 3 obtained at one end of the capacitor 8
Since the vector of the voltage V 4 across the third resistor 7 becomes as shown in the figure, the vector of the voltage V 4 across the third resistor 7 becomes as shown by the dotted line in FIG.
Therefore, when |V 3 |=|V A |, that is,
When 1/ωC=R 3 , the vector of output voltage V 4 is perpendicular to the vector of voltage V 1 , and the phase angle is 90
degree. Therefore, if the phase shift circuit of FIG. 1 is used in a quadrature detection circuit, the phase difference between the input signal and the output signal will be 90 degrees when the frequency displacement of the input signal is zero, and if the frequency displacement of the input signal exists, It is possible to obtain a phase shift characteristic in which the phase difference changes from 90 degrees depending on the amount of displacement. Furthermore, the first
and the parallel resistance value of the second resistors 5 and 6 and the third resistor 7
If the values of are set equal, the voltage drops corresponding to the base currents of the third and fourth transistors 10 and 11 of the subtraction circuit 9 can be made equal. Therefore, the input offset of the subtraction circuit 9 can be prevented, and the accuracy of the operation can be improved.

第1図に示されたコンデンサ8あるいはコイル
をリアクタンス素子として用いると、前記コンデ
ンサ8あるいはコイルは周波数に対するリアクタ
ンス変化が比較的なだらかな為、十分な位相回転
量を得ることが出来ない場合がある。それに対
し、セラミツク共振子は、周波数に対するリアク
タンス変化が急峻である為、高周波において十分
な位相回転量が得られる。また、前記コンデンサ
8やコイルのリアクタンス変化は周波数の逆数の
関数となる為、位相回転の直線性が悪く、歪率が
悪化するが、セラミツク共振子の場合は直線性が
良く、歪率も良好である。従つて、第1図におい
て、リアクタンス素子としてコンデンサ8の代わ
りにセラミツク共振子を用いれば、特性の一層の
改善が計れる。
When the capacitor 8 or coil shown in FIG. 1 is used as a reactance element, it may not be possible to obtain a sufficient amount of phase rotation because the reactance of the capacitor 8 or coil changes relatively gently with respect to frequency. On the other hand, ceramic resonators have a steep reactance change with respect to frequency, so a sufficient amount of phase rotation can be obtained at high frequencies. In addition, since the reactance change of the capacitor 8 and the coil is a function of the reciprocal of the frequency, the linearity of the phase rotation is poor and the distortion rate deteriorates, but in the case of a ceramic resonator, the linearity is good and the distortion rate is also good. It is. Therefore, if a ceramic resonator is used in place of the capacitor 8 as the reactance element in FIG. 1, the characteristics can be further improved.

リアクタンス素子として使用されているコンデ
ンサ8の一端は第3抵抗7に接続されているが、
前記コンデンサ8の他端は接地されている。従つ
て、差動増幅回路1、第1乃至第3抵抗5乃至7
を単一のIC内に集積化し、前記コンデンサ8を
前記ICに外付する場合、只1個の接続ピンを配
置するだけで事足りる。また、第1図の回路は、
差動増幅回路1を構成する第1及び第2トランジ
スタ2及び3のベースにバランス型で入力信号を
印加し、第1及び第2抵抗5及び6の接続点と第
4トランジスタ11のベースとの接続及び第3抵
抗7及びコンデンサ8の接続点と第3トランジス
タ10のベースとの接続に際して結合コンデンサ
を用いず直結出来る構成としているので、位相の
不要な回転を阻止出来、IC化により適するもの
である。
One end of the capacitor 8 used as a reactance element is connected to the third resistor 7,
The other end of the capacitor 8 is grounded. Therefore, the differential amplifier circuit 1 , the first to third resistors 5 to 7
When integrating the capacitor 8 into a single IC and attaching the capacitor 8 externally to the IC, it is sufficient to arrange only one connection pin. Also, the circuit in Figure 1 is
A balanced input signal is applied to the bases of the first and second transistors 2 and 3 constituting the differential amplifier circuit 1 , and the connection point between the first and second resistors 5 and 6 and the base of the fourth transistor 11 is connected. Since the connection point between the third resistor 7 and capacitor 8 and the base of the third transistor 10 can be directly connected without using a coupling capacitor, unnecessary rotation of the phase can be prevented, making it more suitable for IC implementation. be.

(ト) 考案の効果 以上述べた如く、本考案に依れば、入力信号の
周波数変移に応じた移相量を得ることが出来る移
相回路が得られる。また、外付ピン数、外付部品
数の減少を計れるので、IC化に適した移相回路
が得られる。更に、リアクタンス素子としてセラ
ミツク共振子を用いれば、直線性や歪率等の特性
が改善された移相回路が得られる。
(g) Effects of the invention As described above, according to the invention, a phase shift circuit that can obtain a phase shift amount corresponding to the frequency shift of an input signal can be obtained. Additionally, since the number of external pins and external components can be reduced, a phase shift circuit suitable for IC implementation can be obtained. Furthermore, if a ceramic resonator is used as the reactance element, a phase shift circuit with improved characteristics such as linearity and distortion rate can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本考案の一実施例を示す回路図、及
び第2図は本考案の説明に供する為のベクトル図
である。 主な図番の説明、1……差動増幅回路、5……
第1抵抗、5……第2抵抗、7……第3抵抗、8
……コンデンサ、9……減算回路。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a vector diagram for explaining the present invention. Explanation of main figure numbers, 1 ... Differential amplifier circuit, 5...
First resistor, 5... Second resistor, 7... Third resistor, 8
...Capacitor, 9 ...Subtraction circuit.

Claims (1)

【実用新案登録請求の範囲】 (1) 差動接続された第1及び第2トランジスタ
と、該第1及び第2トランジスタのコレクタ間
に直列接続された第1及び第2インピーダンス
素子と、前記第1及び第2トランジスタの一方
のコレクタとアースとの間に直列接続された第
3インピーダンス素子及びリアクタンス素子
と、前記第1及び第2インピーダンス素子の接
続中点に得られる信号と前記第3インピーダン
ス素子及びリアクタンス素子の接続中点に得ら
れる信号との減算を行う減算回路とを備え、前
記第1及び第2トランジスタに印加される入力
信号の周波数に応じて前記減算回路の出力端に
得られる信号の位相を変化する様にしたことを
特徴とする移相回路。 (2) 前記第1及び第2インピーダンス素子の比を
3:1に設定することにより、前記第3インピ
ーダンス素子のインピーダンスの絶対値と前記
リアクタンス素子のリアクタンスの絶対値が等
しくなる周波数において前記入力信号と前記出
力信号との位相差が90度になる様にしたことを
特徴とする実用新案登録請求の範囲第1項記載
の移相回路。
[Claims for Utility Model Registration] (1) First and second transistors that are differentially connected, first and second impedance elements that are connected in series between the collectors of the first and second transistors, and the first and second transistors that are connected in series. a third impedance element and a reactance element connected in series between the collectors of one of the first and second transistors and the ground; a signal obtained at the midpoint of connection of the first and second impedance elements; and the third impedance element. and a subtraction circuit that performs subtraction with a signal obtained at the midpoint of the connection of the reactance element, and a signal obtained at the output terminal of the subtraction circuit according to the frequency of the input signal applied to the first and second transistors. A phase shift circuit characterized in that the phase of the phase shift circuit is changed. (2) By setting the ratio of the first and second impedance elements to 3:1, the input signal is transmitted at a frequency where the absolute value of the impedance of the third impedance element is equal to the absolute value of the reactance of the reactance element. 2. The phase shifting circuit according to claim 1, wherein the phase difference between the output signal and the output signal is 90 degrees.
JP10915385U 1985-07-16 1985-07-16 Expired JPH0448019Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10915385U JPH0448019Y2 (en) 1985-07-16 1985-07-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10915385U JPH0448019Y2 (en) 1985-07-16 1985-07-16

Publications (2)

Publication Number Publication Date
JPS6217233U JPS6217233U (en) 1987-02-02
JPH0448019Y2 true JPH0448019Y2 (en) 1992-11-12

Family

ID=30986995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10915385U Expired JPH0448019Y2 (en) 1985-07-16 1985-07-16

Country Status (1)

Country Link
JP (1) JPH0448019Y2 (en)

Also Published As

Publication number Publication date
JPS6217233U (en) 1987-02-02

Similar Documents

Publication Publication Date Title
US4169248A (en) Oscillating circuit
US4833340A (en) Phase shifter
US5084686A (en) Phase splitter
JPS5942489B2 (en) frequency discrimination circuit
JPS6345125B2 (en)
JPS61170113A (en) Second order active phase equalizer
JPH0520004B2 (en)
JPH0520005B2 (en)
JP2578769B2 (en) FM demodulation circuit
JPH0114726B2 (en)
JPS6334360Y2 (en)
SU664276A1 (en) Active rc-phase circuit
JP2991727B2 (en) Active filter circuit
JP2744354B2 (en) Constant amplitude phase shift circuit
JPS6221283B2 (en)
JP2744355B2 (en) Constant amplitude phase shift circuit
JPH0154884B2 (en)
JP3736070B2 (en) Active inductance circuit
JP2629951B2 (en) Phase adjustment circuit
JP4075127B2 (en) Phase shift circuit
JPS62250707A (en) Phase shifting circuit
JPS6117371B2 (en)
JP2957796B2 (en) Phase shift circuit
JPS60257608A (en) Circuit disposition for reducing strain of fm orthogonal demodulator
JPH0339927Y2 (en)