JPH044813B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明はフオトカツプラによる信号伝達回路に
おける短絡保護回路に関するものである。

従来技術とその問題点 フオトカツプラによる信号伝達回路は第１図に
示すように入力端子１，２間に保護抵抗Ｒ１を介
してフオトカツプラPCの入力端が接続され、フ
オトカツプラPCの出力側に出力電流を増幅して
スイチツング作用を行うトランジスタTR１が接
続される。抵抗Ｒ２はトランジスタTR１のベー
ス・エミツタ間抵抗であり、フオトカツプラPC
のトランジスタPCTRの暗電流を吸収しトランジ
スタTR１が誤動作するのを防いでいる。またツ
エナダイオードZDは素子の保護用のツエナイダ
イオードである。そして出力端子３，４間には電
源５と負荷６が図示のように直列に接続される。

第１図に示す従来例において入力端子１，２間
に入力信号が与えらえると、フオトカツプラPC
の発光ダイオードが駆動されてフオトカツプラト
ランジスタPCTRがオンとなり、トランジスタ
TR１もオンとなつて負荷６が電源５によつて駆
動される。ところがもし負荷６が接続されず直接
に出力端子３，４が電源５に接続されていてフオ
トカツプラPCのトランジスタが導通したとする
と、短絡電流が出力端子３，４間に流れるためト
ランジスタTR１が破壊してしまう。また負荷６
が接続されていても負荷６の劣化等により短絡状
態となれば、出力トランジスタTR１が破壊して
しまうという問題点がある。そこでこのような出
力トランジスタの破壊を防止するために、短絡電
流を検知して他のフオトカツプラを介してフオト
カツプラPCの発光ダイオードの駆動を停止する
ようにした回路が提案されている。しかしながら
そうした回路では構成が複雑となりフオトカツプ
ラが複数個必要であるため、価格が上昇するとい
う欠点があつた。

発明の目的 本発明はこような従来の信号伝達回路の問題点
に鑑みてなされたもので、フオトカツプラの受光
側のトランジスタのベース端子を利用することに
よつてフオトアイソレーシヨン出力の短絡時にお
ける出力素子を保護する短絡保護回路を提供する
ことを目的とする。

発明の構成と効果 本発明はホオトカツプラの受光側回路がベース
を外部端子とするフオトカツプラトランジスタか
らなり、該フオトカツプラトランジスタの動作に
基づいて負荷電流を開閉する出力制御端子を有す
るフオトカツプラによる信号伝達回路であつて、
前記出力制御素子に直列に接続された出力電流検
知用の抵抗と、出力制御素子に並列に接続され電
流検知用抵抗の電圧が所定値となる時にトリガさ
れる自己保持機能付き三端子スイツチング素子
と、を具備し、前記フオトカツプラトランジスタ
のベースが三端子スイツチング素子に接続され、
該三端子スイツチング素子の導通時にフオトカツ
プラトランジスタをオフさせるようにしたことを
特徴とするものである。

このような特徴を有する本発明によれば、負荷
の短絡等により出力制御素子に大電流が流れた場
合に、三端子スイチツチング素子がトリガされて
フオトカツプラのトランジスタがオフとなる。そ
して電源から電流が供給されている限り負荷の短
絡状態が終了しても三端子スイツチング素子が動
作し続けるため、フオトカツプラの入力側から出
力側に信号が伝達されず出力制御素子を保護する
ことが可能となる。本発明ではこのような短絡時
の保護ために信号伝達用以外のフオトカツプラを
用いていないため構成が簡単となり、出力信号伝
達回路における短絡保護を確実にすることが可能
となる。

実施例の説明 第２図は本発明の一実施例を示す回路図であ
る。本図において従来例と同一部分には同一の符
号を用いて示している。そて本実施例の場合も入
力端子１，２間に従来例と同じく保護抵抗Ｒ１を
介してフオトカツプラPCの入力端が接続され、
その出力側のトランジスタPCTRは出力端子３，
４間に、暗電流を吸収する抵抗Ｒ２と共に直列接
続されている。このフオトカツプラトランジスタ
PCTRのエミツタにスイツチング用のトランジス
タTR１が設けられる点も前述した従来例と同様
である。さて本発明ではトランジスタTR１のエ
ミツタにその出力電流を検出するための抵抗Ｒ３
が設けられる。そしてそのエミツタとの接続端は
抵抗Ｒ４を介して通常のＰゲートサイリスタ
SCR１のゲートに接続されている。サイリスタ
SCR１はそのサイリスタSCR１に保持電流を与
える抵抗Ｒ５と共に出力端子３，４間にスイツチ
ング用のトランジスタTR１と並列に接続されて
いる。そしてフオトカツプラトランジスタPCTR
のベースがダイオードＤ１を介してサイリスタ
SCR１のアノードに接続される。ツエナダイオ
ードZDは従来例と同様に出力端子３，４間に接
続されてサージ電圧に対して各素子を保護するも
のであり、コンデンサＣはサイリスタSCR１の
dv／dt耐圧を向上させるために設けられるもの
である。

さてこの実施例において入力端子１，２間に入
力信号が与えられると、フオトカツプラPCの出
力側に信号が伝達されフオトカツプラトランジス
タPCTRを導通する。そのため出力トランジスタ
TR１がオンとなつて出力端子３，４が導通し電
源５より負荷６に電流が供給される。さてここで
負荷６が短絡した場合には短絡電流が出力端子
３，４を介して出力トランジスタTR１に流れる
ため、抵抗Ｒ３の電圧が上がりサイリスタSCR
１がトリガされる。サイリスタSCR１がオンと
なると、フオトカツプラPCの発光ダイオードの
点灯によつて与えれるフオトカツプラトランジス
タPCTRのベース電流はベース端子よりダイオー
ドＤを介してサイリスタSCR１のアノードに電
流が流れ、フオトカツプラトランジスタPCTRの
ベース電流をサイリスタSCR１に引き込む。そ
のためフオトカツプラトランジスタPCTRはオフ
となり出力トランジスタTR１もオフとなる。従
つてサイリスタSCR１のトリガ信号はなくなる
が、それ以後もサイリスタSCR１には抵抗Ｒ５
を介して保護電流が供給されるためサイリスタ
SCR１は導通状態を続ける。従つてフオトカツ
プラトランジスタPCTR及び出力トランジスタ
TR１はオフとなり、負荷６の短絡時にこれらの
素子を保護することが可能となる。なお抵抗Ｒ５
あサイリスタSCR１に保護電流だけを供給すれ
ばよいので比較的大きな値の抵抗値を選択してお
けばよい。こうすればそれ以後に入力端子１，２
間に信号が加わつてフオトカツプラPCがトリガ
された場合でも、その出力信号は出力端子３，４
間に伝わることなく短絡状態による大電流が流れ
込むのを防止することができる。このサイリスタ
SCR１をオフにする場合には電源をオフとする
か入力信号を反転させることによつて容易に元の
状態に復帰させることが可能である。

第３図は本発明による第２の実施例を示す回路
図である。本実施例は出力トランジスタとして
PNPトランジスタを用いた場合を示すものであ
る。本図においてフオトカツプラトランジスタ
PCTRのコレクタ側にそのフオトカツプラPCTR
の暗電流を吸収する抵抗Ｒ６が接続され、更にフ
オトカツプラトランジスタの動作により導通する
PNPトランジスタTR２のベースが接続される。
そして出力トランジスタTR２は出力端子２，３
間にフオトカツプラトランジスタPCTRと並列接
続され、そのエミツタには電流検出用の抵抗Ｒ７
が接続される。電流検出用抵抗Ｒ７とトランジス
タTR２のエミツタの共通接続端はＮゲートのサ
イリスタであるPUT２のＮゲートに抵抗Ｒ８を
介して接続される。コンデンサＣはサイリスタの
場合と同じくdv／dt耐圧向上のために設けられ
るものである。そしてＮゲートサイリスタPUT
２のカソード側に抵抗Ｒ９，Ｒ１０が直列接続さ
れる。抵抗Ｒ９はＮゲートサイリスタPUT２の
保持電流供給用の抵抗であり、抵抗Ｒ１０はトラ
ンジスタTR３のベース・エミツタ間抵抗であ
る。トランジスタTR３はＮゲートサイリスタ
PUT２の導通によつて動作するトランジスタで
あつて、そのコレクタはフオトカツプラトランジ
スタPCTRのベースに接続され、そのベース電流
を引き込むことによつてフオトカツプラトランジ
スタPCTRをオフさせるものである。出力端子
３，４間にはツエナダイオードZDが接続され、
更に図示のように電源５と負荷６が接続される点
は前述の実施例と同様である。

さて本実施例において入力端子１，２間に電圧
が与えられるとフオトカツプラPCが動作して、
フオトカツプラトランジスタPCTR及びPNP型
のトランジスタTR２がオンとなつて電源５より
負荷６に電流を供給する。ここで負荷６が短絡状
態となれば抵抗Ｒ７の両端の電圧が大きくなり、
ＮゲートサイリスタPUT２のＮゲートにトリガ
信号が加わり、ＮゲートサイリスタPUT２がタ
ーンオンする。そうすれば抵抗Ｒ１０によつてト
ランジスタTR３がオンとなり、フオトカツプラ
トランジスタPCTRのベース電流を引き込む。こ
のようにしてフオトカツプラトランジスタPCTR
はオフとなり、同様にトランジスタTR２をオフ
となる。このようにして負荷６の短絡による出力
トランジスタの破壊を防止することが可能とな
る。なおＮゲートサイリスタPUT２には抵抗Ｒ
９，Ｒ１０を介して保持電流が供給されるため、
オン状態を続けることは前述の実施例と同様であ
る。

第４図は三端子スイツチング素子の構成を示す
ものであつてPNPトランジスタとNPNトランジ
スタの組合せによつてサイリスタ或いはＮゲート
サイリスタとして使用することができる。例えば
図示のようにアノード、カソード及びＰゲート端
子GPを用いることによつてサイリスタSCRとし
て動作し、アノードＡ、カソードＫ及びＮゲート
端子GNを用いることによりＮゲートサイリスタ
PUTとして動作する。このように三端子スイツ
チング素子としてサイリスタSCR、PUTの他に
トランジスタの組合せによる四端子スイツチング
素子を用いることも可能である。

以上の各実施例において短絡時には自己保持機
能を有する三端子スイツチング素子が動作し、保
護電流が供給されためフオトカツプラトランジス
タをオフ状態に保つこととなり、出力素子を保護
することが可能となる。

【図面の簡単な説明】

第１図はフオトカツプラによる信号伝達回路を
示す回路図、第２図及び第３図は本発明による短
絡保護回路を有する信号伝達回路の回路図、第４
図は三端子スイツチング素子の構成を示す図であ
る。 １，２……入力端子、３，４……出力端子、５
……電源、６……負荷、Ｒ１〜Ｒ１０……抵抗、
PC……フオトカツプラ、PCTR……フオトカツ
プラトランジスタ、TR１，TR２，TR３……ト
ランジスタ、SCR１……サイリスタ、PUT２…
…Ｎゲートサイリスタ、Ｄ……ダイオード、ZD
……ツエナダイオード。

Claims (1)

1. 【特許請求の範囲】 １ フオトカツプラの受光側回路がベースを外部
   端子とするフオトカツプラトランジスタからな
   り、該フオトカツプラトランジスタの動作に基づ
   いて負荷電流を開閉する出力制御素子を有するフ
   オトカツプラによる信号伝達回路において、 前記出力制御素子に直列に接続された出力電流
   検知用の抵抗と、 前記出力制御素子に並列に接続され、前記電流
   検知用抵抗の電圧が所定値となる時にトリガされ
   る自己保持機能付き三端子スイツチング素子と、 を具備し、前記フオトカツプラトランジスタのベ
   ースが前記三端子スイツチング素子に接続され、
   該三端子スイツチング素子の導通時に前記フオト
   カツプラトランジスタをオフさせるようにしたこ
   とを特徴とする信号伝達回路の短絡保護回路。 ２ 前記三端子スイツチング素子はサイリスタで
   あることを特徴とする特許請求の範囲第１項記載
   の短絡保護回路。