JPH0448635A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0448635A
JPH0448635A JP15652190A JP15652190A JPH0448635A JP H0448635 A JPH0448635 A JP H0448635A JP 15652190 A JP15652190 A JP 15652190A JP 15652190 A JP15652190 A JP 15652190A JP H0448635 A JPH0448635 A JP H0448635A
Authority
JP
Japan
Prior art keywords
contact hole
substrate
film
metal film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15652190A
Other languages
English (en)
Inventor
Osamu Yamazaki
治 山崎
Yoshiyuki Takegawa
宜志 竹川
Katsunori Mihashi
克典 三橋
Keiichiro Uda
啓一郎 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15652190A priority Critical patent/JPH0448635A/ja
Publication of JPH0448635A publication Critical patent/JPH0448635A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置の製造方法に関し、特に、導電性物
質からなる膜をフンタクトホール内部に選択的に堆積す
ることのできる半導体装置の製造方法に関する。
(従来の技術) 半導体基板上に形成された素子と素子とを電気的に接続
するためには、各素子を覆う絶縁膜の所定部分に、開口
部(コンタクトホール)を設けた後、各素子にコンタク
トホールを介して接触(コンタクト)する配線が絶縁膜
上に形成される。
このような従来技術を、第3図を参照しながら説明する
第3図は、従来の技術により作製された半導体装置のM
OSトランジスタ素子を示す断面図である。
シリコン単結晶からなる半導体基板31の表面の所定領
域には、素子分離のためのLOCO3酸化M35が形成
されている。
半導体基板31の表面のLOCO5酸化膜35が形成さ
れていない領域(素子領域)内のゲート領域上には、ゲ
ート酸化膜30及びゲート電極34が、この順番で基板
31側から積層されている。
また、ゲート領域の両側には、ソース領域32とドレイ
ン領域33とが形成されている。
LOCOS酸化膜35及びゲート電極34を覆うように
して、基板31上に絶縁膜36が堆積されている。絶縁
膜36に於いて、ソース領域32及びドレイン領域33
上の所定部分に、コンタクトホール38が設けられてい
る。
配線37が、フンタクトホール38を介して、ソース領
域32及びドレイン領域33にコンタクトするように、
絶縁膜37上に形成されている。
上記半導体装置の配線37を形成するには、まず、絶縁
膜36の所定部分にコンタクトホール38を開口した後
、配線37となる金属膜をスノで・ツタ法により基板3
1の全面に堆積する。この後、通常のフォトリングラフ
ィ技術を用いて、その金属膜をパターニングすることに
より、所望の配線パターンを有する配線37を形成する
金属膜の材料としては、81等を含有するA1合金又は
AIが使用される。この理由は、これらの金属からなる
配線の抵抗が比較的低く、しかも、これらの材料が古く
から使用されてきた結果、現在の半導体装置の製造プロ
セスに適合しているからである。
(発明が解決しようとする課題) しかしながら、上述の従来技術においては、以下に述べ
る問題点があった。
AI等の金属膜をスパッタ法により堆積した場合、下地
の凹凸部分に対する金属膜の断差被覆性(ステップカバ
レージ)が悪いという問題がある。
このため、段差のある部分のその側面では、堆積された
金属膜の薄膜化が生じてしまうことになる。
段差部側面での金属膜の薄膜化は、パターニングされた
配線の断線を招くことがあり、半導体装置の製造歩留り
及び信頼性を低下させる原因となる。
特に、素子寸法の微細化に伴い、アスペクト比の増加し
たコンタクトホール内部(側面及び底面)では、配線金
属膜の薄膜化が顕著となり、そのために生じるコンタク
ト不良が半導体装置の製造歩留り及び信頼性の低下にと
って、重大な原因となってきている。
スバ、り法により堆積した膜よりもステ・ノブカバレー
ンの良い膜を堆積する方法に、CVD法がある。しかし
、この方法を用いて、良質のAI膜又はA1合金膜を形
成する技術は実用化されていない。
上述の問題を解決する技術として、アスペクト比の大き
なコンタクトホール内部に、導電性物質をill的に埋
め込むコンタクトプラグ技術が検討されている。この方
法では、選択CVD法を用いることにより、金属膜を、
絶縁膜上には成長させない条件で、コンタクトホールの
底に於いてiHBする半導体基板の表面上にのみに、堆
積させることができる。この方法では、CVD炉内に於
いて、金属膜となるガス分子が、気体の分子運動により
コンタクトホールの底部に供給され、それによって、コ
ンタクトホールの底部から金属膜の堆積が進行する。
この選択CVD法では、堆積させる金属の種類に応じて
、各種の混合ガスが用いられる。堆積条件の調整によっ
て、コンタクトホールの内部にだけ、金属膜を選択的に
堆積させることができる。
金属膜がコンタクトホール内に選択的に成長させられる
結果、コンタクトホール内部が完全に埋め込まれると、
絶縁膜と埋め込まれた金属膜との表面が、はぼ平坦化さ
れることになる。このため、それらの上に、通常のスパ
ッタ法によりA1合金またはAIからなる金属膜を堆積
しても、配線不良の原因となる薄膜化が生じることは無
い。
こうして、フンタクトプラグ技術によれば、低抵抗で良
質のA1合金又はAIを配線として有し、しかもコンタ
クト不良の起こりにくい信頼性の高い半導体装置を得る
ことができると考えられる。
しかし、上述のコンタクトプラグ技術には、以下に述べ
る問題点がある。
コンタクトプラグ技術により、アスペクト比の大きな深
いコンタクトホールの内部を金属により埋め込む場合、
本来成長が起こってはならない絶縁膜上にも、金属膜が
成長してしまうという問題がある。
このような問題は、アスペクト比の大きな深いコンタク
トホール内部を金属膜により埋め込む場合に生じる。こ
の問題は、金属膜の成長速度が、アスペクト比の大きな
深いコンタクトホール内部に於て低下するため、深いコ
ンタクトホールの内部を完全に埋め込むために要する時
間が著しく増加してしまうことに起因している。成長の
ための時間がある限度を越えて長くなると、絶縁膜上で
の金**の成長を抑制することができなくなる。
アスペクト比の大きな深いコンタクトホール内部を、比
較的短時間のうちに、金属膜により完全に埋め込む方法
として、コンタクトホールの側面から金属膜を成長させ
る技術が検討されている。
コンタクトホールの側面から、金属膜を成長させるため
には、イオン注入法を用いて、コンタクトホールの側面
にイオンビームを照射し、その表面の性質を改質する方
法が考えられる。イオン注入の条件及び選択CVD法の
条件を調節することにより、絶縁膜のイオン注入が行わ
れた部分上では、金属膜の堆積が進行し、その絶縁膜の
イオン注入時行われていない部分上では、金属膜の堆積
が進行しないようにすることが可能である。
しかし、この方法には、アスペクト比の大きな深いコン
タクトホールの側面に対して、均一にイオン注入を行う
ことが困難であるという問題と、絶縁膜の表面に対して
イオン注入が行われると、その部分にも金属膜の成長が
生じてしまうという問題とがある。このため、コンタク
トホール内部に堆積した金属膜内に空隙(ボイド)が形
成されたり、あるいは、絶縁膜上にも金属膜が堆積され
たりしてしまうことがある。
本発明は、上記課題を解決するためになされたものであ
り、その目的とするところは、アスペクト比の大きな深
いコンタクトホールの内部に選択的に導電性物質を確実
に埋め込むことのできる半導体装置の製造方法を提供す
ることにある。
(課題を解決するための手段) 本発明は、半導体基板上に形成された絶aiaのコンタ
クトホール内に、選択的に導電性物質を埋め込む半導体
装置の製造方法に於て、該コンタクトホールを形成した
後、該コンタクトホール内に導電性物質を埋め込む前に
、該基板を回転させながら、該回転の軸に対して斜めに
、イオンビームを該基板に対して照射するものであり、
そのことにより上記目的が達成される また、前記コンタクトホールを形成する前に、前記絶縁
膜の上面に他の膜を形成し、その後該フンタクトホール
を形成し、次に前記イオンビームを照射した後、該コン
タクトホール内に前記導電性物質を埋め込む前に、該他
の膜を除去してもよい。
(実施例) 以下に本発明を実施例について説明する。
まず、第1図(a)に示すように、シリコン単結晶から
なる半導体基板1上に絶縁膜(膜厚2μrn) 2を堆
積した後、シリコン窒化膜(膜厚120nm)3を堆積
した。
次に、シリコン窒化膜3及び絶縁膜2の所定部分を、通
常のフォトリングラフィ技術を用いて、半導体基板lに
達するまでエツチングすることにより、コンタクトホー
ル(深さ2.12μ「、直径0.6μm)4を形成した
(第1図(b))。
次に、イオン注入装置内に於て、半導体基板1の表面に
垂直な軸を中心として、半導体基板1を載せた基板ホル
ダを回転させながら、半導体基板1の表面に対して、ン
リフンイオンピームを照射した(第1図(C))。半導
体基板lの表面に垂直な軸方向とイオンビームの進行方
向との間の角度は約7度とし、半導体基板1の回転速度
は、90〜12Orpmとした。
コンタクトホール4の側面は、その部分にも金属膜の堆
積が生じるように、上記イオン注入によって改質された
。改質された層(改質fiA”) 6は、イオン注入時
に半導体基板lが回転していたため、コンタクトホール
4の側面内に均一に形成された。
一方、上記イオン注入により、シリコン窒化膜3の表面
に改質層7が形成され、半導体基板1のイオンが注入さ
れた部分に改質層8が形成された。
なお、本実施例では、コンタクトホール4の側面にシリ
コンのイオン注入を行ったが、他のイオン、例えば、A
1等の金属イオンのイオン注入を行っても、コンタクト
ホール4の側面を改質できる。
本実施例では、イオン注入の加速エネルギを20 k 
e V、  ドーズをI X 10”cm−2とした。
加速エネルギは、比較的に低エネルギであるほうが好ま
しい。そのほうが、イオン注入の影響が絶縁膜2の上面
へ及んでしまうことを防止できるからである。具体的に
は、シリコンイオンについて、加速エルネギは、30k
eV以下であることが好ましい。
イオン注入後、シリコン窒化膜3をエツチングにより除
去した。
本実施例に於て、シリコン窒化膜3を形成した目的は、
絶縁膜2の上面にイオンが注入されないようにすること
にある。従って、シリコン窒化膜3の代わりに、イオン
注入マスクとして機能する他の膜、例えばフォトレジス
ト膜等を用いてもよい。このイオン注入マスク膜の膜厚
は、イオン注入の影響を絶縁膜2の表面に及ぼさない程
度の膜厚であればよい。
シリコン窒化膜3の除去を行った後、選択CVD法によ
り、コンタクトホール4内に、導電性物質であるW(タ
ングステン)からなる金属膜9の堆積を行った(第1図
(d))。本実施例では、金属膜9の堆積が、改質層6
.8から同時に開始した。
こうして、金属膜9が改質層6.8から均一に成長した
ため、金属膜9にボイドが形成されることは無かった。
金属膜9の材料としては、Wの他に、例えば、At、C
u(銅)等を用いてもよい。
なお、本実施例の選択CVD法によるWの成長は、原料
ガスとして、WFs(流量30secm)、5iHa(
流、116sccm)、及びH2(流量1001000
scを含んだ混合ガスを用い、その圧力を0.ITor
rとする条件で行った。成長時の基板温度は300℃と
した。
フンタクトホール4の側面からも金属の堆積を行う本方
法によれば、コンタクトホール4の内部を金属膜9によ
り完全に埋め込むために要する時間は、フンタクトホー
ル4の径に依存し、その深さには依存しない。従って、
深さの異なるフンタクトホールも、その径が等しければ
、はぼ同じ時間で、金属膜9により完全に埋め込むこと
ができる。
本実施例では、イオン注入時に、絶縁膜2の上面がシリ
コン窒化膜3により覆われているため、絶縁膜2の上面
に、イオン注入による改質層が形成されなかった。シリ
コン窒化膜3の表面には改質層7が形成されたが、シリ
コン窒化膜3は、金属膜9の堆積前に、半導体基板1か
ら除去された。
従って、フンタクトホール4の側面及び底面以外の部分
には、金属膜9の堆積は行われず、コンタクトホール4
の内部にだけ、選択的に、金属膜9の堆積を行うことが
できた。しかも、アスペクト比の大きな深いコンタクト
ホールに対しても、その深さに関係なく、従来よりも短
い時間で金属の完全な埋め込みを行うことかで貴た。
本実施例の方法は、コンタクトホールを有する各種の半
導体装置に適用できるものである。特に、コンタクトホ
ールの寸法がザブミクロン程度に縮小された超LSIに
適用した場合、その効果が顕著となる。
第2図は、上記実施例の方法を用いて作製された半導体
装置のMOS)ランジスタ素子を示す断面図である。
/リフン単結晶からなる半導体基板21の表面の所定領
域には、素子分離のたぬのLOCOS酸化膜25が形成
されている。半導体基板21の表面の素子領域内のゲー
ト領域上には、ゲート酸化膜20及びゲート電極24が
、この順番で半導体基板21側から積層されている。ま
た、ゲート領域の両側には、ソース領域22とドレイン
領域23とが形成されている。
LOGOS酸化膜25及びゲート電極24を覆うように
して、基板21上に絶縁膜26が堆積されている。絶縁
膜26に於いて、ソース領域22及びドレイン領域23
上の所定部分に、フンタクトホール28が設けられてい
る。このコンタクトホール28の深さは1. 0μm1
直径は0.6μlである。
コンタクトホール28の内部には、第1図に示す方法に
より、金属膜29が埋め込まれている。
絶縁膜26上には、スパッタ法を用いて形成されたAl
配線27が設けられている。コンタクトホール28に埋
め込まれた金属膜2つのために、Al配線27は、コン
タクトホール28上でも、はぼ−様な厚さを呈し、その
薄膜化は生じていない。
埋め込まれた金属膜29を介して、Al配線27と、ソ
ース領域22及びドレイン領域23とのコンタクトが行
われている。
このように、第2図の半導体装置は、低抗の伝いAl配
線27を有しており、しかも、このAl配線27とMO
Sトランジスタ素子とのコンタクトは、金属膜29を介
して確実に行われている。
ごつして、本実施例の方法によれば、配線及びコンタク
トについての信頼性に優れた半導体装置を歩留り良く作
製することができた。
なお、金属膜29の材料として高融点金属を用いた場合
、その金属膜29とソース領域22又はドレイン領域2
3との接触界面は、熱的に安定であるため、A1配線2
7とソース領域22又はドレイン領域23との間のコン
タクト特性は、比較的高温の工程を経た後も、劣化する
ことはない。
(発明の効果) このように本発明によれば、導電性物質の堆積がフンタ
クトホールの側面から均一に生じるため、コンタクトホ
ール内に埋め込まれた導電性物質には、ボイドが発生し
ない。また、アスペクト比の大きな深いコンタクトホー
ルの内部にも、導電性物質を、選択性良く、短時間で確
実に埋め込むことができる。
従って、配線及びコンタクトについてのl’N II 
性に優れた半導体装置を歩留り良く作製することができ
る。
4、     の    なf 8 第1図(a)〜(d)は本発明の実施例の各工程を説明
するための断面図、第2図はその実施例により製造され
た半導体装置の断面図、第3図は従来例により製造され
た半導体装置の断面図である。
1・・・半導体基板、2・・・絶縁膜、3・・・ンリコ
ン窒化膜、4・・・コンタクトホール、6.7.8・・
・改質層、9・・・金属膜、21.31・・・半導体基
板、22.32・・・ソース領域、23.33・・・ド
レイン領域、24.34−・・ゲート電極、25.35
−L OCO8膜、26.36・・・絶縁膜、27.3
7・・・配線、28.38・・・コンタクトホール、2
9・・・金属膜。
以上

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に形成された絶縁膜のコンタクトホー
    ル内に、選択的に導電性物質を埋め込む半導体装置の製
    造方法に於て、 該コンタクトホールを形成した後、該コンタクトホール
    内に該導電性物質を埋め込む前に、該基板を回転させな
    がら、該回転の軸に対して斜めに、イオンビームを該基
    板に対して照射する半導体装置の製造方法。 2、前記コンタクトホールを形成する前に、前記絶縁膜
    の上面に他の膜を形成し、その後該コンタクトホールを
    形成し、次に前記イオンビームを照射した後、該コンタ
    クトホール内に前記導電性物質を埋め込む前に、該他の
    膜を除去する請求項1に記載の半導体装置の製造方法。
JP15652190A 1990-06-13 1990-06-13 半導体装置の製造方法 Pending JPH0448635A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15652190A JPH0448635A (ja) 1990-06-13 1990-06-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15652190A JPH0448635A (ja) 1990-06-13 1990-06-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0448635A true JPH0448635A (ja) 1992-02-18

Family

ID=15629607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15652190A Pending JPH0448635A (ja) 1990-06-13 1990-06-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0448635A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US6127719A (en) * 1996-06-05 2000-10-03 Advanced Micro Devices, Inc. Subfield conductive layer and method of manufacture

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874346A (en) * 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US6066885A (en) * 1996-05-23 2000-05-23 Advanced Micro Devices, Inc. Subtrench conductor formed with large tilt angle implant
US6127719A (en) * 1996-06-05 2000-10-03 Advanced Micro Devices, Inc. Subfield conductive layer and method of manufacture

Similar Documents

Publication Publication Date Title
JP2661089B2 (ja) 材料層の平坦化方法
JP2912558B2 (ja) 金属配線製造方法
KR20010014778A (ko) 배리어 금속층을 구비하는 반도체 장치 및 그 제조 방법
US6316353B1 (en) Method of forming conductive connections
CN108573942B (zh) 内连线结构及其制作方法
JPH03248534A (ja) 半導体素子の製造方法
KR100745066B1 (ko) 반도체 소자의 금속배선 형성 방법
JPH0448635A (ja) 半導体装置の製造方法
KR100496716B1 (ko) 반도체장치및그제조방법
US6911374B2 (en) Fabrication method for shallow trench isolation region
JPH02162722A (ja) 半導体装置の製造方法
JPH06140358A (ja) 半導体装置の製造方法
US6806165B1 (en) Isolation trench fill process
JPS63133551A (ja) 半導体装置の製造方法
JPS6213050A (ja) 半導体装置の製造方法
KR100732747B1 (ko) 반도체 소자의 구리 배선 형성 방법
JPS62243324A (ja) 半導体集積回路の製造方法
KR101051950B1 (ko) 반도체소자의 제조방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
JP2563206B2 (ja) 半導体集積回路装置の製造方法
JPH02264426A (ja) 半導体装置の製造方法およびそれにより得られる半導体装置
JPH02185023A (ja) 選択気相成長方法
JPH02228030A (ja) 配線の形成方法
JPH06244187A (ja) 半導体装置の製造方法
JPH02220435A (ja) ドライエッチング装置