JPH06140358A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06140358A
JPH06140358A JP28973692A JP28973692A JPH06140358A JP H06140358 A JPH06140358 A JP H06140358A JP 28973692 A JP28973692 A JP 28973692A JP 28973692 A JP28973692 A JP 28973692A JP H06140358 A JPH06140358 A JP H06140358A
Authority
JP
Japan
Prior art keywords
contact hole
titanium
forming
diffusion layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28973692A
Other languages
English (en)
Inventor
Yumi Sumihara
由美 角原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28973692A priority Critical patent/JPH06140358A/ja
Publication of JPH06140358A publication Critical patent/JPH06140358A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】安定したコンタクト抵抗を有するタングステン
等により充填されたコンタクト孔の形成方法を提供す
る。 【構成】コンタクト孔4底部に露出した拡散層2表面に
チタニウムイオン注入層5aを形成し、熱処理によりチ
タニウムシリサイド層6aを形成する。さらに全面にス
パッタリング法による窒化チタニウム膜7aを形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクト孔に金属膜が充填されてなる半導
体装置の製造方法に関する。
【0002】
【従来の技術】半導体装置の微細化に伴って課題となる
ものの1つに、コンタクト孔における配線の信頼性と平
坦化とがある。この平坦化の解決手段として、コンタク
ト孔への気相成長法によるタングステン膜の埋め込みが
行なわれている。このとき、タングステン膜と絶縁膜と
の密着性を良好にするために、コンタクト孔の表面に密
着層が設けられる。密着層としては、窒化チタニウム膜
が用いられている。
【0003】コンタクト孔に直接に窒化チタニウム膜を
形成した場合、コンタクト抵抗が高くなる。このため、
窒化チタニウム膜を形成する前に、コンタクト孔の底部
にチタニウムシリサイド層を設ける必要がある。半導体
装置の断面図である図4を参照すると、コンタクト孔4
底部の拡散層2表面へのチタニウムシリサイド膜16の
形成は、以下のように行なわれる。まず、シリコン基板
1の表面に選択的に拡散層2を形成し、全面に層間絶縁
膜3を形成し、上記拡散層2に達するコンタクト孔4を
形成する。次に、全面にチタニウム膜8aを形成し、熱
処理を行なってこのチタニウム膜8aと上記拡散層2の
シリコンとの固相反応を起し、このチタニウムシリサイ
ド膜16を形成する。
【0004】コンタクト孔4での拡散層とこのコンタク
ト孔4を充填する金属膜との間の接続において、安定な
電気特性を得るためには、このチタニウムシリサイド膜
16がコンタクト孔5底部の拡散層2表面全面に均一な
膜厚で形成されることが必要となる。このためには、コ
ンタクト孔4表面を覆って形成されるチタン膜の表面被
覆性が良好でなければならない。
【0005】半導体装置の断面図である図5を参照する
と、通常のスパッタリング法により形成したチタニウム
膜8bは、表面被覆性が悪いため、コンタクト孔4底部
の拡散層2表面でのこのチタニウム膜8bの膜厚の均一
性が悪く、特にコンタクト孔4底部の端部におけるチタ
ニウム膜8bの膜厚は極めて薄くなる。このため、スパ
ッタリング法によるチタニウム膜の形成は、高アスペク
ト比となる微細コンタクト孔への適用が困難となる。
【0006】近年、微細コンタクト孔へのチタニウム膜
の形成方法の1つとして、コリメートスパッタリング法
がある。半導体装置の断面図である図6を参照すると、
このコリメートスパッタリング法は、ターゲット(図示
せず)とシリコン基板1との間にコリメータ(図示せ
ず)を設けてスパッタリング粒子の方向をそろえ、チタ
ニウム膜8cを成膜する。このため、通常のスパッタリ
ング法に比べて、コンタクト孔4底部で良好な表面被覆
性を得ることができる。
【0007】微細コンタクト孔へのチタニウム膜の別の
形成方法として、例えば赤堀らにより1991年の秋季
第52回応用物理学会学術講演会予稿集672頁(講演
番号10a−D−4)に報告されたように、ECRプラ
ズマ気相成長法によるチタニウム膜の形成方法がある。
半導体装置の断面図である図7を参照すると、上記報告
は、反応ガスとして4塩化チタニウム(TiCl4 )と
窒素(N2 )とを用いた低温のECRプラズマによりチ
タニウム膜8dを成膜することが可能となり、コンタク
ト孔4底部での良好な表面被覆性を得ることができる。
【0008】
【発明が解決しようとする課題】コンタクト孔底部での
表面被覆性の良好なチタニウム膜の形成方法には、以下
のような問題がある。まず、コリメートスパッタリング
法では、スパッタリングの際にコリメータの穴にもチタ
ニウムが付着するため、コリメータのスリット幅が時間
とともに狭くなり、シリコン基板へのチタニウム膜の成
膜速度が時間とともに低下する。このため、長期にわた
る安定したチタニウム膜の形成は困難となる。一方、E
CRプラズマ気相成長法では、反応ガスとして4塩化チ
タニウム(TiCl4 )を用いるため、チタニウム膜中
に塩素がとりこまれやすくなり、後工程で形成されるア
ルミニウム配線の腐食の原因となる。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、表面に選択的に形成された拡散層を有するシ
リコン基板上に絶縁膜を形成し、拡散層に達するコンタ
クト孔を絶縁膜に形成する工程の後に、コンタクト孔底
部に露出した前記拡散層表面へのチタニウムのイオン注
入し、熱処理によるコンタクト孔底部に露出した拡散層
表面へのチタニウムシリサイド層の形成し、コンタクト
孔表面を覆う窒化チタニウム膜の形成する工程,コンタ
クト孔底部に露出した前記拡散層表面へのチタニウムの
イオン注入し、コンタクト孔表面を覆う窒化チタニウム
膜の形成し、熱処理によるコンタクト孔底部に露出した
拡散層表面へのチタニウムシリサイド層の形成する工
程,およびコンタクト孔表面を覆う窒化チタニウム膜の
形成し、窒化チタニウム膜を介してコンタクト孔底部に
露出した前記拡散層表面へのチタニウムのイオン注入
し、熱処理によるコンタクト孔底部に露出した拡散層表
面へのチタニウムシリサイド層の形成する工程のうちの
1つの工程を有し、少なくとも前記コンタクト孔を充填
する金属膜を形成する工程を有する。
【0010】好ましくは、窒化チタニウム膜の形成方法
が、スパッタリング法である。
【0011】
【作用】本発明の半導体装置の製造方法では、コンタク
ト孔底部の拡散層表面にチタニウムのイオン注入を行な
い、熱処理を行なってチタニウムシリサイド層を形成す
るため、高アスペクト比の微細コンタクト孔の底部に
も、膜厚の均一なチタニウムシリサイド層の形成が可能
となる。
【0012】
【実施例】次に、本発明について図面を参照して説明す
る。
【0013】半導体装置の製造工程の断面図である図1
を参照すると、本発明の第1の実施例は、以下のように
なる。
【0014】まず、シリコン基板1表面に選択的に拡散
層2を形成し、全面に膜厚2μm程度の層間絶縁膜3を
形成した後、この拡散層2に達するコンタクト孔4を層
間絶縁膜3に形成する。このコンタクト孔4の径は、
0.4μm程度である。次に、エネルギー20〜40k
eV,ドーズ量5×1015〜5×1016cm-2の条件で
チタニウムのイオン注入を行ない、コンタクト孔4底部
に露出した拡散層2の表面にチタニウムイオン注入層5
aを形成する〔図1(a)〕。
【0015】次に、600〜800℃の窒素雰囲気での
熱処理を行ない、上記チタニウムイオン注入層5aのチ
タニウムと拡散層2のシリコンとを反応させ、コンタク
ト孔4底部に露出した拡散層2の表面にチタニウムシリ
サイド層6aを形成する〔図1(b)〕。
【0016】次に、全面にスパッタリング法による膜厚
50nm程度の窒化チタニウム膜7aを形成する〔図1
(a)〕。続いて、全面に例えば膜厚0.15μm程度
をタングステン膜(図示せず)をスパッタリング法によ
り形成し、層間絶縁膜3上面のタングステン膜および窒
化チタニウム膜7aをエッチバックし、コンタクト孔4
をタングステン膜と窒化チタニウム膜7aとにより充填
する。
【0017】半導体装置の製造工程の断面図である図2
を参照すると、本発明の第2の実施例は、以下のように
なる。
【0018】まず、上記第1の実施例と同様に、チタニ
ウムのイオン注入によりチタニウムイオン注入層5bを
形成する〔図2(b)〕。次に、上記第1の実施例と同
様の方法により、全面に膜厚50nm程度の窒化チタニ
ウム膜7bを形成し〔図2(b)〕、600〜800℃
の窒素雰囲気での熱処理を行なってコンタクト孔4底部
の拡散層2表面にチタニウムシリサイド層6bを形成す
る〔図2(c)〕。さらに上記第1の実施例と同様に、
全面に例えば膜厚0.15μm程度をタングステン膜を
スパッタリング法により形成し、層間絶縁膜3上面のタ
ングステン膜および窒化チタニウム膜7bをエッチバッ
クし、コンタクト孔4をタングステン膜と窒化チタニウ
ム膜7bとにより充填する。
【0019】上記第2の実施例は、上記第1の実施例に
比べて、チタニウムシリサイド層6bを形成するための
熱処理を行なうに際して、表面に窒化チタニウム膜7b
が形成されているため、この拡散層2に含まれる導電型
不純物,およびチタニウム原子の外方拡散が抑制され、
コンタクト抵抗の増大が低減されるという利点がある。
【0020】半導体装置の製造工程の断面図である図3
を参照すると、本発明の第3の実施例は、以下のように
なる。
【0021】まず、コンタクト孔4を形成した後、上記
第1の実施例と同様の方法により、全面に膜厚50nm
程度の窒化チタニウム膜7cを形成し、続いて、チタニ
ウムのイオン注入によりチタニウムイオン注入層5cを
形成する〔図3(a)〕。次に、熱処理を行ない、チタ
ニウムシリサイド層6cを形成する〔図3(b)〕。続
いて、上記第1の実施例と同様に、全面に例えば膜厚
0.15μm程度をタングステン膜をスパッタリング法
により形成し、層間絶縁膜3上面のタングステン膜およ
び窒化チタニウム膜7cをエッチバックし、コンタクト
孔4をタングステン膜と窒化チタニウム膜7cとにより
充填する。本実施例は、上記第2の実施例の有する効果
を有している。
【0022】
【発明の効果】以上説明しなように本発明の半導体装置
の製造方法は、コンタクト孔底部の拡散層表面にチタニ
ウムのイオン注入を行ない、熱処理を行なってチタニウ
ムシリサイド層を形成するため、高アスペクト比の微細
コンタクト孔の底部にも、塩素を含まない膜厚の均一な
チタニウムシリサイド層を制御性良く形成することが可
能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の製造工程の断面図であ
る。
【図2】本発明の第2の実施例の製造工程の断面図であ
る。
【図3】本発明の第3の実施例の製造工程の断面図であ
る。
【図4】従来の半導体装置の製造方法を説明するための
断面図である。
【図5】従来の半導体装置の製造方法を説明するための
断面図である。
【図6】従来の半導体装置の製造方法を説明するための
断面図である。
【図7】従来の半導体装置の製造方法を説明するための
断面図である。
【符号の説明】
1 シリコン基板 2 拡散層 3 層間絶縁膜 4 コンタクト孔 5a,5b,5c チタニウムイオン注入層 6a,6b,6c,16 チタニウムシリサイド層 7a,7b,7c 窒化チタニウム膜 8a,8b,8c,8d チタニウム膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 表面に選択的に形成された拡散層を有す
    るシリコン基板上に絶縁膜を形成し、前記拡散層に達す
    るコンタクト孔を絶縁膜に形成する工程と、 前記コンタクト孔底部に露出した前記拡散層表面に、チ
    タニウムをイオン注入する工程と、 熱処理を行ない、前記コンタクト孔底部に露出した前記
    拡散層表面にチタニウムシリサイド層を形成する工程
    と、 少なくとも前記コンタクト孔表面を覆う窒化チタニウム
    膜を形成する工程と、 少なくとも前記コンタクト孔を充填する金属膜を形成す
    る工程と、 を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記窒化チタニウム膜の形成方法が、ス
    パッタリング法であることを特徴とする請求項1記載の
    半導体装置。
  3. 【請求項3】 表面に選択的に形成された拡散層を有す
    るシリコン基板上に絶縁膜を形成し、前記拡散層に達す
    るコンタクト孔を絶縁膜に形成する工程と、 前記コンタクト孔底部に露出した前記拡散層表面に、チ
    タニウムをイオン注入する工程と、 少なくとも前記コンタクト孔表面を覆う窒化チタニウム
    膜を形成する工程と、 熱処理を行ない、前記コンタクト孔底部に露出した前記
    拡散層表面にチタニウムシリサイド層を形成する工程
    と、 少なくとも前記コンタクト孔を充填する金属膜を形成す
    る工程と、 を有することを特徴とする半導体装置の製造方法。
  4. 【請求項4】 前記窒化チタニウム膜の形成方法が、ス
    パッタリング法であることを特徴とする請求項3記載の
    半導体装置。
  5. 【請求項5】 表面に選択的に形成された拡散層を有す
    るシリコン基板上に絶縁膜を形成し、前記拡散層に達す
    るコンタクト孔を絶縁膜に形成する工程と、 少なくとも前記コンタクト孔表面を覆う窒化チタニウム
    膜を形成する工程と、 前記コンタクト孔底部に露出した前記拡散層表面に、前
    記窒化チタニウム膜を介してチタニウムをイオン注入す
    る工程と、 熱処理を行ない、前記コンタクト孔底部の前記拡散層表
    面にチタニウムシリサイド層を形成する工程と、 少なくとも前記コンタクト孔を充填する金属膜を形成す
    る工程と、 を有することを特徴とする半導体装置の製造方法。
  6. 【請求項6】 前記窒化チタニウム膜の形成方法が、ス
    パッタリング法であることを特徴とする請求項5記載の
    半導体装置の製造方法。
JP28973692A 1992-10-28 1992-10-28 半導体装置の製造方法 Pending JPH06140358A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28973692A JPH06140358A (ja) 1992-10-28 1992-10-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28973692A JPH06140358A (ja) 1992-10-28 1992-10-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06140358A true JPH06140358A (ja) 1994-05-20

Family

ID=17747093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28973692A Pending JPH06140358A (ja) 1992-10-28 1992-10-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06140358A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700717A (en) * 1995-11-13 1997-12-23 Vlsi Technology, Inc. Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs
US6027990A (en) * 1996-07-08 2000-02-22 Micron Technology, Inc. Using implants to lower anneal temperatures
US6406998B1 (en) * 1996-02-05 2002-06-18 Micron Technology, Inc. Formation of silicided contact by ion implantation
JP2002289554A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd 半導体装置及びその製造方法
KR100459235B1 (ko) * 1997-12-31 2005-02-05 주식회사 하이닉스반도체 반도체소자에서금속배선의장벽금속층형성방법
JP2007287899A (ja) * 2006-04-17 2007-11-01 Oki Electric Ind Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5700717A (en) * 1995-11-13 1997-12-23 Vlsi Technology, Inc. Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs
US6406998B1 (en) * 1996-02-05 2002-06-18 Micron Technology, Inc. Formation of silicided contact by ion implantation
US6027990A (en) * 1996-07-08 2000-02-22 Micron Technology, Inc. Using implants to lower anneal temperatures
KR100459235B1 (ko) * 1997-12-31 2005-02-05 주식회사 하이닉스반도체 반도체소자에서금속배선의장벽금속층형성방법
JP2002289554A (ja) * 2001-03-27 2002-10-04 Fujitsu Ltd 半導体装置及びその製造方法
JP2007287899A (ja) * 2006-04-17 2007-11-01 Oki Electric Ind Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
KR0172772B1 (ko) 반도체 장치의 확산장벽용 산화루테늄막 형성 방법
JP2978748B2 (ja) 半導体装置の製造方法
JP3704427B2 (ja) 半導体装置の銅金属配線形成方法
JP2737764B2 (ja) 半導体装置及びその製造方法
JP3358328B2 (ja) 高融点金属膜の成膜方法
JPH07161813A (ja) 半導体装置の製造方法
JP2519837B2 (ja) 半導体集積回路およびその製造方法
JPH0964034A (ja) 半導体装置およびその製造方法
JPH06140358A (ja) 半導体装置の製造方法
JPH0922907A (ja) 埋め込み導電層の形成方法
JPH073819B2 (ja) 高融点金属成長方法
JP2705621B2 (ja) 半導体装置の製造方法
JP2542617B2 (ja) 半導体装置の製造方法
JPH02177427A (ja) 半導体装置の製造方法
JP3160811B2 (ja) 半導体素子の配線形成方法
JP2660072B2 (ja) コンタクトの形成方法
JP2871943B2 (ja) 半導体装置の製造方法
JP2864624B2 (ja) コンタクト埋め込み金属構造体およびその製造方法
JPH06120355A (ja) 半導体装置の製造方法
JPH05217940A (ja) 半導体装置の製造方法
JP3082230B2 (ja) 配線の形成方法
JP2672976B2 (ja) 電極配線及びその製造方法
KR0140640B1 (ko) 반도체장치의 배선형성방법
JP3038961B2 (ja) 半導体装置の製造方法
JPH0580139B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990223