JPH0449348B2 - - Google Patents
Info
- Publication number
- JPH0449348B2 JPH0449348B2 JP59133194A JP13319484A JPH0449348B2 JP H0449348 B2 JPH0449348 B2 JP H0449348B2 JP 59133194 A JP59133194 A JP 59133194A JP 13319484 A JP13319484 A JP 13319484A JP H0449348 B2 JPH0449348 B2 JP H0449348B2
- Authority
- JP
- Japan
- Prior art keywords
- common mode
- pwm inverter
- gate
- inverter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 15
- 238000001514 detection method Methods 0.000 claims description 9
- 230000002159 abnormal effect Effects 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000006698 induction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はPWMインバータに関し、特にその制
御回路が誤動作した場合に発生する過電流を未然
に防ぎ、素子破壊を防止するPWMインバータの
過電流保護方法及び装置に関する。
御回路が誤動作した場合に発生する過電流を未然
に防ぎ、素子破壊を防止するPWMインバータの
過電流保護方法及び装置に関する。
第１図は現在良く使用されているPWMインバ
ータによる誘導電動機を駆動するシステムを示し
たものである。PWMインバータ１はPWM制御
回路４によつて作られるゲート信号UP〜WNによ
つて制御される。この場合DC電源の正側に接続
されるパワースイツチング素子のゲートに印加さ
れるゲート信号UP，VP，WPとこれに対応する負
側に接続されるパワースイツチング素子のゲート
に印加されるゲート信号とUN，VN，WNとは相補
の関係になるように制御される。このため、ゲー
ト信号（UP，VP．WP）及び（UN，VN，WN）の
組合せには23（＝８）通りのスイツチングモード
が出現することになる。即ち（UP，VP，WP）組
合せとしては（０，０，０）から（１，１，１）
まで８通りある。なお、ここでは０は該当ゲート
信号がオフの状態を、１はオン状態をそれぞれ示
す。
ータによる誘導電動機を駆動するシステムを示し
たものである。PWMインバータ１はPWM制御
回路４によつて作られるゲート信号UP〜WNによ
つて制御される。この場合DC電源の正側に接続
されるパワースイツチング素子のゲートに印加さ
れるゲート信号UP，VP，WPとこれに対応する負
側に接続されるパワースイツチング素子のゲート
に印加されるゲート信号とUN，VN，WNとは相補
の関係になるように制御される。このため、ゲー
ト信号（UP，VP．WP）及び（UN，VN，WN）の
組合せには23（＝８）通りのスイツチングモード
が出現することになる。即ち（UP，VP，WP）組
合せとしては（０，０，０）から（１，１，１）
まで８通りある。なお、ここでは０は該当ゲート
信号がオフの状態を、１はオン状態をそれぞれ示
す。
そこで第２図に示すようにゲート信号として、
例えば（１，１，０）の状態にあつたものが、Ａ
点で何らかの原因によつて（１，１，１）という
同一のスイツチングモード即ち同相モードで駆動
される状態も現われることが考えられる。この場
合電流の流れる経路はDC電源の正側→UP′及び
VP′→Ｏ（電動機中性点）→WN′→DC電源の負側
というパスからUP′及びVP′→０→DW′（帰還ダ
イオード３）→UP′及びVP′の短絡パスに変わる。
なおここでUP′等はゲート信号UP等によつて制御
されるトランジスタを示す。
例えば（１，１，０）の状態にあつたものが、Ａ
点で何らかの原因によつて（１，１，１）という
同一のスイツチングモード即ち同相モードで駆動
される状態も現われることが考えられる。この場
合電流の流れる経路はDC電源の正側→UP′及び
VP′→Ｏ（電動機中性点）→WN′→DC電源の負側
というパスからUP′及びVP′→０→DW′（帰還ダ
イオード３）→UP′及びVP′の短絡パスに変わる。
なおここでUP′等はゲート信号UP等によつて制御
されるトランジスタを示す。
一方電動機の内部には誘起電圧が発生している
ため、上記の短絡パスを通つて短絡電流Wが流
れることになる。特に電動機の回転数が大きくな
ると上記誘起電圧も大きくなるため、大きな上記
短絡電流Wが流れる。その電流値がスイツチン
グ素子の許容限界値（W）max以上で、減衰が
遅く長時間持続すると（電動機の場合は２次時定
数（数百ms）で減衰する）、スイツチング素子が
破壊されインバータとして機能しなくなるという
問題があつた。
ため、上記の短絡パスを通つて短絡電流Wが流
れることになる。特に電動機の回転数が大きくな
ると上記誘起電圧も大きくなるため、大きな上記
短絡電流Wが流れる。その電流値がスイツチン
グ素子の許容限界値（W）max以上で、減衰が
遅く長時間持続すると（電動機の場合は２次時定
数（数百ms）で減衰する）、スイツチング素子が
破壊されインバータとして機能しなくなるという
問題があつた。
本発明は全ての電動機運転領域で不適正なゲー
ト信号によつて生ずる過電流からスイツチング素
子を保護することが可能なPWMインバータの過
電流保護方法及び装置を提供するにある。
ト信号によつて生ずる過電流からスイツチング素
子を保護することが可能なPWMインバータの過
電流保護方法及び装置を提供するにある。
本発明はPWMインバータの過電流は正側と負
側のスイツチング素子同時点弧によつて生じる
DC電源短絡以外にゲート信号パターンに（１，
１，１）、（０，０，０）などの同相モードによつ
て生じる短絡モードでも発生することに着目した
ものである。ゲート信号から同相モードを検出し
て、所定の時間同相モードが続いたら直ちにゲー
ト信号をしや断するようにしたものである。
側のスイツチング素子同時点弧によつて生じる
DC電源短絡以外にゲート信号パターンに（１，
１，１）、（０，０，０）などの同相モードによつ
て生じる短絡モードでも発生することに着目した
ものである。ゲート信号から同相モードを検出し
て、所定の時間同相モードが続いたら直ちにゲー
ト信号をしや断するようにしたものである。
第３図に本発明の実施例を示す。ここでは第３
図に示す回路の動作を第４図に示すタイムチヤー
トを用いて説明する。周波数設定から発せられる
指令値に対応した周波数を持つパルスがV/F変換
器２０から出力される。このパルスはPWM信号
形成回路２１に導入され、第４図に示す３相の正
弦波（変調波）v0，v1，v2形成する。これらの変
調波は周波数Cが一定の三角波（搬送波）と比較
され、PWM信号EU，EV，EWを得る。
図に示す回路の動作を第４図に示すタイムチヤー
トを用いて説明する。周波数設定から発せられる
指令値に対応した周波数を持つパルスがV/F変換
器２０から出力される。このパルスはPWM信号
形成回路２１に導入され、第４図に示す３相の正
弦波（変調波）v0，v1，v2形成する。これらの変
調波は周波数Cが一定の三角波（搬送波）と比較
され、PWM信号EU，EV，EWを得る。
ここで上記の変調方式は変調波の周波数（イン
バータの基本周波数に相当）が変化しても三角波
の周波数Cを一定にしているため変調波と搬送波
とが同期がとれてない。そのため非同期形の変調
方式と呼ばれるものである。
バータの基本周波数に相当）が変化しても三角波
の周波数Cを一定にしているため変調波と搬送波
とが同期がとれてない。そのため非同期形の変調
方式と呼ばれるものである。
上記のPWM信号EU，EV，EWはデコーダ２２
及びゲート論理回路２８に導入される。デコーダ
２２ではPWM信号EU，EV，EWの各信号の組合
せ（EU，EV，EW）に（１，１，１）或は（０，
０，０）となる同相モードが現われるとデコーダ
２２の出力端子Y0或はY7に１の論理信号が出力
される。上記の同相モードは正常なPWM制御を
行つている場合も、第４図（その１）に示す斜線
部分に表われる。この場合、同相モードの最長の
期間は３相の変調波のv0，v1，v2が零に絞り込ま
れた時に生じる。例えば点Ｂで変調波v0，v1，v2
が零に絞られたとする。この時点からPWM信号
EU，EV，EWには同相モード（１，１，１）或は
（０，０，０）が搬送波の半周期毎に繰返される
ことになる。これに従つてデコーダ２２の出力端
子Y0，Y7にはこの同期に対応した第４図に示す
ような１、０の論理信号が現われる。デコーダ２
２の出力端子Y0，Y7の信号はOR回路２３で論理
和がとられ、カウンタ２５のロード端子に入力さ
れる。
及びゲート論理回路２８に導入される。デコーダ
２２ではPWM信号EU，EV，EWの各信号の組合
せ（EU，EV，EW）に（１，１，１）或は（０，
０，０）となる同相モードが現われるとデコーダ
２２の出力端子Y0或はY7に１の論理信号が出力
される。上記の同相モードは正常なPWM制御を
行つている場合も、第４図（その１）に示す斜線
部分に表われる。この場合、同相モードの最長の
期間は３相の変調波のv0，v1，v2が零に絞り込ま
れた時に生じる。例えば点Ｂで変調波v0，v1，v2
が零に絞られたとする。この時点からPWM信号
EU，EV，EWには同相モード（１，１，１）或は
（０，０，０）が搬送波の半周期毎に繰返される
ことになる。これに従つてデコーダ２２の出力端
子Y0，Y7にはこの同期に対応した第４図に示す
ような１、０の論理信号が現われる。デコーダ２
２の出力端子Y0，Y7の信号はOR回路２３で論理
和がとられ、カウンタ２５のロード端子に入力さ
れる。
カウンタ２５の上記ロード端子に１レベルの信
号Ｌが入力されると、発振器２７から出力される
クロツクによつてカウンタ２５が作動する。カウ
ンタ２５は信号Y0，Y7の立下り時点から得られ
るリセツト信号Ｒによつて初期値に戻される。
号Ｌが入力されると、発振器２７から出力される
クロツクによつてカウンタ２５が作動する。カウ
ンタ２５は信号Y0，Y7の立下り時点から得られ
るリセツト信号Ｒによつて初期値に戻される。
この場合カウンタ２５の出力は第４図（その
２）に示す信号Q0のように変化する。ここでは
第４図に示すv0，v1，v2が同時に零に絞まれた同
相モード（インバータ出力電圧零区間）は正常な
PWM動作と見なす。即ちカウンタ２５の出力Q0
が（Q0）1となる時間TC以内の同相モードならば
正常と判断する。またこのカウンタの出力値が
（Q0）2に到達するような状態、例えば点Ｃで搬送
波発生回路が誤動作、故障等によつて適正な周期
より非常に長くなつたような状態が出現した場合
は、異常状態として判断し、その状態がラツチ回
路２６に取込むことにする。この時ラツチ回路２
６から上記の異常状態を検出する信号ｈが出力さ
れ、この信号によりゲート論理回路２８から出力
され、ゲート信号UP，UN，…WN等がＤ点でしや
断される。
２）に示す信号Q0のように変化する。ここでは
第４図に示すv0，v1，v2が同時に零に絞まれた同
相モード（インバータ出力電圧零区間）は正常な
PWM動作と見なす。即ちカウンタ２５の出力Q0
が（Q0）1となる時間TC以内の同相モードならば
正常と判断する。またこのカウンタの出力値が
（Q0）2に到達するような状態、例えば点Ｃで搬送
波発生回路が誤動作、故障等によつて適正な周期
より非常に長くなつたような状態が出現した場合
は、異常状態として判断し、その状態がラツチ回
路２６に取込むことにする。この時ラツチ回路２
６から上記の異常状態を検出する信号ｈが出力さ
れ、この信号によりゲート論理回路２８から出力
され、ゲート信号UP，UN，…WN等がＤ点でしや
断される。
この場合上記のしや断回路はゲート信号と上記
の異常状態検出信号ｈとの論理積をとるアンド回
路２９で構成される。
の異常状態検出信号ｈとの論理積をとるアンド回
路２９で構成される。
以上は搬送波の周期を一定にしてパルス幅変調
する非同期方式における異常同相モード検出回路
を述べたものであるが、インバータの基本周波数
に応じて搬送波の周期を変化させて、変調波と搬
送波とが常に同期がとれるように、パルス幅変調
を行う同期方式をPWMインバータの制御に適用
する場合もある。
する非同期方式における異常同相モード検出回路
を述べたものであるが、インバータの基本周波数
に応じて搬送波の周期を変化させて、変調波と搬
送波とが常に同期がとれるように、パルス幅変調
を行う同期方式をPWMインバータの制御に適用
する場合もある。
第５図は同期方式による異常同相モード検出回
路を示したものである。この回路は第３図の非同
期方式における異常同相モード検出回路において
カウンタ２５に使用するクロツクのみを変更した
ものである。
路を示したものである。この回路は第３図の非同
期方式における異常同相モード検出回路において
カウンタ２５に使用するクロツクのみを変更した
ものである。
このクロツクは下記のようにして決められる。
通常同期方式の搬送波の周期TCは第６図に示す
インバータの基本周波数1に応じて変えられる。
そのため最小のインバータ基本周波数（1）nioで
の最大許容同相モード期間（３相の変調波v0，
v1，v2が零に絞られた時）と最大のインバータ基
本周波数（1）nao)での上記の期間は違なる。上記
の値はインバータの基本周波数1が大きくなるに
つれて小さくする必要がある。これは、インバー
タの基本周波数が大きくなるにつれて誘導電動機
の誘起電圧が大きくなるため、同相モードで流れ
る電流が大きくなつてくるためである。
通常同期方式の搬送波の周期TCは第６図に示す
インバータの基本周波数1に応じて変えられる。
そのため最小のインバータ基本周波数（1）nioで
の最大許容同相モード期間（３相の変調波v0，
v1，v2が零に絞られた時）と最大のインバータ基
本周波数（1）nao)での上記の期間は違なる。上記
の値はインバータの基本周波数1が大きくなるに
つれて小さくする必要がある。これは、インバー
タの基本周波数が大きくなるにつれて誘導電動機
の誘起電圧が大きくなるため、同相モードで流れ
る電流が大きくなつてくるためである。
そこでここで用いるカウンタ２５のクロツクは
インバータの基本周波数に対応して変化するよう
にしたものである。一方インバータの基本周波数
はV/変換器２０のクロツクに比例して変わる。
そこで本実施例ではカウンタ２５のクロツクとし
てこのV/変換器から得られる信号を使用する。
インバータの基本周波数に対応して変化するよう
にしたものである。一方インバータの基本周波数
はV/変換器２０のクロツクに比例して変わる。
そこで本実施例ではカウンタ２５のクロツクとし
てこのV/変換器から得られる信号を使用する。
このようにすることによつて、カウンタ２５の
出力値が同一でも、同期モード許容時間Tnaoが
インバータの基本周波数によつて変えることがで
き、非常に簡易に異常同相モードを検出すること
ができる。
出力値が同一でも、同期モード許容時間Tnaoが
インバータの基本周波数によつて変えることがで
き、非常に簡易に異常同相モードを検出すること
ができる。
本発明によれば、パルス幅変調方式（同期方式
か非同期方式）如何によらず正常運転時に表われ
る同相モードと異常同相モードを適確に検出する
ことができるためにPWMインバータの信頼性が
向上する。また電動機の電流を検出することな
く、過電流を防止できるため、安価なインバータ
を提供することができる。
か非同期方式）如何によらず正常運転時に表われ
る同相モードと異常同相モードを適確に検出する
ことができるためにPWMインバータの信頼性が
向上する。また電動機の電流を検出することな
く、過電流を防止できるため、安価なインバータ
を提供することができる。
第１図はPWMインバータによる誘導電動機可
変速駆動システム、第２図は同相モード時に流れ
る電流を説明する図、第３図は本発明の非同期方
式における異常同相モード検出回路、第４図は第
３図に示す回路の動作を説明するタイムチヤー
ト、第５図は本発明の同期方式の異常同相モード
検出回路、第６図は同期方式におけるインバータ
基本周波数と搬送波の周期との関係をそれぞれ示
したものである。 １…PWMインバータ、２…パワートランジス
タ、３…帰還ダイオード、４…PWM制御回路、
２１…PWM信号形成回路、５…誘導電動機、２
０…V/変換器、２２…デコーダ、２３…ノア回
路、２４…リセツト回路、２５…カウンタ、２６
…ラツチ回路、２７…発振器、２８…デート論理
回路、２９…アンド回路。
変速駆動システム、第２図は同相モード時に流れ
る電流を説明する図、第３図は本発明の非同期方
式における異常同相モード検出回路、第４図は第
３図に示す回路の動作を説明するタイムチヤー
ト、第５図は本発明の同期方式の異常同相モード
検出回路、第６図は同期方式におけるインバータ
基本周波数と搬送波の周期との関係をそれぞれ示
したものである。 １…PWMインバータ、２…パワートランジス
タ、３…帰還ダイオード、４…PWM制御回路、
２１…PWM信号形成回路、５…誘導電動機、２
０…V/変換器、２２…デコーダ、２３…ノア回
路、２４…リセツト回路、２５…カウンタ、２６
…ラツチ回路、２７…発振器、２８…デート論理
回路、２９…アンド回路。
Claims (1)
- 【特許請求の範囲】 １ パルス幅変調信号に基づきパワースイツチン
グ素子のゲートを制御して電動機を駆動する
PWMインバータにおいて、該PWMインバータ
を構成する正側または負側のパワースイツチング
素子のゲートを一斉に点弧する同相モード状態を
検出し、該同相モードの発生時間が所定値を越え
た時に上記ゲートに印加する信号を遮断するよう
にしたことを特徴とするPWMインバータの過電
流保護方法。 ２ パルス幅変調信号に基づきパワースイツチン
グ素子のゲートを制御して電動機を駆動する
PWMインバータにおいて、該PWMインバータ
を構成する正側或いは負側のパワースイツチング
素子のゲートを一斉に点弧する同相モード状態の
検出手段、及び上記同相モードの発生期間を計測
する手段とを備え、同相モードの発生時間が所定
値を越えた時に上記ゲートに印加する信号を遮断
するようにしたことを特徴とするPWMインバー
タの過電流保護装置。 ３ 特許請求の範囲第２項において同相モード計
測手段は、上記パルス幅変調信号をデコードして
得られる同相モード検出信号を入力し、該検出信
号が入ると一定周期を持つクロツクに基づいて作
動するカウンタを用いて構成したことを特徴とす
るPWMインバータの過電流保護装置。 ４ 特許請求の範囲第２項において同相モード計
測手段は、同相モード検出手段から得られる同相
モード検出信号が入ると変調波の周波数を制御す
る発振器の出力信号に対応した可変周波数のクロ
ツクに基づいて作動するカウンタを用いて構成し
たこと特徴とするPWMインバータの過電流保護
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133194A JPS6115571A (ja) | 1984-06-29 | 1984-06-29 | Ｐｗｍインバータの過電流保護方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133194A JPS6115571A (ja) | 1984-06-29 | 1984-06-29 | Ｐｗｍインバータの過電流保護方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6115571A JPS6115571A (ja) | 1986-01-23 |
| JPH0449348B2 true JPH0449348B2 (ja) | 1992-08-11 |
Family
ID=15098907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133194A Granted JPS6115571A (ja) | 1984-06-29 | 1984-06-29 | Ｐｗｍインバータの過電流保護方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115571A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112030U (ja) * | 1988-01-22 | 1989-07-27 | ||
| JP4675340B2 (ja) * | 2007-01-10 | 2011-04-20 | 三菱電機株式会社 | モータ制御装置 |
| JP2013219907A (ja) * | 2012-04-06 | 2013-10-24 | Denso Corp | 電力変換装置 |
-
1984
- 1984-06-29 JP JP59133194A patent/JPS6115571A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6115571A (ja) | 1986-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430044B1 (en) | Method of controlling an inverter | |
| US4633381A (en) | Inverter shoot-through protection circuit | |
| US4400657A (en) | Triac failure detector | |
| JPS62256523A (ja) | 電流制限器 | |
| US3916282A (en) | Power converter with rapid response current limiter | |
| JPS6087678A (ja) | インバ−タ制御回路 | |
| JPH0449348B2 (ja) | ||
| US4159515A (en) | Inverter control system | |
| JPH07213062A (ja) | Ｐｗｍサイクロコンバータのゲート信号生成方法 | |
| US4145647A (en) | Arrangement for controlling the speed and rotary direction of a three-phase asynchronous motor | |
| US4599672A (en) | Failsafe power-up/power-down switch | |
| US4455599A (en) | Pulse width modulation inverter | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| JP2703212B2 (ja) | サイクロコンバータの保護方法 | |
| JPH02230814A (ja) | 交流スイッチの電流零点遮断制御回路 | |
| JP2595717B2 (ja) | インバータ出力電流実効値検出回路 | |
| JPH0161032B2 (ja) | ||
| JPH07298623A (ja) | 中性点クランプ式インバータ | |
| SU1198684A1 (ru) | Устройство для управления транзисторным ключом (его варианты у, | |
| JPS6111996Y2 (ja) | ||
| JPS5854870A (ja) | 故障検出回路 | |
| JPH04105563A (ja) | インバータのｐｗｍ回路 | |
| KR100462644B1 (ko) | 잡음 제거회로 | |
| JPS6311909Y2 (ja) | ||
| JPS617911A (ja) | 電源投入切断回路 |