JPH0449401A - プロセス制御コンピュータにおけるpid制御方法 - Google Patents
プロセス制御コンピュータにおけるpid制御方法Info
- Publication number
- JPH0449401A JPH0449401A JP15873890A JP15873890A JPH0449401A JP H0449401 A JPH0449401 A JP H0449401A JP 15873890 A JP15873890 A JP 15873890A JP 15873890 A JP15873890 A JP 15873890A JP H0449401 A JPH0449401 A JP H0449401A
- Authority
- JP
- Japan
- Prior art keywords
- pid
- analog
- control computer
- process control
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004886 process control Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000009482 thermal adhesion granulation Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 101100288529 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LCD1 gene Proteins 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
人、 産業上の利用分野
本発明は、プロセス制御コンピュータにおけるPID制
御方法に関する。
御方法に関する。
B、 発明の概要
プロセス管理をするコンピュータ、及びこの下位にあっ
てプロセス計装に関するDDC(ダイレクトディジタル
コントロール)からなる構成を廃し、プロセス制御コン
ピュータのバスに接続されるアナログ入出力板によるア
ナログ入出力データと目標値とでPID制御を行ない、
同時にPID制御の各パラメータにTAGを付すことに
より、従来のDDC外部機器を無くし、パラメータの設
定を簡略化しtこ。
てプロセス計装に関するDDC(ダイレクトディジタル
コントロール)からなる構成を廃し、プロセス制御コン
ピュータのバスに接続されるアナログ入出力板によるア
ナログ入出力データと目標値とでPID制御を行ない、
同時にPID制御の各パラメータにTAGを付すことに
より、従来のDDC外部機器を無くし、パラメータの設
定を簡略化しtこ。
C1従来の技術とその課題
一般に、プロセス制御システムは、プロセス管理のため
のコンピュータとその下位にあってプロセス計装につい
ての分散制御やDDCからなる。
のコンピュータとその下位にあってプロセス計装につい
ての分散制御やDDCからなる。
第6図は、このプロセス制御コンピュータ1とDDC2
との組合せの一例を示しており、このうち、プロセス制
御コンピュータ1は、下位のDDC2の動作仕様を決定
し複雑な演算や多量の情報を取扱う。DDC2は複数の
制御系を時分割により処理し操作量を決定するもので、
ここでは、プロセス制御コンピュータ1にバスLA40
00にてつながれてバスLA4000との接続用に備え
られ主に信号変換機能を有するHICと、000機能を
持っコンl−ローラユニットでマルチドロップシてリモ
ー) Ilo (RI O)に接続されてAI(アナロ
グ人力)AO(アナログ出力)の受授を行なうHDCと
、及びマルチドロップされたRIOとからなる。
との組合せの一例を示しており、このうち、プロセス制
御コンピュータ1は、下位のDDC2の動作仕様を決定
し複雑な演算や多量の情報を取扱う。DDC2は複数の
制御系を時分割により処理し操作量を決定するもので、
ここでは、プロセス制御コンピュータ1にバスLA40
00にてつながれてバスLA4000との接続用に備え
られ主に信号変換機能を有するHICと、000機能を
持っコンl−ローラユニットでマルチドロップシてリモ
ー) Ilo (RI O)に接続されてAI(アナロ
グ人力)AO(アナログ出力)の受授を行なうHDCと
、及びマルチドロップされたRIOとからなる。
ハードウェアは以上の如くであるが、PID制御に当っ
ては、プロセス制御コンピュータにて設定された目標値
とアナログ入力とをサンプル周期ごとに取り込みPID
処理を行なってアナログ出力を得ており、PID処理に
必要なパラメータやモード切換えはプロセス制御コンピ
ュータで設定されダウンロードされるものである。
ては、プロセス制御コンピュータにて設定された目標値
とアナログ入力とをサンプル周期ごとに取り込みPID
処理を行なってアナログ出力を得ており、PID処理に
必要なパラメータやモード切換えはプロセス制御コンピ
ュータで設定されダウンロードされるものである。
この場合、HDCを主に複数の制御系を好適に処理する
DDC2である下位の部分は、HDCをはじめHIC等
外部機器が多く必要となる。しかも、このDDC2は高
価なものであり、000機能をソフトウェアにて処理で
きれば安価で簡単な構造となり都合が良い。
DDC2である下位の部分は、HDCをはじめHIC等
外部機器が多く必要となる。しかも、このDDC2は高
価なものであり、000機能をソフトウェアにて処理で
きれば安価で簡単な構造となり都合が良い。
そこで、本発明は上述の問題に鑑みDDCである外部機
器に相当する機能をソフトウェアにて処理するようにし
たプロセス制御コンピュータにおけるPID制御方法を
提供する。
器に相当する機能をソフトウェアにて処理するようにし
たプロセス制御コンピュータにおけるPID制御方法を
提供する。
D、 課題を解法するための手段
本発明は、プロセス制御コンピュータのバスに接続され
たアナログ入出力基板を介して外部機器との間でアナロ
グ入出力データの受授を行ない、目標値に上記アナログ
入力データを加えて上記プロセス制御コンピュータにて
PID制御を行ない、同時に乙のPTD制御の各種パラ
メータにはTAGを付したことを特徴とする。
たアナログ入出力基板を介して外部機器との間でアナロ
グ入出力データの受授を行ない、目標値に上記アナログ
入力データを加えて上記プロセス制御コンピュータにて
PID制御を行ない、同時に乙のPTD制御の各種パラ
メータにはTAGを付したことを特徴とする。
E、 作 用
各種パラメータにTAGを付することによりアナログ入
力からアナログ出力までを一元的に管理することができ
、この上でCRTタスクにてパラメータ定数や入出力定
数の設定や変更、入出力処理タスクにてアナログ入出力
、PID処理タスクにてPID演算処理をそれぞれ行な
うことができ、プロセス制御コンピュータのソフトウェ
アにてPID処理が可能となる。
力からアナログ出力までを一元的に管理することができ
、この上でCRTタスクにてパラメータ定数や入出力定
数の設定や変更、入出力処理タスクにてアナログ入出力
、PID処理タスクにてPID演算処理をそれぞれ行な
うことができ、プロセス制御コンピュータのソフトウェ
アにてPID処理が可能となる。
実施例
ここで、第1図ないし第5図を参照して本発明方法の実
施例を説明する。第1図は本実施例方法のためのハード
ウェアの一例で、プロセスを管理するプロセス制御コン
ピュータ1のバス上には、A/D変換機能を有するアナ
ログ入力基板3とD/A変換機能を有するアナログ出力
基板4とが実装されている。そして、アナログ入力基板
3には外部機器であるセンサ(第4図参照)が接続され
、またアナログ出力基板4には外部機器である制御対象
(第4図参照)が接続されている。
施例を説明する。第1図は本実施例方法のためのハード
ウェアの一例で、プロセスを管理するプロセス制御コン
ピュータ1のバス上には、A/D変換機能を有するアナ
ログ入力基板3とD/A変換機能を有するアナログ出力
基板4とが実装されている。そして、アナログ入力基板
3には外部機器であるセンサ(第4図参照)が接続され
、またアナログ出力基板4には外部機器である制御対象
(第4図参照)が接続されている。
ここにおいて、PID#御はプロセス制御コンピュータ
1内にて処理させることになる。
1内にて処理させることになる。
第2図は、この処理のソフトウェアを示している。第2
図において、CRTタスク5は手動操作時CRT画面に
より目標値の設定を行なうもので、RASICで記述さ
れ、キーボードやマウスを使用してPID処理における
各種パラメータ定数、アナログ入出力定数、手動・自動
モード切換の設定・変更を行なうものである。なお、自
動操作は後述のPID処理タスクがセットする。
図において、CRTタスク5は手動操作時CRT画面に
より目標値の設定を行なうもので、RASICで記述さ
れ、キーボードやマウスを使用してPID処理における
各種パラメータ定数、アナログ入出力定数、手動・自動
モード切換の設定・変更を行なうものである。なお、自
動操作は後述のPID処理タスクがセットする。
入出力処理タスク6は、アナログ入力基板3からの入力
やアナログ出力基板4からの出力を行うもので、RAS
I Cで記述されセンサからの測定計測値が入力され
、また刷部対象への出力操作量が出力される。
やアナログ出力基板4からの出力を行うもので、RAS
I Cで記述されセンサからの測定計測値が入力され
、また刷部対象への出力操作量が出力される。
また、PID処理タスク7ば、プログラムによるPID
演算を行なう本システムの主要部分で、BASICとP
L/Mによる言語で記述され測定入力値と各種設定値か
ら演算結果である操作出力値を得るものである。
演算を行なう本システムの主要部分で、BASICとP
L/Mによる言語で記述され測定入力値と各種設定値か
ら演算結果である操作出力値を得るものである。
第3図、第4図は、上述のPID制御フローとその概略
ブロック図であり、CRTタスクによる目標値の設定、
入力処理タスクによる計測値測定、PID処理タスクに
よるPID演算、出力処理タスクによる操作量出力を示
している。
ブロック図であり、CRTタスクによる目標値の設定、
入力処理タスクによる計測値測定、PID処理タスクに
よるPID演算、出力処理タスクによる操作量出力を示
している。
PID処理を行なうに当っては、アナログ入力値やアナ
ログ出力値、PID設定値等各種のパラメータが必要と
なる。この場合、パラメータをTAGにより識別して取
扱い入力データと出力データとをつなげて、一元的に管
理を行なっている。すなわち、TAGを付けない場合、
アナログ入力とアナログ出力とをソフト的に固定させ対
応させなければならず、アナログ入出力のチャンネル付
は変えなどについてはその都度ソフトの変更が必要とな
るが、TAGを付すことによってデータの識別ができC
RTからの設定変更のみで処理できる。
ログ出力値、PID設定値等各種のパラメータが必要と
なる。この場合、パラメータをTAGにより識別して取
扱い入力データと出力データとをつなげて、一元的に管
理を行なっている。すなわち、TAGを付けない場合、
アナログ入力とアナログ出力とをソフト的に固定させ対
応させなければならず、アナログ入出力のチャンネル付
は変えなどについてはその都度ソフトの変更が必要とな
るが、TAGを付すことによってデータの識別ができC
RTからの設定変更のみで処理できる。
また、指定するTAGにおいては、他のPID制御のT
AGを指定することて、第5図の如くカスケード接続が
可能となる。すなわち、PID制御部のシリーズ接続を
CRTからの入力方式により簡単に付加できる。
AGを指定することて、第5図の如くカスケード接続が
可能となる。すなわち、PID制御部のシリーズ接続を
CRTからの入力方式により簡単に付加できる。
ここで、PID演算式の一例をあげる
EV =PV −3V
旧 CI) 圓MV −ΣΔM
V ココテ、Evnは今回ノ偏差、EV、−4は1周期前の
偏差、 SVは目標値、 PVnは今回の測定値、
PV、、は1周期前の測定値、pv、−2は2周期前の
測定値、ΔMVは出力変化量、3″’MV、は今回の操
作量、 KPは比例定数、9”lTsはサンプリング
周期、 Tは比例定数、Toは微分定数であり、(*
)はTAGが付加されるパラメータを示している。
V ココテ、Evnは今回ノ偏差、EV、−4は1周期前の
偏差、 SVは目標値、 PVnは今回の測定値、
PV、、は1周期前の測定値、pv、−2は2周期前の
測定値、ΔMVは出力変化量、3″’MV、は今回の操
作量、 KPは比例定数、9”lTsはサンプリング
周期、 Tは比例定数、Toは微分定数であり、(*
)はTAGが付加されるパラメータを示している。
G9発明の詳細
な説明したように本発明によれば、外部接続機器を無く
してCPUバスに接続される基板としてPID制御の各
種パラメータにTAGを付したことにより、構造が簡単
で安価となり、またパラメータの設定がCRTからの入
力で行なえ対話形式の入力ができて簡潔化する。
してCPUバスに接続される基板としてPID制御の各
種パラメータにTAGを付したことにより、構造が簡単
で安価となり、またパラメータの設定がCRTからの入
力で行なえ対話形式の入力ができて簡潔化する。
第1図ないし第5図は本発明方法実施例の説明のための
もので、第1図はハードウェアの構成図、第2図はソフ
トウェアの構成図、第3図はPID制御のフローチャー
ト、第4図はPID制御のブロック図、第5図はカスケ
ード接続のブロック図、第6図は従来のDDCを外部接
続したPID制紳0ハードウェアの構成図である。 図 中、 1はプロセス制御コンピュータ、 3はアナログ入力基板、 4はアナログ出力基板、 5はCRTタスク、 6は入出力処理タスク、 7はPID処理タスクである。
もので、第1図はハードウェアの構成図、第2図はソフ
トウェアの構成図、第3図はPID制御のフローチャー
ト、第4図はPID制御のブロック図、第5図はカスケ
ード接続のブロック図、第6図は従来のDDCを外部接
続したPID制紳0ハードウェアの構成図である。 図 中、 1はプロセス制御コンピュータ、 3はアナログ入力基板、 4はアナログ出力基板、 5はCRTタスク、 6は入出力処理タスク、 7はPID処理タスクである。
Claims (1)
- プロセス制御コンピュータのバスに接続されたアナログ
入出力基板を介して外部機器との間でアナログ入出力デ
ータの受授を行ない、目標値に上記アナログ入力データ
を加えて上記プロセス制御コンピュータにてPID制御
を行ない、同時にこのPID制御の各種パラメータには
TAGを付したことを特徴とするプロセス制御コンピュ
ータにおけるPID制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15873890A JPH0449401A (ja) | 1990-06-19 | 1990-06-19 | プロセス制御コンピュータにおけるpid制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15873890A JPH0449401A (ja) | 1990-06-19 | 1990-06-19 | プロセス制御コンピュータにおけるpid制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449401A true JPH0449401A (ja) | 1992-02-18 |
Family
ID=15678257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15873890A Pending JPH0449401A (ja) | 1990-06-19 | 1990-06-19 | プロセス制御コンピュータにおけるpid制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449401A (ja) |
-
1990
- 1990-06-19 JP JP15873890A patent/JPH0449401A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0242131A3 (en) | Graphical system for modelling a process and associated method | |
| JPH0449401A (ja) | プロセス制御コンピュータにおけるpid制御方法 | |
| JP3412667B2 (ja) | フィールドバスシステムのスケジューリング方法 | |
| Lapeto et al. | Synthesis of Control Systems with delay by the embedding theory on the basis of approximation of delay | |
| Jun et al. | A computer-aided design tool for robustness analysis and control-relevant identification of Horizon Predictive Control with application to a binary distillation column | |
| JP2752230B2 (ja) | 2自由度制御装置 | |
| JPH07118399B2 (ja) | 荷電粒子ビーム加速器の調整パラメータ表示設定装置 | |
| JPS61275905A (ja) | 多入力多出力系制御用制御装置 | |
| Moon | Parameter identification of processes with nonlinear actuators | |
| JPH01217522A (ja) | 演算処理装置 | |
| Pimenta et al. | Real-time dynamic simulation of non-linear MIMO systems | |
| Linkens et al. | Fast, self-organizing control for industrial processes | |
| Sandoz | An application of computer-aided control system design | |
| JPH0916208A (ja) | ファジィ制御用プログラマブルコントローラ | |
| JPH04155401A (ja) | ファジィ制御装置 | |
| JPH05224713A (ja) | プログラマブルコントローラの表示方法 | |
| Ohyama et al. | Exercise in Control Technique Using Simple Handmade Equipments | |
| JP2660603B2 (ja) | 制御プログラムのパラメータ設定方法 | |
| SU1005091A1 (ru) | Устройство дл воспроизведени функций | |
| JPH0217455A (ja) | ストレージ波形の出力表示方法 | |
| Ung | Sample optimization hybrid program | |
| JPS60149076A (ja) | プラント模擬装置 | |
| Bikfalvi et al. | Classic controller design | |
| JPH01217537A (ja) | シミュレーション方式 | |
| JP2002023837A (ja) | プラント制御監視装置 |