JPH0449779B2 - - Google Patents
Info
- Publication number
- JPH0449779B2 JPH0449779B2 JP22065285A JP22065285A JPH0449779B2 JP H0449779 B2 JPH0449779 B2 JP H0449779B2 JP 22065285 A JP22065285 A JP 22065285A JP 22065285 A JP22065285 A JP 22065285A JP H0449779 B2 JPH0449779 B2 JP H0449779B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- runner
- cavity
- cavity block
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体素子を樹脂によつて封止す
るために半導体封止装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor sealing device for sealing semiconductor elements with resin.
第2図は従来の半導体封止装置を示す要部斜視
図であり、図において、1は樹脂が流れるランナ
ー1c等が穿設されたランナーブロツク、1aは
ランナーブロツク1の位置決め用ノツクピン、1
bはランナーブロツク1を定盤4に取り付ける取
付ボルト、1cはランナーブロツク1に穿設され
たランナー、1dはランナーブロツク1に穿設さ
れた樹脂注入部、2は半導体素子(図示せず)を
樹脂封止するためのキヤビテイ2e等が穿設され
たキヤビテイブロツク、2aはキヤビテイブロツ
ク2の位置決め用ノツクピン、2bはキヤビテイ
ブロツク2を定盤4に取り付ける取付ボルト、2
cはキヤビテイブロツク2に穿設されたランナ
ー、2dはキヤビテイブロツク2に穿設されたゲ
ート、2eはキヤビテイブロツク2に穿設された
キヤビテイ、3はキヤビテイブロツク2の一側端
に取り付けられたエンドプレート、3aはエンド
プレート3をキヤビテイブロツク2に取り付ける
取付ボルト、4はランナーブロツク1、キヤビテ
イブロツク2およびその他の種々の部品(図示せ
ず)を取り付けている定盤である。
FIG. 2 is a perspective view of the main parts of a conventional semiconductor sealing device. In the figure, 1 is a runner block in which a runner 1c through which resin flows, etc., 1a is a dowel pin for positioning the runner block 1;
b is a mounting bolt that attaches the runner block 1 to the surface plate 4, 1c is a runner drilled in the runner block 1, 1d is a resin injection part bored in the runner block 1, and 2 is a semiconductor element (not shown). A cavity block in which a cavity 2e etc. for resin sealing is drilled, 2a is a knock pin for positioning the cavity block 2, 2b is a mounting bolt for attaching the cavity block 2 to the surface plate 4, 2
c is a runner bored in the cavity block 2, 2d is a gate bored in the cavity block 2, 2e is a cavity bored in the cavity block 2, and 3 is one end of the cavity block 2. The attached end plate, 3a is a mounting bolt that attaches the end plate 3 to the cavity block 2, and 4 is a surface plate to which the runner block 1, cavity block 2, and various other parts (not shown) are attached. .
なお、図示していないが、第2図に示した下型
に対向する同様の上型があり、上型と下型とが重
なり合つた状態で半導体素子の樹脂封止が行われ
る。 Although not shown, there is a similar upper mold opposite to the lower mold shown in FIG. 2, and the semiconductor element is resin-sealed with the upper mold and the lower mold overlapping each other.
次に動作について説明する。キヤビテイブロツ
ク2の上には、複数個の半導体素子が固着され配
線されたリードフレーム6(第3図参照)が装着
される。ランナーブロツク1の樹脂注入部1dよ
り注入された樹脂(注入機構は図示せず)がラン
ナー1c,2cを通りゲート2dを通過してキヤ
ビテイ2eに注入されて半導体素子が樹脂封止さ
れる。キヤビテイ2eに対向する上型側にもキヤ
ビテイがあり、両方のキヤビテイで封止が行われ
ることはいうまでもない。 Next, the operation will be explained. A lead frame 6 (see FIG. 3) on which a plurality of semiconductor elements are fixed and wired is mounted on the cavity block 2. A resin injected from the resin injection part 1d of the runner block 1 (the injection mechanism is not shown) passes through the runners 1c and 2c, passes through the gate 2d, and is injected into the cavity 2e, thereby sealing the semiconductor element with the resin. There is also a cavity on the upper mold side opposite to the cavity 2e, and it goes without saying that sealing is performed in both cavities.
なお、半導体封止装置は封止材料によつて決め
られた温度に加熱されて保温されている。 Note that the semiconductor encapsulation device is heated and kept at a temperature determined by the encapsulation material.
従来の半導体封止装置は以上のように構成され
ているので、キヤビテイブロツク2およびランナ
ーブロツク1と定盤4との熱膨張係数の相違なら
びにノツクピン穴の加工誤差等によりランナーブ
ロツク1とキヤビテイブロツク2との間に隙間が
発生し、この隙間に樹脂が入り込んで装着されて
いるリードフレーム6の端部に樹脂が付着すると
いう問題点があつた。
Since the conventional semiconductor encapsulation device is constructed as described above, the runner block 1 and the cavity may differ due to differences in thermal expansion coefficients between the cavity block 2 and the runner block 1 and the surface plate 4, as well as machining errors in the knock pin holes. A problem arises in that a gap is created between the lead frame 6 and the lead frame 2, and resin enters this gap and adheres to the end of the lead frame 6 to which it is attached.
すなわち、一般的に定盤4の方がランナーブロ
ツク1およびキヤビテイブロツク2よりも熱膨張
係数が大きい材料で形成されており、半導体封止
装置の作動時の加熱温度差および熱膨張差によつ
てランナーブロツク1とキヤビテイブロツク2と
の間に隙間が発生して、これがノツクピン穴の加
工誤差と相まつて、第3図に示すように、リード
フレーム6の符号Aで示す部分に樹脂が付着する
という不具合が発生していた。 In other words, the surface plate 4 is generally made of a material with a larger coefficient of thermal expansion than the runner block 1 and the cavity block 2, and due to the difference in heating temperature and thermal expansion during operation of the semiconductor encapsulation equipment. As a result, a gap is generated between the runner block 1 and the cavity block 2, and this, together with the machining error of the knock pin hole, causes resin to adhere to the part indicated by the symbol A of the lead frame 6, as shown in FIG. There was a problem that occurred.
この発明は上記のような問題点を解消するため
になされたもので、ランナーブロツクおよびキヤ
ビテイブロツクと定盤との間に温度差、熱膨張
差、加工誤差等があつてもリードフレームの端部
に樹脂が付着することがない半導体装置を得るこ
とを目的とする。 This invention was made to solve the above problems, and even if there is a temperature difference, thermal expansion difference, machining error, etc. between the runner block or cavity block and the surface plate, the edge of the lead frame can be fixed. An object of the present invention is to obtain a semiconductor device in which resin does not adhere to the parts.
この発明に係る半導体封止装置は、キヤビテイ
ブロツクの一側端にこれとランナーブロツクとの
間に位置するエンドプレートを取り付けたもので
ある。
The semiconductor sealing device according to the present invention has an end plate attached to one end of a cavity block and located between the cavity block and the runner block.
〔作用〕
この発明におけるキヤビテイブロツクのランナ
ーブロツク側端面にはエンドプレートが取付ボル
トで固着されているため、定盤とランナーブロツ
クおよびキヤビテイブロツクとの間に温度差、熱
膨張差、加工誤差等があつてもキヤビテイブロツ
クとエンドプレートとの間には隙間が発生するこ
とがなく、樹脂がキヤビテイブロツク外に流出し
てリードフレーム端に樹脂が付着することはな
い。[Function] Since the end plate is fixed to the runner block side end face of the cavity block in this invention with mounting bolts, there is no temperature difference, thermal expansion difference, or machining error between the surface plate and the runner block and the cavity block. Even if such a problem occurs, no gap will be generated between the cavity block and the end plate, and the resin will not flow out of the cavity block and adhere to the end of the lead frame.
以下、この発明の一実施例を図について説明す
る。第1図において、1ないし4は第2図に示し
た従来の半導体封止装置におけるものと同様のも
のである。5はエンドプレート3とは反対側にな
るようにランナーブロツク1とキヤビテイブロツ
ク2との間に取付ボルト(図示せず)によつて固
設されたエンドプレートである。このエンドプレ
ート5の上面部には、ランナーブロツク1のラン
ナー1cとキヤビテイブロツク2のランナー2c
とを接続するランナー5aが穿設されている。リ
ードフレーム(図示せず)は、エンドプレート
3,5間に装着される。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, numerals 1 to 4 are similar to those in the conventional semiconductor sealing device shown in FIG. Reference numeral 5 designates an end plate that is fixed between the runner block 1 and the cavity block 2 with mounting bolts (not shown) so as to be on the opposite side from the end plate 3. On the upper surface of this end plate 5 are a runner 1c of the runner block 1 and a runner 2c of the cavity block 2.
A runner 5a is provided to connect the two. A lead frame (not shown) is mounted between the end plates 3 and 5.
なお、第1図に示した下型と対向する同様の上
型があり上型と下型とが重なり合つた状態で封止
が行われることは、従来の半導体封止装置の場合
と同様である。 Note that there is a similar upper die facing the lower die shown in Fig. 1, and sealing is performed with the upper die and the lower die overlapping each other, as in the case of conventional semiconductor encapsulation equipment. be.
このように構成された本実施例の半導体封止装
置においては、キヤビテイブロツク2とエンドプ
レート5とは互いに取付ボルトで固着されてお
り、定盤4との温度差、熱膨張差、加工誤差等が
あつてもキヤビテイブロツク2とエンドプレート
5との間に隙間が発生せず、エンドプレート3と
5との間に装着されたリードフレームの端面部に
樹脂が流れ込んで付着することがない。 In the semiconductor encapsulation device of this embodiment configured as described above, the cavity block 2 and the end plate 5 are fixed to each other with mounting bolts, and there is no difference in temperature with the surface plate 4, difference in thermal expansion, and processing error. Even if there is a problem such as that, there will be no gap between the cavity block 2 and the end plate 5, and the resin will not flow into and adhere to the end face of the lead frame installed between the end plates 3 and 5. .
また、ランナーブロツク1側のランナー1cと
キヤビテイブロツク2側のランナー2cの幅寸法
が異つても、エンドプレート5のランナー5aの
出入口幅寸法を変えることにより対応できる。さ
らに、複数のキヤビテイブロツク2がそれに搭載
するリードフレームの長さの相違により異つた全
長を有するものであつても、ランナーブロツク1
との間にエンドプレート5の厚さをそれぞれ変え
ることにより、複数のリードフレームの中心位置
に合わせることができ、それらへの加圧中心を一
致させることができ、均一な加圧が可能となる。 Further, even if the width of the runner 1c on the runner block 1 side and the runner 2c on the cavity block 2 side are different in width, this can be accommodated by changing the width of the entrance/exit of the runner 5a of the end plate 5. Furthermore, even if a plurality of cavity blocks 2 have different overall lengths due to differences in the lengths of lead frames mounted thereon, the runner block 1
By changing the thickness of the end plate 5 between the lead frames, it is possible to match the center positions of multiple lead frames, and the center of pressure applied to them can be made to coincide, making it possible to apply uniform pressure. .
以上のように、この発明によればキヤビテイブ
ロツクの一側端にこれとランナーブロツクとの間
に位置するエンドプレートを取り付けるように構
成したので、ランナーブロツクおよびキヤビテイ
ブロツクと定盤との間に温度差、熱膨張差、加工
誤差等があつても、リードフレームの端部に樹脂
が付着することがなく、また、ランナーブロツク
とキヤビテイブロツクとのそれぞれのランナー寸
法差に対応できる半導体封止装置が得られる効果
がある。
As described above, according to the present invention, the end plate located between the cavity block and the runner block is attached to one end of the cavity block. Even if there are temperature differences, thermal expansion differences, processing errors, etc., the semiconductor packaging does not allow resin to adhere to the ends of the lead frame, and can accommodate the differences in runner dimensions between the runner block and cavity block. This has the effect of providing a stopping device.
第1図はこの発明の一実施例による半導体封止
装置を示す要部斜視図、第2図は従来の半導体封
止装置を示す要図斜視図、第3図は第2図の半導
体封止装置によつてリードフレームの端部に樹脂
が付着した様子を示す図である。
1はランナーブロツク、2はキヤビテイブロツ
ク、3および5はエンドプレート、4は定盤。な
お、図中、同一符号は同一または相当部分を示
す。
FIG. 1 is a perspective view of essential parts of a semiconductor encapsulation device according to an embodiment of the present invention, FIG. 2 is a perspective view of a conventional semiconductor encapsulation device, and FIG. 3 is a perspective view of the semiconductor encapsulation device of FIG. FIG. 3 is a diagram showing how resin is attached to the end of the lead frame by the device. 1 is a runner block, 2 is a cavity block, 3 and 5 are end plates, and 4 is a surface plate. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
穿設されたランナーブロツクと、半導体素子を樹
脂封止するためのキヤビテイ等が穿設されたキヤ
ビテイブロツクとがそれぞれ設けられた半導体封
止装置において、上記キヤビテイブロツクの一側
端にこれと上記ランナーブロツクとの間に位置す
るエンドプレートを取付けたことを特徴とする半
導体封止装置。 2 一個のランナーブロツクに対し複数のキヤビ
テイブロツクを設けたことを特徴とする特許請求
の範囲第1項記載の半導体封止装置。[Scope of Claims] 1. The upper mold and the lower mold are each provided with a runner block in which a runner or the like through which resin flows is bored, and a cavity block in which a cavity or the like for sealing a semiconductor element with resin is bored. 1. A semiconductor encapsulation device according to the present invention, wherein an end plate is attached to one end of the cavity block and located between the cavity block and the runner block. 2. The semiconductor encapsulation device according to claim 1, wherein a plurality of cavity blocks are provided for one runner block.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22065285A JPS6279634A (en) | 1985-10-03 | 1985-10-03 | Semiconductor sealing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22065285A JPS6279634A (en) | 1985-10-03 | 1985-10-03 | Semiconductor sealing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6279634A JPS6279634A (en) | 1987-04-13 |
| JPH0449779B2 true JPH0449779B2 (en) | 1992-08-12 |
Family
ID=16754323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22065285A Granted JPS6279634A (en) | 1985-10-03 | 1985-10-03 | Semiconductor sealing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6279634A (en) |
-
1985
- 1985-10-03 JP JP22065285A patent/JPS6279634A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6279634A (en) | 1987-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0069390B1 (en) | Lead frame for plastic encapsulated semiconductor device | |
| US5061164A (en) | Dowel-less mold chase for use in transfer molding | |
| JPH04147814A (en) | Mold for resin seal molding | |
| JP4417096B2 (en) | Resin sealing method and resin sealing device | |
| JPH0694135B2 (en) | Resin sealing device | |
| JPS6144649B2 (en) | ||
| US6596212B1 (en) | Method and apparatus for increasing thickness of molded body on semiconductor package | |
| JP2003109983A (en) | Resin sealing structure of packaged semiconductor package and manufacturing apparatus therefor | |
| JPS6279634A (en) | Semiconductor sealing device | |
| JP3499269B2 (en) | Cover frame and resin sealing method | |
| JPH06260519A (en) | Resin sealing die for semiconductor device | |
| JPS6279632A (en) | Resin sealing device | |
| JPH01217952A (en) | Lead frame for semiconductor device manufacturing | |
| JPS6058813A (en) | Mold | |
| JP2517927B2 (en) | Resin encapsulation equipment for semiconductor devices | |
| JPH08156014A (en) | Resin molding device and resin molding method | |
| JPH058677Y2 (en) | ||
| KR200272827Y1 (en) | Lead frame | |
| JPS63202945A (en) | Manufacture of resin sealed type semiconductor device | |
| JPS6297339A (en) | Resin sealing and molding type metal mold device of semiconductor device | |
| JP2570157B2 (en) | Mold for resin sealing | |
| JPH02278845A (en) | Film carrier and molding by using same and molding metal die | |
| JPH01258452A (en) | Resin-sealed semiconductor device | |
| KR0163872B1 (en) | Packing structure having bond wire error prevention blocking lead | |
| JP3112227B2 (en) | Method for manufacturing semiconductor device |