JPH0449781A - テレビジョン画像表示装置 - Google Patents
テレビジョン画像表示装置Info
- Publication number
- JPH0449781A JPH0449781A JP2158627A JP15862790A JPH0449781A JP H0449781 A JPH0449781 A JP H0449781A JP 2158627 A JP2158627 A JP 2158627A JP 15862790 A JP15862790 A JP 15862790A JP H0449781 A JPH0449781 A JP H0449781A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- quality control
- control signal
- image quality
- picture quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、自動画質調整手段を備えたテレビジョン画像
表示装置に関するものである。
表示装置に関するものである。
［発明の概要１
本発明のテレビジョン画像表示装置は、映像信号からサ
ンプリングしたデータに基づいて例えばｌフィールド単
位で画質制御信号を生成し、この画質制御信号を映像信
号処理回路部に供給して、自動的に画質調整を行なうこ
とができるようになされたテレビジョン画像表示装置に
おいて、この画質制御信号の生成に要する時間とほぼ同
時間の遅延時間を有する遅延手段を設け、映像信号をこ
の遅延手段を介して映像信号処理部に供給することによ
り、映像信号処理部に対して、画質制御信号と、その画
質制御信号による制御対象となる映像信号とが、ほぼ同
タイミングで入力されるようにしたものである。
ンプリングしたデータに基づいて例えばｌフィールド単
位で画質制御信号を生成し、この画質制御信号を映像信
号処理回路部に供給して、自動的に画質調整を行なうこ
とができるようになされたテレビジョン画像表示装置に
おいて、この画質制御信号の生成に要する時間とほぼ同
時間の遅延時間を有する遅延手段を設け、映像信号をこ
の遅延手段を介して映像信号処理部に供給することによ
り、映像信号処理部に対して、画質制御信号と、その画
質制御信号による制御対象となる映像信号とが、ほぼ同
タイミングで入力されるようにしたものである。
［従来の技術］
近年、常に最適な画像状態を得るために、例えば１フイ
一ルド単位毎に、輝度、色飽和度等を最適状態に自動調
整する機能を備えたテレビジョンモニタが開発されてい
る。これは、映像が明るい画像や暗い画像、カラフルな
画像やモノクロに近い画像等、刻々と変化しているとき
に、テレビジョンモニタにおいて輝度、色飽和度等のボ
リュームが常に一定に設定されていたのでは常に最適な
画像状態は得られないことになるからであり、このため
、映像信号を所定単位で分析し、その映像にあうように
輝度ボリューム等が調整されるものである。
一ルド単位毎に、輝度、色飽和度等を最適状態に自動調
整する機能を備えたテレビジョンモニタが開発されてい
る。これは、映像が明るい画像や暗い画像、カラフルな
画像やモノクロに近い画像等、刻々と変化しているとき
に、テレビジョンモニタにおいて輝度、色飽和度等のボ
リュームが常に一定に設定されていたのでは常に最適な
画像状態は得られないことになるからであり、このため
、映像信号を所定単位で分析し、その映像にあうように
輝度ボリューム等が調整されるものである。
例えば、第２図に示すように、ＴＶチューナ１、中間周
波増幅部２を介して供給された映像信号は、Ａ／Ｄ変換
器３及びマイクロコンピュータによる演算処理部４によ
って形成される画質制御信号生成手段に供給される。
波増幅部２を介して供給された映像信号は、Ａ／Ｄ変換
器３及びマイクロコンピュータによる演算処理部４によ
って形成される画質制御信号生成手段に供給される。
演算処理部４は例えば第３図にＳ ｐ ｒ〜Ｓ Ｐｎと
して示すように、ｌフィールド内のサンプリング点を設
定し、このサンプルタイミング信号をＡ／Ｄ変換器３に
供給する。Ａ／Ｄ変換器３ではサンプルタイミング信号
に基づいて、例えば輝度信号のＡ／Ｄ変換を行ない、演
算処理部４に対して、ｌフィールド毎にｎ個のデジタル
データ（輝度信号の電圧値データ）を出力する。演算処
理部４では、得られた１フイ一ルド分の輝度データを演
算し、演算結果（例えばその画面が明るい画面か暗い画
面か等の識別データ）に基づいて輝度増幅レベルの画像
制御信号Ｓ Ａｌを生成する。生成された画像制御信号
Ｓ Ａ Ｉは映像信号処理部５に供給され、輝度増幅レ
ベルが制御され、ＣＲＴ表示画面６に出力される。この
処理が例えば各フィールド毎で実行されるため、常に最
適な画質状態が得られることになる。
して示すように、ｌフィールド内のサンプリング点を設
定し、このサンプルタイミング信号をＡ／Ｄ変換器３に
供給する。Ａ／Ｄ変換器３ではサンプルタイミング信号
に基づいて、例えば輝度信号のＡ／Ｄ変換を行ない、演
算処理部４に対して、ｌフィールド毎にｎ個のデジタル
データ（輝度信号の電圧値データ）を出力する。演算処
理部４では、得られた１フイ一ルド分の輝度データを演
算し、演算結果（例えばその画面が明るい画面か暗い画
面か等の識別データ）に基づいて輝度増幅レベルの画像
制御信号Ｓ Ａｌを生成する。生成された画像制御信号
Ｓ Ａ Ｉは映像信号処理部５に供給され、輝度増幅レ
ベルが制御され、ＣＲＴ表示画面６に出力される。この
処理が例えば各フィールド毎で実行されるため、常に最
適な画質状態が得られることになる。
このような画質制御信号生成手段によれば、輝度調整だ
けでなく同様の構成で色飽和度、シャープネス調整等も
同時に行なうことが可能であり、モニタ画像の総合的な
画質の向トをはかることができる。
けでなく同様の構成で色飽和度、シャープネス調整等も
同時に行なうことが可能であり、モニタ画像の総合的な
画質の向トをはかることができる。
［発明が解決しようとする問題点］
しかしながら、このようなテレビジョン画像表示装置で
は、Ａ／Ｄ変換器３及び演算処理部４において自動画質
調整処理のための画質制御信号Ｓ Ａｌの生成処理に要
するロスタイムが生じる。例えば演算処理部４を４ビツ
トの１チツプマイコンで構成した場合で、あるフィール
ドＦｎのデータのサンプリングから画質制御信号５ＡＩ
ｌｎｌの出力まで０．１秒程度かかったとすると、映像
信号処理部５にその画質制御信号ＳＡ＋ｉｎ＋が入力さ
れる時点では、その画質制御信号Ｓ Ａｌ １１１１の
生成のためのサンプリング対象となったフィールドＦｎ
より６フイールド後のフィールドＦ ｌｎ＋８１の映像
信号が映像信号処理部５に入力されていることになる。
は、Ａ／Ｄ変換器３及び演算処理部４において自動画質
調整処理のための画質制御信号Ｓ Ａｌの生成処理に要
するロスタイムが生じる。例えば演算処理部４を４ビツ
トの１チツプマイコンで構成した場合で、あるフィール
ドＦｎのデータのサンプリングから画質制御信号５ＡＩ
ｌｎｌの出力まで０．１秒程度かかったとすると、映像
信号処理部５にその画質制御信号ＳＡ＋ｉｎ＋が入力さ
れる時点では、その画質制御信号Ｓ Ａｌ １１１１の
生成のためのサンプリング対象となったフィールドＦｎ
より６フイールド後のフィールドＦ ｌｎ＋８１の映像
信号が映像信号処理部５に入力されていることになる。
つまり、僅かな時間遅れであるが、その画質制御信号Ｓ
ａ＋ ｌｎｌ によって画質調整がされるべきフィー
ルドＦ、、の画質が調整されないことになる。
ａ＋ ｌｎｌ によって画質調整がされるべきフィー
ルドＦ、、の画質が調整されないことになる。
このため、画面が急に変化したときなど、−瞬不適当な
画質状態となってしまうことが生じるという問題がある
。
画質状態となってしまうことが生じるという問題がある
。
［問題点を解決するための手段］
本発明はこのような問題点にかんがみてなされたもので
、テレビジョン画像表示装置において、映像信号から所
定データをサンプリングし、サンプリングしたデータに
基づい画質制御信号を生成して映像信号処理回路部に供
給する画質制御信号生成手段と、この画質制御信号生成
手段における画質制御信号の生成のための所要時間とほ
ぼ同時間の遅延時間を有する遅延手段を設け、画質制御
信号生成手段においては供給された映像信号に基づいて
画質制御信号を生成するとともに、映像信号自体は遅延
手段を介して映像信号処理回路部に供給されるように構
成する。
、テレビジョン画像表示装置において、映像信号から所
定データをサンプリングし、サンプリングしたデータに
基づい画質制御信号を生成して映像信号処理回路部に供
給する画質制御信号生成手段と、この画質制御信号生成
手段における画質制御信号の生成のための所要時間とほ
ぼ同時間の遅延時間を有する遅延手段を設け、画質制御
信号生成手段においては供給された映像信号に基づいて
画質制御信号を生成するとともに、映像信号自体は遅延
手段を介して映像信号処理回路部に供給されるように構
成する。
［作用１
映像信号が遅延回路によって画質制御信号の生成のため
の所要時間とほぼ同時間の遅延時間を有して映像信号処
理回路部に入力されることによリ、映像信号とその映像
信号に係る画質制御信号の映像信号処理回路部における
入力タイミングを一致させることができる。
の所要時間とほぼ同時間の遅延時間を有して映像信号処
理回路部に入力されることによリ、映像信号とその映像
信号に係る画質制御信号の映像信号処理回路部における
入力タイミングを一致させることができる。
［実施例Ｊ
第１図は本発明の一実施例として画像メモリを利用して
遅延手段を構成した場合のブロック図を示すものである
。図中、第２図と同一符合は同一部分を示し、また電源
回路系、音声回路系は省略しである。
遅延手段を構成した場合のブロック図を示すものである
。図中、第２図と同一符合は同一部分を示し、また電源
回路系、音声回路系は省略しである。
一点鎖線で囲った１０は本実施例における遅延を段であ
り、供給された映像信号をデジタル信号に変換するＡ／
Ｄ変換器１１、デジタル映像データが記憶され所定タイ
ミングで読み出される画像メモリ１２、Ｄ／Ａ変換器１
３、及びＡ／Ｄ変換器１１とＤ／Ａ変換器１３に変換タ
イミングクロックを供給するとともに画像メモリ１２に
対して読出／書込制御信号、動作クロック、アドレス情
報を供給してその動作制御を行なう画像メモリコントロ
ーラ１４から構成される。画像メモリの記憶容量は、演
算処理部４における画質制御信号Ｓ Ａｌの生成のため
の所要時間に基づいて設定されるものであり、例えば画
質制御信号Ｓ Ａｌの生成に０．１秒を要する場合には
、少なくとも６フイ一ルド分の画像データの記憶容量を
備えるようにすることが好ましい。
り、供給された映像信号をデジタル信号に変換するＡ／
Ｄ変換器１１、デジタル映像データが記憶され所定タイ
ミングで読み出される画像メモリ１２、Ｄ／Ａ変換器１
３、及びＡ／Ｄ変換器１１とＤ／Ａ変換器１３に変換タ
イミングクロックを供給するとともに画像メモリ１２に
対して読出／書込制御信号、動作クロック、アドレス情
報を供給してその動作制御を行なう画像メモリコントロ
ーラ１４から構成される。画像メモリの記憶容量は、演
算処理部４における画質制御信号Ｓ Ａｌの生成のため
の所要時間に基づいて設定されるものであり、例えば画
質制御信号Ｓ Ａｌの生成に０．１秒を要する場合には
、少なくとも６フイ一ルド分の画像データの記憶容量を
備えるようにすることが好ましい。
１− Ｖヂューナｌ、中間周波増幅部２を介して供給さ
れた映像信号は、前記第２図の場合と同様にＡ／Ｄ変換
器３、演算処理部４に供給され、フィルド単位で所定の
演算処理が実行されて画質制御信号Ｓ Ａ Ｉが生成さ
れる。一方、Ａ／Ｄ変換器１１にも供給されて、デジタ
ルデータとして画像メモリ１２に記憶されることになる
。
れた映像信号は、前記第２図の場合と同様にＡ／Ｄ変換
器３、演算処理部４に供給され、フィルド単位で所定の
演算処理が実行されて画質制御信号Ｓ Ａ Ｉが生成さ
れる。一方、Ａ／Ｄ変換器１１にも供給されて、デジタ
ルデータとして画像メモリ１２に記憶されることになる
。
画像メモリ１２に記憶された映像データは画像メモリコ
ントローラ１４の制御により、生成された画質制ｆｉｔ
信号Ｓ Ａｌの出力タイミングと同期して画像メモリ１
２から読出されＤ／Ａ変換されて映像信号処理部５に入
力される。すなわち、画質制御信号Ｓ Ａｌの生成に０
．１秒要するばあいには、映像信号も０．１秒遅延され
る。
ントローラ１４の制御により、生成された画質制ｆｉｔ
信号Ｓ Ａｌの出力タイミングと同期して画像メモリ１
２から読出されＤ／Ａ変換されて映像信号処理部５に入
力される。すなわち、画質制御信号Ｓ Ａｌの生成に０
．１秒要するばあいには、映像信号も０．１秒遅延され
る。
映像信号処理部５においては、入力された映像信号に対
して、画質制御信号Ｓ Ａｌに基づいた所定の処理（例
えば画質制御Ｂ信号ＳＡＩによってレベル設定された輝
度増幅）を行なうとともにＲ，Ｇ。
して、画質制御信号Ｓ Ａｌに基づいた所定の処理（例
えば画質制御Ｂ信号ＳＡＩによってレベル設定された輝
度増幅）を行なうとともにＲ，Ｇ。
Ｉ３復調処理を行ない、Ｒ，Ｇ、Ｂ各復調信号をＣＲＴ
表示画面６に出力する。以上の動作が各フィールド単位
で実行されることにより、ＣＲＴ表示画面６で自動的に
画質調整のされた映像が表示される。
表示画面６に出力する。以上の動作が各フィールド単位
で実行されることにより、ＣＲＴ表示画面６で自動的に
画質調整のされた映像が表示される。
本実施例の場合は、映像信号が遅延手段１０によって画
質制御信号Ｓ ａｔの生成に要する時間だけ遅延される
ことにより、実際に画質制御信号ＳＡ １に基づいた処
理を、その画質制御信号Ｓ Ａｌによって制御対象とな
るべきフィードの映像信号に対して実行することができ
、画質制御信号Ｓ Ａ Ｉの生成のための時間遅れによ
って制御対象画面が不一致となることによる不都合は解
消される。
質制御信号Ｓ ａｔの生成に要する時間だけ遅延される
ことにより、実際に画質制御信号ＳＡ １に基づいた処
理を、その画質制御信号Ｓ Ａｌによって制御対象とな
るべきフィードの映像信号に対して実行することができ
、画質制御信号Ｓ Ａ Ｉの生成のための時間遅れによ
って制御対象画面が不一致となることによる不都合は解
消される。
ところで、この実施例のようにフィールド単位で自動画
質調整を行なう場合で、しかも画質制御信号ＳＡ ｌの
生成に０．１秒を要するときには、映像信号と画質制御
信号Ｓ Ａｌの映像信号処理部５への人力タイミングを
一致させるには、−ト記したように画像メモリ１２が少
な（とも６フイ一ルド分の記憶容量を備えることが必要
となるが 必ずしも入力タイミングを完全に一致させな
くても、ある程度の効果を得ることができる。例えば画
像メモリ１２の記′臆容量が３フイ一ルド分しかない場
合は、最大の遅延量を設定しても、０，０５秒の入力時
差が生じ、画質制御信号Ｓ Ａｌによって、その画質制
御信号Ｓ Ａｌを生成するためにデータザンブリンクを
行なったフィールドの３フイールド後のフィルドの画質
調整を行なってしまうことになるが、３フイ一ルド程度
のずれであれば、突然画面が変化したときでも視聴者に
違和感は生じない。
質調整を行なう場合で、しかも画質制御信号ＳＡ ｌの
生成に０．１秒を要するときには、映像信号と画質制御
信号Ｓ Ａｌの映像信号処理部５への人力タイミングを
一致させるには、−ト記したように画像メモリ１２が少
な（とも６フイ一ルド分の記憶容量を備えることが必要
となるが 必ずしも入力タイミングを完全に一致させな
くても、ある程度の効果を得ることができる。例えば画
像メモリ１２の記′臆容量が３フイ一ルド分しかない場
合は、最大の遅延量を設定しても、０，０５秒の入力時
差が生じ、画質制御信号Ｓ Ａｌによって、その画質制
御信号Ｓ Ａｌを生成するためにデータザンブリンクを
行なったフィールドの３フイールド後のフィルドの画質
調整を行なってしまうことになるが、３フイ一ルド程度
のずれであれば、突然画面が変化したときでも視聴者に
違和感は生じない。
従って、遅延手段ＩＯとしては必ずしも画質制御信号Ｓ
Ａｌの生成時間だけの遅延時間を有するようにする必
要はない。
Ａｌの生成時間だけの遅延時間を有するようにする必
要はない。
もちろん、例えば処理速度の速いマイクロコンビュ・−
夕を使用して画質制御信号Ｓ Ａｌの生成時間を短縮化
すれば、画像メモリ１２に必要な記憶容量を少なくする
ことができる。
夕を使用して画質制御信号Ｓ Ａｌの生成時間を短縮化
すれば、画像メモリ１２に必要な記憶容量を少なくする
ことができる。
なお、フィールド単位で動作する場合で説明したが、フ
レーム単位、数フイールド単位等で自動画質調整を行な
う場合も同様である。また１画像メモリ１２としては遅
延手段どして専用に設ける必要はなく、他の処理のため
の画像メモリを有する機器であれば、それを利用できる
ことはいうまでもない。また、遅延手段としても画像メ
モリを利用したものに限られるものではない。
レーム単位、数フイールド単位等で自動画質調整を行な
う場合も同様である。また１画像メモリ１２としては遅
延手段どして専用に設ける必要はなく、他の処理のため
の画像メモリを有する機器であれば、それを利用できる
ことはいうまでもない。また、遅延手段としても画像メ
モリを利用したものに限られるものではない。
［発明の効果］
以」−説明したように、本発明のテレビジョン画像表示
装置では画質制御信号の生成のための所要時間にあわせ
て、映像信号を遅延手段によって遅延させるようにした
ため、自動画質調整動作が、調整されるべき映像の出力
より遅れて実行されることによる不都合を解消すること
ができ、たとえ急激に映像が変化しても視聴者に違和感
を与えることをなくすことができるという効果がある。
装置では画質制御信号の生成のための所要時間にあわせ
て、映像信号を遅延手段によって遅延させるようにした
ため、自動画質調整動作が、調整されるべき映像の出力
より遅れて実行されることによる不都合を解消すること
ができ、たとえ急激に映像が変化しても視聴者に違和感
を与えることをなくすことができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来例を示すブロック図、 第３図は自動画質調整のためのサンプリング動作の説明
図である。 ３はＡ／Ｄ変換器、４は演算処理部、５は映像信号処理
部、１０は遅延手段、１１はＡ／Ｄ変換器、１２は画像
メモリ、１３はＤ／Ａ変換器を示す。
従来例を示すブロック図、 第３図は自動画質調整のためのサンプリング動作の説明
図である。 ３はＡ／Ｄ変換器、４は演算処理部、５は映像信号処理
部、１０は遅延手段、１１はＡ／Ｄ変換器、１２は画像
メモリ、１３はＤ／Ａ変換器を示す。
Claims (1)
- 【特許請求の範囲】 入力された映像信号から所定データをサンプリングし、
サンプリングしたデータに基づい画質制御信号を生成し
て映像信号処理回路部に供給する画質制御信号生成手段
と、 入力された映像信号に、前記画質制御信号生成手段にお
ける前記画質制御信号の生成のための所要時間とほぼ同
時間の遅延時間を与えて前記映像信号処理回路部に供給
する遅延手段を設け、映像信号と、その映像信号に基づ
いて前記画質制御信号生成手段で生成された画質制御信
号とが、ほぼ同タイミングで前記映像信号処理回路部に
入力されるように構成したことを特徴とするテレビジョ
ン画像表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2158627A JPH0449781A (ja) | 1990-06-19 | 1990-06-19 | テレビジョン画像表示装置 |
| KR1019910009702A KR100214782B1 (en) | 1990-06-19 | 1991-06-13 | Television image display device |
| DE69118445T DE69118445T2 (de) | 1990-06-19 | 1991-06-17 | Farbfernsehbildanzeigegerät |
| EP91305450A EP0462774B1 (en) | 1990-06-19 | 1991-06-17 | Color television image display apparatus |
| SG1996008151A SG64362A1 (en) | 1990-06-19 | 1991-06-17 | Color television image display apparatus |
| US08/012,627 US5323237A (en) | 1990-06-19 | 1993-02-02 | Timing compensator for video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2158627A JPH0449781A (ja) | 1990-06-19 | 1990-06-19 | テレビジョン画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449781A true JPH0449781A (ja) | 1992-02-19 |
Family
ID=15675843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2158627A Pending JPH0449781A (ja) | 1990-06-19 | 1990-06-19 | テレビジョン画像表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5323237A (ja) |
| EP (1) | EP0462774B1 (ja) |
| JP (1) | JPH0449781A (ja) |
| KR (1) | KR100214782B1 (ja) |
| DE (1) | DE69118445T2 (ja) |
| SG (1) | SG64362A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0140674B1 (ko) * | 1993-04-12 | 1998-06-15 | 모리시다 요이치 | 영상신호처리장치 및 처리방법 |
| JP3162908B2 (ja) * | 1994-06-24 | 2001-05-08 | 三洋電機株式会社 | 映像信号処理装置 |
| US6204889B1 (en) * | 1995-12-15 | 2001-03-20 | Canon Kabushiki Kaisha | Image information processing apparatus |
| CN100353221C (zh) * | 2004-12-13 | 2007-12-05 | 友达光电股份有限公司 | 自动色彩补偿控制装置及其方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3781701A (en) * | 1969-11-26 | 1973-12-25 | Motorola Inc | Signal processing circuit for a color television receiver |
| US4187519A (en) * | 1978-08-17 | 1980-02-05 | Rockwell International Corporation | System for expanding the video contrast of an image |
| JPS58146181A (ja) * | 1982-02-25 | 1983-08-31 | Nippon Hoso Kyokai <Nhk> | 映像音声相対時間差補償装置 |
| US4667237A (en) * | 1982-05-12 | 1987-05-19 | Canon Kabushiki Kaisha | Image signal processing device |
| JPS60187185A (ja) * | 1984-03-06 | 1985-09-24 | Victor Co Of Japan Ltd | 映像信号遅延回路 |
| US4670790A (en) * | 1984-03-24 | 1987-06-02 | Victor Company Of Japan, Ltd. | Television receiver provided with delay circuit |
| US4656501A (en) * | 1985-10-31 | 1987-04-07 | Rca Corporation | Image transition detector |
| EP0325427B1 (en) * | 1988-01-19 | 1994-12-14 | Matsushita Electric Industrial Co., Ltd. | Waveform improving apparatus |
| US5260774A (en) * | 1989-04-20 | 1993-11-09 | Canon Kabushiki Kaisha | White balance control for still image sensing apparatus |
-
1990
- 1990-06-19 JP JP2158627A patent/JPH0449781A/ja active Pending
-
1991
- 1991-06-13 KR KR1019910009702A patent/KR100214782B1/ko not_active Expired - Fee Related
- 1991-06-17 EP EP91305450A patent/EP0462774B1/en not_active Expired - Lifetime
- 1991-06-17 SG SG1996008151A patent/SG64362A1/en unknown
- 1991-06-17 DE DE69118445T patent/DE69118445T2/de not_active Expired - Fee Related
-
1993
- 1993-02-02 US US08/012,627 patent/US5323237A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0462774A2 (en) | 1991-12-27 |
| DE69118445T2 (de) | 1996-08-14 |
| DE69118445D1 (de) | 1996-05-09 |
| KR930001677A (ko) | 1993-01-16 |
| SG64362A1 (en) | 1999-04-27 |
| EP0462774B1 (en) | 1996-04-03 |
| KR100214782B1 (en) | 1999-08-02 |
| US5323237A (en) | 1994-06-21 |
| EP0462774A3 (en) | 1993-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3488313B2 (ja) | 映像信号処理装置および合成画面投影装置 | |
| TW351901B (en) | Signal swap apparatus for a television receiver having an HDTV main picture signal processor and an NTSC Pix-in-Pix signal processor | |
| MY110244A (en) | Wide screen television. | |
| US4868660A (en) | Circuit arrangement for unobjectionable switching between TV-channels as in a TV receiver | |
| KR910017838A (ko) | 텔레비전 화상의 에지 플리커를 감소시키는 방법 및 장치 | |
| JPH0477513B2 (ja) | ||
| KR0139947Y1 (ko) | 캠코더의 문자신호 표시장치 | |
| JPS6196833A (ja) | テレビ受像機 | |
| US5455634A (en) | Dark level restoring circuit for television receiver | |
| US5323237A (en) | Timing compensator for video signal processor | |
| KR0183819B1 (ko) | 모니터 겸용의 텔레비젼 수상기 | |
| US8049745B2 (en) | Display apparatus and control method thereof | |
| JP2606820B2 (ja) | 輪郭強調回路 | |
| KR200165111Y1 (ko) | Dvd-p를 내장한 디스플레이 모니터 | |
| KR0143052B1 (ko) | 전자뷰파인더를 갖는 비데오카메라 | |
| JP3137994B2 (ja) | 映像切換装置 | |
| KR100222868B1 (ko) | 칼라 텔레비젼의 프론트 포치 및 백 포치 기간 조정 회로 | |
| US7463306B1 (en) | Processing interlaced and pseudo interlaced signals | |
| JP3096588B2 (ja) | アナログ回路の制御装置 | |
| KR0162199B1 (ko) | 텔레비젼의 휘도보정장치 | |
| JP3190426B2 (ja) | 映像信号処理装置 | |
| JP2863366B2 (ja) | ブライト調整回路 | |
| JP2002311927A (ja) | 映像切替システム | |
| JPH09172572A (ja) | パラメータ設定回路 | |
| JPH05219403A (ja) | 同期変換装置 |