JPH0449807B2 - - Google Patents
Info
- Publication number
- JPH0449807B2 JPH0449807B2 JP58014177A JP1417783A JPH0449807B2 JP H0449807 B2 JPH0449807 B2 JP H0449807B2 JP 58014177 A JP58014177 A JP 58014177A JP 1417783 A JP1417783 A JP 1417783A JP H0449807 B2 JPH0449807 B2 JP H0449807B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は増幅器、特に回路を低電圧駆動する
際に用いて好適な増幅器に関する。
際に用いて好適な増幅器に関する。
背景技術とその問題点
斯の種増幅器として例えば第１図に示す様なも
のが従来提案されている。即ち、第１図におい
て、差動増幅回路を構成するトランジスタ１及び
２が設けられ、これらトランジスタ１及び２の各
エミツタが共通接続され、定電流源３を介して正
の電源端子＋Ｂに接続される。また、トランジス
タ１のコレクタがトランジスタ４のコレクタ−エ
ミツタ路を介して接地され、一方、トランジスタ
２のコレクタがトランジスタ４のベースに接続さ
れると共に、このトランジスタ４と共にカレント
ミラー回路を構成するダイオード５を介して接地
される。又、トランジスタ１及び２の各ベース
は、夫々これらとドーリントン接続構成とされる
トランジスタ６及び７の各エミツタに接続され
る。またトランジスタ６のベースが入力端子８に
接続されると共にコレクタが接地され、トランジ
スタ７のベースが入力端子９に接続されると共に
コレクタが接地される。そして、トランジスタ１
のコレクタ側より出力端子１０が取り出される。
のが従来提案されている。即ち、第１図におい
て、差動増幅回路を構成するトランジスタ１及び
２が設けられ、これらトランジスタ１及び２の各
エミツタが共通接続され、定電流源３を介して正
の電源端子＋Ｂに接続される。また、トランジス
タ１のコレクタがトランジスタ４のコレクタ−エ
ミツタ路を介して接地され、一方、トランジスタ
２のコレクタがトランジスタ４のベースに接続さ
れると共に、このトランジスタ４と共にカレント
ミラー回路を構成するダイオード５を介して接地
される。又、トランジスタ１及び２の各ベース
は、夫々これらとドーリントン接続構成とされる
トランジスタ６及び７の各エミツタに接続され
る。またトランジスタ６のベースが入力端子８に
接続されると共にコレクタが接地され、トランジ
スタ７のベースが入力端子９に接続されると共に
コレクタが接地される。そして、トランジスタ１
のコレクタ側より出力端子１０が取り出される。
いま、入力端子８及び９より入力された信号
は、夫々トランジスタ６及び７を介してトランジ
スタ１及び２に供給され、出力端子１０より差動
出力信号として取り出される。そして、一般に
NPN形のトランジスタのベース−エミツタ間電
圧は、PNP形トランジスタのベース−エミツタ
間電圧より大きいため、ダーリントン接続のトラ
ンジスタ６及び７がない場合には、通常IC回路
等ではNPN形のトランジスタのコレクタとベー
スを相互接続して構成されているダイオード５の
ベース−エミツタ間電圧によりトランジスタ２が
飽和状態となり、動作しなくなる。従つて、トラ
ンジスタ１及び２に対してトランジスタ６及び７
をダーリントン接続し、トランジスタ２のコレク
タ、エミツタ間電圧を確保し、入力信号が零でも
トランジスタ２が動作できる様にしている。つま
り、トランジスタ１のエミツタの電位は、入力端
子８および９が接地側に接続された時、トランジ
スタ６のベース−エミツタ間電圧にトランジスタ
１のベース−エミツタ間電圧を加算した値とな
り、トランジスタ２のコレクタ−エミツタ間電圧
として、上述のトランジスタ６及び１の各ベース
−エミツタ間電圧の和からダイオード５のベース
−エミツタ間電圧を差引いた値を確保し、トラン
ジスタ２が動作できる様にしている。
は、夫々トランジスタ６及び７を介してトランジ
スタ１及び２に供給され、出力端子１０より差動
出力信号として取り出される。そして、一般に
NPN形のトランジスタのベース−エミツタ間電
圧は、PNP形トランジスタのベース−エミツタ
間電圧より大きいため、ダーリントン接続のトラ
ンジスタ６及び７がない場合には、通常IC回路
等ではNPN形のトランジスタのコレクタとベー
スを相互接続して構成されているダイオード５の
ベース−エミツタ間電圧によりトランジスタ２が
飽和状態となり、動作しなくなる。従つて、トラ
ンジスタ１及び２に対してトランジスタ６及び７
をダーリントン接続し、トランジスタ２のコレク
タ、エミツタ間電圧を確保し、入力信号が零でも
トランジスタ２が動作できる様にしている。つま
り、トランジスタ１のエミツタの電位は、入力端
子８および９が接地側に接続された時、トランジ
スタ６のベース−エミツタ間電圧にトランジスタ
１のベース−エミツタ間電圧を加算した値とな
り、トランジスタ２のコレクタ−エミツタ間電圧
として、上述のトランジスタ６及び１の各ベース
−エミツタ間電圧の和からダイオード５のベース
−エミツタ間電圧を差引いた値を確保し、トラン
ジスタ２が動作できる様にしている。
ところが、第１図のごとき回路構成において、
その動作可能電圧に着目して見ると、その電圧は
入力信号が零の時においてもトランジスタ６及び
１の各ベース−エミツタ間電圧の和に定電流源３
における電圧を加算した値となる。例えば、今ト
ランジスタ６及び１の各ベース−エミツタ間電圧
を夫々0.6Vとし、定電流源３における電圧を
0.2Vとすると、1.4Vの動作可能電圧となる。従
つて、第１図の回路の場合、この1.4V以下の電
圧ではもはや動作不可能となる。
その動作可能電圧に着目して見ると、その電圧は
入力信号が零の時においてもトランジスタ６及び
１の各ベース−エミツタ間電圧の和に定電流源３
における電圧を加算した値となる。例えば、今ト
ランジスタ６及び１の各ベース−エミツタ間電圧
を夫々0.6Vとし、定電流源３における電圧を
0.2Vとすると、1.4Vの動作可能電圧となる。従
つて、第１図の回路の場合、この1.4V以下の電
圧ではもはや動作不可能となる。
発明の目的
この発明は斯る点に鑑み、従来に比し、低電圧
駆動が可能な増幅器を提供するものである。
駆動が可能な増幅器を提供するものである。
発明の概要
この発明では、電源の両端に電流源、電圧降下
素子及び第１の増幅素子を直列接続すると共に、
上記第１の増幅素子の制御電極に第２の増幅素子
の制御電極を接続し、この接続点を上記電流源及
び上記電圧降下素子の接続点に接続して上記第１
の増幅素子の主電極の電位を制御電極の電位より
も低く設定すると共に、上記第１及び第２の増幅
素子の主電極側より夫々入力端子及び出力端子を
取り出すことにより低電圧駆動が可能となる。
素子及び第１の増幅素子を直列接続すると共に、
上記第１の増幅素子の制御電極に第２の増幅素子
の制御電極を接続し、この接続点を上記電流源及
び上記電圧降下素子の接続点に接続して上記第１
の増幅素子の主電極の電位を制御電極の電位より
も低く設定すると共に、上記第１及び第２の増幅
素子の主電極側より夫々入力端子及び出力端子を
取り出すことにより低電圧駆動が可能となる。
実施例
以下、この発明の一実施例を第２図及び第３図
に基づいて詳しく説明する。
に基づいて詳しく説明する。
第２図はこの発明の第１実施例を示すもので、
同図において、差動増幅回路を構成するトランジ
スタ１１及び１２を設け、これらのトランジスタ
１１及び１２の各ベースを夫々入力端子１３及び
１４に接続すると共に、トランジスタ１１のコレ
クタを接地し、トランジスタ１２のコレクタをト
ランジスタ１５のコレクタ−エミツタ路を介して
接地する。又、トランジスタ１５のベースをこの
トランジスタ１５と共にカレントミラー回路を構
成するトランジスタ１６のベースに接続すると共
に、レベルシフト用の電圧降下素子例えば抵抗器
１７を介してトランジスタ１５のコレクタに接続
する。そして、トランジスタ１６のエミツタを接
地し、このトランジスタ１６のコレクタ側より出
力端子１８を取り出すようにする。又、定電流源
回路を構成するダイオード１９とトランジスタ２
０，２１及び２２を設け、ダイオード１９のアノ
ード側及びトランジスタ２０〜２２の各エミツタ
側を正の電源端子＋Ｂに接続し、ダイオード１９
のカソード側及びトランジスタ２０〜２２の各ベ
ース側を共通接続した後電流源２３を介して接地
する。また、トランジスタ２０のコレクタをトラ
ンジスタ１１及び１２の各エミツタの接続点に接
続し、トランジスタ２１のコレクタを抵抗器１７
及びトランジスタ１５，１６のベースの接続点に
接続し、トランジスタ２２のコレクタをトランジ
スタ１６のコレクタと出力端子１８の接続点に接
続する。
同図において、差動増幅回路を構成するトランジ
スタ１１及び１２を設け、これらのトランジスタ
１１及び１２の各ベースを夫々入力端子１３及び
１４に接続すると共に、トランジスタ１１のコレ
クタを接地し、トランジスタ１２のコレクタをト
ランジスタ１５のコレクタ−エミツタ路を介して
接地する。又、トランジスタ１５のベースをこの
トランジスタ１５と共にカレントミラー回路を構
成するトランジスタ１６のベースに接続すると共
に、レベルシフト用の電圧降下素子例えば抵抗器
１７を介してトランジスタ１５のコレクタに接続
する。そして、トランジスタ１６のエミツタを接
地し、このトランジスタ１６のコレクタ側より出
力端子１８を取り出すようにする。又、定電流源
回路を構成するダイオード１９とトランジスタ２
０，２１及び２２を設け、ダイオード１９のアノ
ード側及びトランジスタ２０〜２２の各エミツタ
側を正の電源端子＋Ｂに接続し、ダイオード１９
のカソード側及びトランジスタ２０〜２２の各ベ
ース側を共通接続した後電流源２３を介して接地
する。また、トランジスタ２０のコレクタをトラ
ンジスタ１１及び１２の各エミツタの接続点に接
続し、トランジスタ２１のコレクタを抵抗器１７
及びトランジスタ１５，１６のベースの接続点に
接続し、トランジスタ２２のコレクタをトランジ
スタ１６のコレクタと出力端子１８の接続点に接
続する。
今、定電流源用のトランジスタ２０〜２２を流
れる電流を夫々I1，I2及びI3とする。この状態に
おいて、入力端子１３及び１４間に差相入力信号
Vcが入力されると、この差相入力信号Vcはトラ
ンジスタ１１及び１２のベースに供給され、次式
で表わされるような信号となる。
れる電流を夫々I1，I2及びI3とする。この状態に
おいて、入力端子１３及び１４間に差相入力信号
Vcが入力されると、この差相入力信号Vcはトラ
ンジスタ１１及び１２のベースに供給され、次式
で表わされるような信号となる。
Vc＝VBE1−VBE2＝VTlni1／i2 ……(1)
ただし、上記(1)式において、VBE1、VBE2は夫々
トランジスタ１１，１２のベース−エミツタ間電
圧、VTは熱電圧（KT／ｑ）、i1、i2は夫々トランジ スタ１１，１２のコレクタ電流である。従つて、
この時トランジスタ１１及び１２の各コレクタ電
流i1、i2は夫々次式のごとく表わされる。
トランジスタ１１，１２のベース−エミツタ間電
圧、VTは熱電圧（KT／ｑ）、i1、i2は夫々トランジ スタ１１，１２のコレクタ電流である。従つて、
この時トランジスタ１１及び１２の各コレクタ電
流i1、i2は夫々次式のごとく表わされる。
i1＝exp（Vc／VT）／１＋exp（Vc／VT）I1 ……(2)
i2＝１／１＋exp（Vc／VT）I1 ……(3)
従つて、Vc＝０の時、exp（Vc／VT）＝１であるか
らトランジスタ１１及び１２のコレクタ電流i1、
i2は上記(2)及び(3)式より共に1/2I1となる。
i2は上記(2)及び(3)式より共に1/2I1となる。
そして電流i2はトランジスタ１５のコレクタ側
に流れる。又、このトランジスタ１５には定電流
源用のトランジスタ２１側より電流I2が流れ込ん
でおり、従つてトランジスタ１５には全体として i2＋I2＝１／１＋exp（Vc／VT）I1＋I2 の電流が流れる。この時トランジスタ１５のベー
ス−エミツタ間電圧VBE5は次式の如くなる。
に流れる。又、このトランジスタ１５には定電流
源用のトランジスタ２１側より電流I2が流れ込ん
でおり、従つてトランジスタ１５には全体として i2＋I2＝１／１＋exp（Vc／VT）I1＋I2 の電流が流れる。この時トランジスタ１５のベー
ス−エミツタ間電圧VBE5は次式の如くなる。
VBE5＝VTlni2＋I2／iS ……(4)
ただし、上記(4)式において、iSはトランジスタ
１５を流れる暗電流である。そしてこの電圧VBE5
がトランジスタ１５と共にカレントミラー回路を
構成しているトランジスタ１６のベース−エミツ
タ間に印加されるため、トランジスタ１６にもト
ランジスタ１５と略々同様の電流が流れることに
なる。そしてこのトランジスタ１６には定電流源
用のトランジスタ２２側より電流I3が流れ込んで
いるので、トランジスタ１６のコレクタ側に設け
られた出力端子１８には次式の如き出力電流iOUT
が取り出される。
１５を流れる暗電流である。そしてこの電圧VBE5
がトランジスタ１５と共にカレントミラー回路を
構成しているトランジスタ１６のベース−エミツ
タ間に印加されるため、トランジスタ１６にもト
ランジスタ１５と略々同様の電流が流れることに
なる。そしてこのトランジスタ１６には定電流源
用のトランジスタ２２側より電流I3が流れ込んで
いるので、トランジスタ１６のコレクタ側に設け
られた出力端子１８には次式の如き出力電流iOUT
が取り出される。
iOUT＝I3−｛１／１＋exp（Vc／VT）I1＋I2 ……(5)
そこで、この時定電流I1、I2及びI3の電流比を
I1：I2：I3＝１：１：1.5、すなわちI1＝I2＝I3／1.5 （これはI3＝２／１I1＋I2とも云える）となるように 設定し、I1＝I2＝I3／1.5＝I0とすれば、出力電流iOUT は上記(5)式より次式の如くなる。
I1：I2：I3＝１：１：1.5、すなわちI1＝I2＝I3／1.5 （これはI3＝２／１I1＋I2とも云える）となるように 設定し、I1＝I2＝I3／1.5＝I0とすれば、出力電流iOUT は上記(5)式より次式の如くなる。
iOUT＝1.5I0−｛１／１＋exp（Vc／VT）＋１｝I0＝｛0.
5−１／１＋exp（Vc／VT）……(6) 従つて、出力端子１８には、入力端子１３及び
１４に印加される差相入力信号が零（Vc＝０）
の時は出力電流も上記(6)式より零となつて何等出
力は得られないが、或る差相入力信号が入つてく
れば、それに相当した電流が増幅されて取り出さ
れ、所望の出力が得られることになる。
5−１／１＋exp（Vc／VT）……(6) 従つて、出力端子１８には、入力端子１３及び
１４に印加される差相入力信号が零（Vc＝０）
の時は出力電流も上記(6)式より零となつて何等出
力は得られないが、或る差相入力信号が入つてく
れば、それに相当した電流が増幅されて取り出さ
れ、所望の出力が得られることになる。
次に同相入力即ち入力端子１３と接地間又は入
力端子１４と接地間について考えて見ると、今入
力端子１３及び１４が共に接地されている場合、
トランジスタ１５のコレクタ−エミツタ間電圧
VCE5は次式の如くなる。
力端子１４と接地間について考えて見ると、今入
力端子１３及び１４が共に接地されている場合、
トランジスタ１５のコレクタ−エミツタ間電圧
VCE5は次式の如くなる。
VCE5＝VBE5−RI2 ……(7)
但し、上記(7)式において、Ｒは抵抗器１７の抵
抗値である。
抗値である。
また、この場合そのベースが接地されているト
ランジスタ１２のコレクタ−エミツタ間電圧VCE2
は次式の如くなる。
ランジスタ１２のコレクタ−エミツタ間電圧VCE2
は次式の如くなる。
VCE2＝VBE2−VCE5＝VBE−（VBE5−RI2） ……(8)
従つて、こゝでトランジスタ１２及び１５のコ
レクタ飽和電圧を夫々VCE2(S)、VCE5(S)とすれば、
VCE2＞VCE2(S)、VCE5＞VCE5(S)となるように抵抗器
１７の抵抗値Ｒとトランジスタ２１を流れる電流
I2を設定すれば、この第２図の回路は、入力端子
１３，１４の同相入力端子が0Vでも動作可能と
なる。
レクタ飽和電圧を夫々VCE2(S)、VCE5(S)とすれば、
VCE2＞VCE2(S)、VCE5＞VCE5(S)となるように抵抗器
１７の抵抗値Ｒとトランジスタ２１を流れる電流
I2を設定すれば、この第２図の回路は、入力端子
１３，１４の同相入力端子が0Vでも動作可能と
なる。
また、この時の動作可能電圧（電源電圧）は、
トランジスタ１５のベース−エミツタ電圧とトラ
ンジスタ２１のコレクタ−エミツタ間電圧（電流
I2の動作最低電圧）、で略々決定され、例えば今
前者の電圧を0.6V、後者の電圧を0.2Vとすれば、
0.8Vとなり、第１図の回路に比し、0.6Vの低電
圧化が可能となる。
トランジスタ１５のベース−エミツタ電圧とトラ
ンジスタ２１のコレクタ−エミツタ間電圧（電流
I2の動作最低電圧）、で略々決定され、例えば今
前者の電圧を0.6V、後者の電圧を0.2Vとすれば、
0.8Vとなり、第１図の回路に比し、0.6Vの低電
圧化が可能となる。
このように本実施例では、カレントミラー回路
を構成するトランジスタ１５及び１６の電流比を
１：1.5に設定すると共にダイオード接続構成と
されるトランジスタ１５のコレクタ−ベース間に
抵抗器１７を挿入し、この抵抗器１７の電圧降下
の値を適宜設定して、同相入力信号が零でも少な
くともトランジスタ１５が飽和しないようにした
ので、従来回路に比し、低い電圧で動作が可能と
なる。
を構成するトランジスタ１５及び１６の電流比を
１：1.5に設定すると共にダイオード接続構成と
されるトランジスタ１５のコレクタ−ベース間に
抵抗器１７を挿入し、この抵抗器１７の電圧降下
の値を適宜設定して、同相入力信号が零でも少な
くともトランジスタ１５が飽和しないようにした
ので、従来回路に比し、低い電圧で動作が可能と
なる。
なお、上述した第２図の回路において、定電流
I1、I2、I3の関係をI1＝I2＝I3とし、トランジスタ
１５のエミツタ面積とトランジスタ１１のエミツ
タ面積比を３：２としても、同様の結果を得るこ
とができる。
I1、I2、I3の関係をI1＝I2＝I3とし、トランジスタ
１５のエミツタ面積とトランジスタ１１のエミツ
タ面積比を３：２としても、同様の結果を得るこ
とができる。
第３図はこの発明の第２実施例を示すもので、
同図において、第２図と対応する部分には同一符
号を付し、その説明は省略する。
同図において、第２図と対応する部分には同一符
号を付し、その説明は省略する。
上述した第１実施例が差動増幅回路を構成する
トランジスタ１１及び１２のうち、一方のトラン
ジスタ例えばトランジスタ１２のコレクタより出
力を取り出し、他方のトランジスタ１１のコレク
タを直接接地したのに対し、本実施例では両方の
トランジスタ１１及び１２より出力を取り出そう
とするものである。
トランジスタ１１及び１２のうち、一方のトラン
ジスタ例えばトランジスタ１２のコレクタより出
力を取り出し、他方のトランジスタ１１のコレク
タを直接接地したのに対し、本実施例では両方の
トランジスタ１１及び１２より出力を取り出そう
とするものである。
そこで、トランジスタ１１の出力側にカレント
ミラー回路を構成するトランジスタ３１及び３２
を設け、トランジスタ３１のコレクタをトランジ
スタ１１のコレクタに接続すると共にエミツタを
接地し、ベースをトランジスタ３２のベースと相
互接続する。また、トランジスタ３１のコレクタ
をレベルシフト用の電圧降下素子例えば抵抗器３
３及び定電流源用としてのトランジスタ３４のコ
レクタ−エミツタ路を介して正の電源端子＋Ｂに
接続し、抵抗器３３とトランジスタ３４のコレク
タの接続点をトランジスタ３１及び３２のベース
に接続する。
ミラー回路を構成するトランジスタ３１及び３２
を設け、トランジスタ３１のコレクタをトランジ
スタ１１のコレクタに接続すると共にエミツタを
接地し、ベースをトランジスタ３２のベースと相
互接続する。また、トランジスタ３１のコレクタ
をレベルシフト用の電圧降下素子例えば抵抗器３
３及び定電流源用としてのトランジスタ３４のコ
レクタ−エミツタ路を介して正の電源端子＋Ｂに
接続し、抵抗器３３とトランジスタ３４のコレク
タの接続点をトランジスタ３１及び３２のベース
に接続する。
また、トランジスタ３２のエミツタを接地し、
コレクタをダイオード３５のカソード−アノード
を介して正の電源端子＋Ｂに接続し、トランジス
タ３２のコレクタとダイオード３５のカソードの
接続点をトランジスタ２２のベースに接続する。
そして、トランジスタ３４のベースはトランジス
タ２０及び２１のベースと共にダイオード１９の
カソード及び定電流源２３の接続点に接続する。
その他は、第２図の回路構成と同様である。な
お、この際の電流設定は、トランジスタ３４，２
１を流れる電流比を１：１とし、トランジスタ２
０を流れる電流は任意でよい。
コレクタをダイオード３５のカソード−アノード
を介して正の電源端子＋Ｂに接続し、トランジス
タ３２のコレクタとダイオード３５のカソードの
接続点をトランジスタ２２のベースに接続する。
そして、トランジスタ３４のベースはトランジス
タ２０及び２１のベースと共にダイオード１９の
カソード及び定電流源２３の接続点に接続する。
その他は、第２図の回路構成と同様である。な
お、この際の電流設定は、トランジスタ３４，２
１を流れる電流比を１：１とし、トランジスタ２
０を流れる電流は任意でよい。
この回路において、カレントミラー回路を構成
するトランジスタ３１及び３２の動作は、上述し
た同様のカレントミラー回路を構成するトランジ
スタ１５及び１６の動作と同様であり、トランジ
スタ３１及び１１が飽和しないように、抵抗器３
３の抵抗値とトランジスタ３４を流れる電流を設
定することにより、同相入力信号が零でも動作
し、しかも従来回路に比し、低い電圧での動作が
可能となる。
するトランジスタ３１及び３２の動作は、上述し
た同様のカレントミラー回路を構成するトランジ
スタ１５及び１６の動作と同様であり、トランジ
スタ３１及び１１が飽和しないように、抵抗器３
３の抵抗値とトランジスタ３４を流れる電流を設
定することにより、同相入力信号が零でも動作
し、しかも従来回路に比し、低い電圧での動作が
可能となる。
このように、本実施例でも上述の第１実施例と
略々同様の作用効果が得られると共に、更に本実
施例では、定電流源としてのトランジスタ２０の
電流の設定が任意でよいので、それだけ電流設定
の規制が緩和され、設計に自由度をもたせること
ができる。
略々同様の作用効果が得られると共に、更に本実
施例では、定電流源としてのトランジスタ２０の
電流の設定が任意でよいので、それだけ電流設定
の規制が緩和され、設計に自由度をもたせること
ができる。
なお、上述の各実施例において、電圧降下素子
として抵抗器の代りにシヨツトキバリアダイオー
ドの如き半導体素子を用いてもよい。
として抵抗器の代りにシヨツトキバリアダイオー
ドの如き半導体素子を用いてもよい。
発明の効果
上述の如くこの発明によれば、カレントミラー
回路を構成する一対のトランジスタの一方のトラ
ンジスタのコレクタ−エミツタ間にレベルシフト
用の電圧降下素子を挿入すると共にこのトランジ
スタのコレクタに入力信号を供給し、他方のトラ
ンジスタのコレクタより出力信号を取り出すよう
にしたので、従来回路に比し低い電圧での動作が
可能となり、ポータブル機器等に用いて極めて有
用である。
回路を構成する一対のトランジスタの一方のトラ
ンジスタのコレクタ−エミツタ間にレベルシフト
用の電圧降下素子を挿入すると共にこのトランジ
スタのコレクタに入力信号を供給し、他方のトラ
ンジスタのコレクタより出力信号を取り出すよう
にしたので、従来回路に比し低い電圧での動作が
可能となり、ポータブル機器等に用いて極めて有
用である。
第１図は従来回路を一例を示す接続図、第２図
はこの発明の一実施例を示す接続図、第３図はこ
の発明の他の実施例を示す接続図である。 １１，１２，１５，１６，２０，２１，２２，
３１，３２，３４はトランジスタ、１９，３５は
ダイオード、１７，３３は抵抗器である。
はこの発明の一実施例を示す接続図、第３図はこ
の発明の他の実施例を示す接続図である。 １１，１２，１５，１６，２０，２１，２２，
３１，３２，３４はトランジスタ、１９，３５は
ダイオード、１７，３３は抵抗器である。
Claims (1)
- １ 電源の両端に電流源、電圧降下素子及び第１
の増幅素子を直列接続すると共に、上記第１の増
幅素子の制御電極に第２の増幅素子の制御電極を
接続し、この接続点を上記電流源及び上記電圧降
下素子の接続点に接続して上記第１の増幅素子の
主電極の電位を制御電極の電位よりも低く設定す
ると共に、上記第１及び第２の増幅素子の主電極
側より夫々入力端子及び出力端子を取り出すよう
にしたことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014177A JPS59140707A (ja) | 1983-01-31 | 1983-01-31 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58014177A JPS59140707A (ja) | 1983-01-31 | 1983-01-31 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59140707A JPS59140707A (ja) | 1984-08-13 |
| JPH0449807B2 true JPH0449807B2 (ja) | 1992-08-12 |
Family
ID=11853857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58014177A Granted JPS59140707A (ja) | 1983-01-31 | 1983-01-31 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59140707A (ja) |
-
1983
- 1983-01-31 JP JP58014177A patent/JPS59140707A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59140707A (ja) | 1984-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| EP0155039B1 (en) | Current-source arrangement | |
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0225561B2 (ja) | ||
| US4553107A (en) | Current mirror circuit having stabilized output current | |
| JPH0257372B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPH0321927B2 (ja) | ||
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0449807B2 (ja) | ||
| JPS6123689B2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPS6357808B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0519844B2 (ja) | ||
| JPH0330888B2 (ja) | ||
| JPH0212049B2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPH0680997B2 (ja) | 掛算回路 | |
| JPH07112137B2 (ja) | ベース電流補償回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| KR840001120B1 (ko) | 증폭기 | |
| JPH0342725B2 (ja) |