JPH0449830B2 - - Google Patents
Info
- Publication number
- JPH0449830B2 JPH0449830B2 JP58027299A JP2729983A JPH0449830B2 JP H0449830 B2 JPH0449830 B2 JP H0449830B2 JP 58027299 A JP58027299 A JP 58027299A JP 2729983 A JP2729983 A JP 2729983A JP H0449830 B2 JPH0449830 B2 JP H0449830B2
- Authority
- JP
- Japan
- Prior art keywords
- shading correction
- circuit
- reading
- signal
- shading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/401—Compensating positionally unequal response of the pick-up or reproducing head
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は、電子フアイル、フアクシミリ等にお
ける画像信号のシエーデイング補正を行なうシエ
ーデイング補正装置に関する。
ける画像信号のシエーデイング補正を行なうシエ
ーデイング補正装置に関する。
従来技術
近年、原稿をCCD等の固体撮像素子を使用し
て読み取り、読み取つたアナログ電気信号をさら
にデジタル信号に変換し様々なデシタル処理を施
し、光学デイスクや磁気デイスク等に記憶せしめ
たり、プリンタで像形成したり、また、遠隔地に
送信したりすることが多くなつている。デジタル
技術の進歩により、蛍光灯の発光むら、光学系の
光度分布のむら、CCDの感度むら等に起因する
シエーデイングをデジタル信号に対して補正する
ことが行なわれるようになつている。こうしたデ
ジタル信号によるシエーデイング補正回路は一旦
白色基準板等を読取ることによつて得た補正値を
RAMに記憶し、原稿読取によつて得た被補正デ
ジタル信号の入力と同時にこれを読み出し演算回
路に入力して演算処理するものが大半である。
て読み取り、読み取つたアナログ電気信号をさら
にデジタル信号に変換し様々なデシタル処理を施
し、光学デイスクや磁気デイスク等に記憶せしめ
たり、プリンタで像形成したり、また、遠隔地に
送信したりすることが多くなつている。デジタル
技術の進歩により、蛍光灯の発光むら、光学系の
光度分布のむら、CCDの感度むら等に起因する
シエーデイングをデジタル信号に対して補正する
ことが行なわれるようになつている。こうしたデ
ジタル信号によるシエーデイング補正回路は一旦
白色基準板等を読取ることによつて得た補正値を
RAMに記憶し、原稿読取によつて得た被補正デ
ジタル信号の入力と同時にこれを読み出し演算回
路に入力して演算処理するものが大半である。
然し、技術の進歩により処理する被補正デジタ
ル信号の周波数が高くなり、これにともない動作
速度の高速化が要求されるようになり、また、補
正処理内容の高度化により、特に演算回路が複雑
になり生産コストが高くなるという欠点が出て来
ている。
ル信号の周波数が高くなり、これにともない動作
速度の高速化が要求されるようになり、また、補
正処理内容の高度化により、特に演算回路が複雑
になり生産コストが高くなるという欠点が出て来
ている。
目 的
本発明は、上記の欠点を解消し、複雑な補正処
理にも柔軟に対応可能なシエーデイング補正装置
を提供することを目的とし、詳しくは入射光に応
じた読取信号を出力する読取手段と、基準濃度の
シエーデイング補正用の補正部材と、前記読取手
段で前記補正部材を読取つて得た補正信号を記憶
する第１の記憶手段と、複数通りのシエーデイン
グ補正済データが予め格納され前記読取手段で原
稿を読取つて得た画像信号と前記第１の記憶手段
に記憶されている補正信号とをアドレスとして前
記複数通りのシエーデイング補正済データのいず
れか一方の出力する第２の記憶手段との有するシ
エーデイング補正装置を提供するものである。
理にも柔軟に対応可能なシエーデイング補正装置
を提供することを目的とし、詳しくは入射光に応
じた読取信号を出力する読取手段と、基準濃度の
シエーデイング補正用の補正部材と、前記読取手
段で前記補正部材を読取つて得た補正信号を記憶
する第１の記憶手段と、複数通りのシエーデイン
グ補正済データが予め格納され前記読取手段で原
稿を読取つて得た画像信号と前記第１の記憶手段
に記憶されている補正信号とをアドレスとして前
記複数通りのシエーデイング補正済データのいず
れか一方の出力する第２の記憶手段との有するシ
エーデイング補正装置を提供するものである。
実施例
以下、実施例をもとに本発明の詳細な説明を行
なう。
なう。
第１図は、本発明を適用可能な原稿読み取り装
置の筒略化した構成図である。
置の筒略化した構成図である。
原稿台９上に読取面を下向きに置かれた原稿を
蛍光灯２で照明し、反射ミラー３，５、光学レン
ズ６を介してCCD７上に原稿像を結像する。蛍
光灯２、反射ミラー３，５は不図示の光学系モー
タによりガイド・レール８に沿つて移動し原稿台
９上の原稿を走査する。CCD７では、原稿から
の反射光の強弱を所定画素単位の電気信号に変換
して、原稿画像を読取る。本実施例においては、
蛍光灯２の発光むら、反射ミラー３，５の汚れ等
による濃度むら、光学レンズ７の光度分布のむら
等に起因するシエーデイングを除去する。本実施
例においては、原稿載置領域外に設けたシエーデ
イング補正板１を上記原稿走査に先だつて読み取
り、しかる後原稿走査を行ないシエーデイング補
正を行なうものである。シエーデイング補正板１
は上記シエーデイングの測定基準となる板で全面
を例えば白く均一に塗つたものである。
蛍光灯２で照明し、反射ミラー３，５、光学レン
ズ６を介してCCD７上に原稿像を結像する。蛍
光灯２、反射ミラー３，５は不図示の光学系モー
タによりガイド・レール８に沿つて移動し原稿台
９上の原稿を走査する。CCD７では、原稿から
の反射光の強弱を所定画素単位の電気信号に変換
して、原稿画像を読取る。本実施例においては、
蛍光灯２の発光むら、反射ミラー３，５の汚れ等
による濃度むら、光学レンズ７の光度分布のむら
等に起因するシエーデイングを除去する。本実施
例においては、原稿載置領域外に設けたシエーデ
イング補正板１を上記原稿走査に先だつて読み取
り、しかる後原稿走査を行ないシエーデイング補
正を行なうものである。シエーデイング補正板１
は上記シエーデイングの測定基準となる板で全面
を例えば白く均一に塗つたものである。
第２図は、本発明を実施したシエーデイング補
正を行なうための電気回路の概略構成を示す構成
図である。
正を行なうための電気回路の概略構成を示す構成
図である。
CCD７で電気信号に変換された原稿像は増幅
回路１０で増幅されＡ／Ｄ変換回路１１でアナロ
グ信号からデジタル信号に変換される。変換され
た信号は、シエーデイング補正回路１２に入力さ
れシエーデイング補正をされ、後段の処理回路に
送られる。さらに詳細な本発明によるシエーデイ
ング補正回路１２の説明を第３図、第４図を使用
して行なう。
回路１０で増幅されＡ／Ｄ変換回路１１でアナロ
グ信号からデジタル信号に変換される。変換され
た信号は、シエーデイング補正回路１２に入力さ
れシエーデイング補正をされ、後段の処理回路に
送られる。さらに詳細な本発明によるシエーデイ
ング補正回路１２の説明を第３図、第４図を使用
して行なう。
第３図は、本発明によるシエーデイング補正回
路の具体的な構成図である。
路の具体的な構成図である。
タイミング回路２０，２２，２９は、例えば
TI社のTTL74LS374のようなＤタイプ・フリツ
プ・フロツプ回路で、不図示の駆動クロツクに同
期して入力画像信号を保持しタイミングを整える
働きをする。ゲート回路２１は、例えばTI社の
TTL74LS244のように出力がハイ・インピーダ
ンスに制御可能なものを使用し、シエーデイング
補正板１を読み取つて得た信号（シエーデイング
補正値SR）をランダムアクセスメモリRAM２４
に書き込む時にＡ／Ｄ変換器１１からの画像信号
ISをRAM２４に送るために使用する。ゲート回
路２１の出力は原稿読取を行なつている時は、ハ
イ・インピーダンスにしておく。
TI社のTTL74LS374のようなＤタイプ・フリツ
プ・フロツプ回路で、不図示の駆動クロツクに同
期して入力画像信号を保持しタイミングを整える
働きをする。ゲート回路２１は、例えばTI社の
TTL74LS244のように出力がハイ・インピーダ
ンスに制御可能なものを使用し、シエーデイング
補正板１を読み取つて得た信号（シエーデイング
補正値SR）をランダムアクセスメモリRAM２４
に書き込む時にＡ／Ｄ変換器１１からの画像信号
ISをRAM２４に送るために使用する。ゲート回
路２１の出力は原稿読取を行なつている時は、ハ
イ・インピーダンスにしておく。
RAM２４は、シエーデイング補正値SRを記憶
し、原稿読取によつて得た被補正画像信号に同期
して記録したシエーデイング補正値SRを逐次読
み出し、タイミング回路２２を介してリードオン
リメモリROM２５に送りシエーデイング補正の
ための処理をROM２５で行なうために使用す
る。
し、原稿読取によつて得た被補正画像信号に同期
して記録したシエーデイング補正値SRを逐次読
み出し、タイミング回路２２を介してリードオン
リメモリROM２５に送りシエーデイング補正の
ための処理をROM２５で行なうために使用す
る。
RAM２４は、例えばインテル社のスタテイツ
クRAM2147等、ROM２５、例えばTI社のバイ
ポーラPROM、TBP28S86等が使用可能である。
クRAM2147等、ROM２５、例えばTI社のバイ
ポーラPROM、TBP28S86等が使用可能である。
発振回路２８は、シエーデイング補正回路１２
のタイミング信号を生成するために使用する。発
振回路２８は、また、Ａ／Ｄ変換器１１、CCD
７等のタイミング生成にも使用し、制御回路２７
で各種の制御信号CSを生成した各回路間の同期
をとる。
のタイミング信号を生成するために使用する。発
振回路２８は、また、Ａ／Ｄ変換器１１、CCD
７等のタイミング生成にも使用し、制御回路２７
で各種の制御信号CSを生成した各回路間の同期
をとる。
カウンタ回路２６は、発振回路２８の発振出力
（駆動クロツクCK）により動作する同期式カウン
タである。本実施例においては、同期信号SSに
より出力値が０にクリアされ、以後駆動クロツク
CKの立ち上がりエツジで１ずつインクリメント
されるアツプ・カウンタを使用しているが、勿
論、ダウン・カウンタでもかまわないことは言う
までもない。カウンタ回路２６は、例えばTI社
のTTL74LS161等が使用可能である。
（駆動クロツクCK）により動作する同期式カウン
タである。本実施例においては、同期信号SSに
より出力値が０にクリアされ、以後駆動クロツク
CKの立ち上がりエツジで１ずつインクリメント
されるアツプ・カウンタを使用しているが、勿
論、ダウン・カウンタでもかまわないことは言う
までもない。カウンタ回路２６は、例えばTI社
のTTL74LS161等が使用可能である。
切り換え回路２３は、RAM２４にシエーデイ
ング補正値SRを書き込むか、逆に、RAM２４か
らシエーデイング補正値SRを読み出すかの切り
換えゲート開閉信号GSによつて行なう回路であ
る。RAM２４にシエーデイング補正値SRを書き
込む時には、ゲート回路２１を開き、RAM２４
にはシエーデイング補正値SRの書き込みのため
のパルス信号PSを与える。RAM２４からシエー
デイング補正値SRを読み出す時には、ゲート回
路２１を閉じ、上記書き込むパルス信号PSを禁
止し、RAM２４からシエーデイング補正値SRを
読み出す。
ング補正値SRを書き込むか、逆に、RAM２４か
らシエーデイング補正値SRを読み出すかの切り
換えゲート開閉信号GSによつて行なう回路であ
る。RAM２４にシエーデイング補正値SRを書き
込む時には、ゲート回路２１を開き、RAM２４
にはシエーデイング補正値SRの書き込みのため
のパルス信号PSを与える。RAM２４からシエー
デイング補正値SRを読み出す時には、ゲート回
路２１を閉じ、上記書き込むパルス信号PSを禁
止し、RAM２４からシエーデイング補正値SRを
読み出す。
具体的な動作を第４図のタイミング・チヤート
を使用して説明する。
を使用して説明する。
第４図は、Ａ、Ｂ、Ｃの３つの部分に分かれて
おり、ＡとＢを組み合わせてRAM２４にシエー
デイング補正値SRを書き込むタイミングを示し、
ＡとＣを組み合わせてRAM２４からシエーデイ
ング補正値SRを読み出すタイミングを示す。
おり、ＡとＢを組み合わせてRAM２４にシエー
デイング補正値SRを書き込むタイミングを示し、
ＡとＣを組み合わせてRAM２４からシエーデイ
ング補正値SRを読み出すタイミングを示す。
はじめに、第４図のＡの部分の説明を行なう。
同期信号SSによりRAMアドレス信号RASは
値が０になり、駆動クロツクCKの立ち上りエツ
ジでRAMアドレス信号は１づつインクリメント
される。RAMアドレス信号RASのタイミング・
チヤート内の数字０〜ｎは、RAMアドレス信号
RASの値とタイミングの順番を示すものである。
その他のタイミング・チヤート内の数字は、単に
タイミングの順番を示すのみであることに注意さ
れたい。
値が０になり、駆動クロツクCKの立ち上りエツ
ジでRAMアドレス信号は１づつインクリメント
される。RAMアドレス信号RASのタイミング・
チヤート内の数字０〜ｎは、RAMアドレス信号
RASの値とタイミングの順番を示すものである。
その他のタイミング・チヤート内の数字は、単に
タイミングの順番を示すのみであることに注意さ
れたい。
不図示のコントローラが、CCD７と位置がシ
エーデイング補正板１の読取り位置にある時に切
り換え回路２３に『書き込み』の信号を送ること
によりRMA２４へのシエーデイング補正値SRの
書き込みが始まる。一方、シエーデイング補正処
理を行なつている時、すなわち、RAM２４から
シエーデイング補正値SRを読み出している時
（第４図のＡ、Ｃの組み合わせ）、コントローラは
『読み出し』の信号を切り換え回路２３に送るも
のとする。
エーデイング補正板１の読取り位置にある時に切
り換え回路２３に『書き込み』の信号を送ること
によりRMA２４へのシエーデイング補正値SRの
書き込みが始まる。一方、シエーデイング補正処
理を行なつている時、すなわち、RAM２４から
シエーデイング補正値SRを読み出している時
（第４図のＡ、Ｃの組み合わせ）、コントローラは
『読み出し』の信号を切り換え回路２３に送るも
のとする。
次に、第４図のＢの部分の説明を行なう。
切り換え回路２３に『書き込み』の信号を不図
示のコントローラから送ると、同期信号SSに同
期した制御信号CSによつて切り換え回路２３は
RAM２４に書き込みパルスを１周期分（同期信
号SSと発生から次の同期信号SSが発生する迄の
期間）送り出す。この時、CCD７の読み取り位
置はシエーデイング補正板１であり、RAM２４
にシエーデイング補正値SRが書き込まれること
になる。
示のコントローラから送ると、同期信号SSに同
期した制御信号CSによつて切り換え回路２３は
RAM２４に書き込みパルスを１周期分（同期信
号SSと発生から次の同期信号SSが発生する迄の
期間）送り出す。この時、CCD７の読み取り位
置はシエーデイング補正板１であり、RAM２４
にシエーデイング補正値SRが書き込まれること
になる。
次に、第４図のＣの部分の説明を行なう。
不図示のコントローラが『読み出し』の信号を
切り換え回路２３に送つている時、すなわちシエ
ーデイング補正処理を行なつている時のタイミン
グ・チヤートである。このとき、CCD７は原稿
台９に下向きに置かれた原稿を読み取つている。
切り換え回路２３に送つている時、すなわちシエ
ーデイング補正処理を行なつている時のタイミン
グ・チヤートである。このとき、CCD７は原稿
台９に下向きに置かれた原稿を読み取つている。
画像信号ISは、第４図のＣの部分に示すように
タイミング回路２０で１クロツク遅延される。
RAM２４からは、アドレス信号RASに対応した
シエーデイング補正値SRがRAM２４の遅延時間
後、図のように読み出される。このシエーデイン
グ補正値SRを、駆動クロツクCKに同期を取るた
めにタイミング回路２２で図のように遅延させ
る。タイミング回路２０、タイミング回路２２の
夫々出力IAS、SASは、ROM２５のアドレス信
号に接続され、あらかじめ記憶してある補正済デ
ータDSを読み出し、さらに、タイミング回路２
９でタイミングを整えて補正画像信号CDSとし
て出力される。
タイミング回路２０で１クロツク遅延される。
RAM２４からは、アドレス信号RASに対応した
シエーデイング補正値SRがRAM２４の遅延時間
後、図のように読み出される。このシエーデイン
グ補正値SRを、駆動クロツクCKに同期を取るた
めにタイミング回路２２で図のように遅延させ
る。タイミング回路２０、タイミング回路２２の
夫々出力IAS、SASは、ROM２５のアドレス信
号に接続され、あらかじめ記憶してある補正済デ
ータDSを読み出し、さらに、タイミング回路２
９でタイミングを整えて補正画像信号CDSとし
て出力される。
ROM２５には、画像信号ISの値とシエーデイ
ング補正値SRで決定されるアドレスに補正済デ
ータDSを記憶しておく。この補正済データは、
例えばシエーデイング補正値SRと画像信号ISの
値の組合せに対し最適な信号値となるような実験
結果を記憶しておけばよい。勿論従来から提案さ
れているシエーデイング補正処理に関する演算値
を記録しておいてもよい。
ング補正値SRで決定されるアドレスに補正済デ
ータDSを記憶しておく。この補正済データは、
例えばシエーデイング補正値SRと画像信号ISの
値の組合せに対し最適な信号値となるような実験
結果を記憶しておけばよい。勿論従来から提案さ
れているシエーデイング補正処理に関する演算値
を記録しておいてもよい。
具体的に、本実施例において、ROM２５に記
憶されるデータについて説明を行なう。
憶されるデータについて説明を行なう。
ROM２５は、TI社のバイポーラPROM、
TBP28S86を使用するものとする。TBP28S86
は、2K×８ビツトのバイポーラPROMであり、
アドレス信号線11本、データ信号線８本の構成で
ある。本実施例においては、ROM２５の11本の
アドレス線は画像信号ISに６ビツト、シエーデイ
ング補正値SRに４ビツト、残りの１ビツトが、
記憶された２種類の処理データを選択するために
使用される。この選択は、スイツチ、または、マ
イクロ・コンピユータ等によりマニユアルに又は
オートマチツクに行なえばよい。
TBP28S86を使用するものとする。TBP28S86
は、2K×８ビツトのバイポーラPROMであり、
アドレス信号線11本、データ信号線８本の構成で
ある。本実施例においては、ROM２５の11本の
アドレス線は画像信号ISに６ビツト、シエーデイ
ング補正値SRに４ビツト、残りの１ビツトが、
記憶された２種類の処理データを選択するために
使用される。この選択は、スイツチ、または、マ
イクロ・コンピユータ等によりマニユアルに又は
オートマチツクに行なえばよい。
また、本実施例においては、補正済データDS
は６ビツトなのでROM２５のデータ信号線の下
位６ビツトのみを使用している。
は６ビツトなのでROM２５のデータ信号線の下
位６ビツトのみを使用している。
第５図は、画像信号ISの値とシエーデイング補
正範囲を示す説明図である。
正範囲を示す説明図である。
画像信号の値3Fが黒、値00が白に対応する
（値は16進数）。本実施例においては、シエーデイ
ング補正板１を読取ることによつて得る白レベル
と出力が、第５図に示すシエーデイング補正範囲
に必ず入るものとしてシエーデイング補正処理す
る。これにより、ROM２５のアドレス線を画像
信号ISに６ビツト、シエーデイング補正値SRに
４ビツト割当てることができる。
（値は16進数）。本実施例においては、シエーデイ
ング補正板１を読取ることによつて得る白レベル
と出力が、第５図に示すシエーデイング補正範囲
に必ず入るものとしてシエーデイング補正処理す
る。これにより、ROM２５のアドレス線を画像
信号ISに６ビツト、シエーデイング補正値SRに
４ビツト割当てることができる。
シエーデイング補正値SRは、画像信号ISの下
位４ビツトのみを取り込み、上位２ビツトは０と
見なしている。シエーデイング補正値SRを画像
信号ISと同じく６ビツト取れば、シエーデイング
補正範囲は第５図の画像信号の値０〜3F全体に
及ぶ。しかしながら、この場合ROM２５のアド
レス信号線が２本余分に必要となり、ROM２５
の容量が増大するという不都合が生ずる。また、
現実のシエーデイング補正範囲はそのような広範
囲に及ばないので、本実施例の範囲で充分であ
り、コスト面においても有効である。
位４ビツトのみを取り込み、上位２ビツトは０と
見なしている。シエーデイング補正値SRを画像
信号ISと同じく６ビツト取れば、シエーデイング
補正範囲は第５図の画像信号の値０〜3F全体に
及ぶ。しかしながら、この場合ROM２５のアド
レス信号線が２本余分に必要となり、ROM２５
の容量が増大するという不都合が生ずる。また、
現実のシエーデイング補正範囲はそのような広範
囲に及ばないので、本実施例の範囲で充分であ
り、コスト面においても有効である。
さて、シエーデイング補正値は例えば次式によ
つてあたえられる。
つてあたえられる。
Ｚ＝INT｛63−（63−Ｘ）×63÷（63−Ｙ）｝ ……(1)
但し、Ｘ：画像信号（０〜63）
Ｙ：シエーデイング補正値（０〜15）
Ｚ：補正画像信号（０〜63）
この補正式、シエーデイング補正板１を読み取
つて得たシエーデイング補正値SRを、その画素
で得られる最つとも白いレベル値Ｗと考え、画像
信号IS（Ｗ〜63の値をとる）をこのシエーデイン
グ補正値SRをもとに乗算し０〜63の範囲の値に
変換する方法である。ただし、(1)式によれば、Ｘ
＜Ｙの時に、Ｚ＜０となるが、この時は、Ｚ＝０
にするものとする。
つて得たシエーデイング補正値SRを、その画素
で得られる最つとも白いレベル値Ｗと考え、画像
信号IS（Ｗ〜63の値をとる）をこのシエーデイン
グ補正値SRをもとに乗算し０〜63の範囲の値に
変換する方法である。ただし、(1)式によれば、Ｘ
＜Ｙの時に、Ｚ＜０となるが、この時は、Ｚ＝０
にするものとする。
第６図、第７図は、(1)式で得られる数値Ｚに更
なる補正を行なうための関数の例である。
なる補正を行なうための関数の例である。
各関数Fnは、
ｙ＝Fn（ｘ） ……(2)
で与えられる。
尚、第６図の直線ａで示す関数Faを導入した
場合が、(1)式で示すものとなる。第６図におい
て、曲線ｂ、ｃ、ｄ、ｅで示す関数Fb、Fc、
Fd、Feは、(1)式でシエーデイング補正された値
をさらに視覚上の特性や光源の特性を鑑みて補正
したもので、読み取つた原稿の再現性を向上させ
るために使用される。
場合が、(1)式で示すものとなる。第６図におい
て、曲線ｂ、ｃ、ｄ、ｅで示す関数Fb、Fc、
Fd、Feは、(1)式でシエーデイング補正された値
をさらに視覚上の特性や光源の特性を鑑みて補正
したもので、読み取つた原稿の再現性を向上させ
るために使用される。
第７図と折線ｆは二値化を考慮した関数Ffを
示す。この場合、出力値は、１、０の二値しか取
り得ないので、ROM２５の出力が複数ビツトあ
つても、あまり意味がなくなつてしまう。しか
し、ROM２５の各出力ビツト毎に関数Ffの変数
ｙの値が０から１に変化する点（二値化回路のス
ライス・レベルに相当）を違えて、そのうちの１
ビツトを選択することにより二値化の際のスライ
ス・レベル調整に相当する動作を行なうことが可
能となる。従つて、第３図示のシエーデイング補
正回路によれば、二値化回路の動作を合わせ持つ
ことも可能である。
示す。この場合、出力値は、１、０の二値しか取
り得ないので、ROM２５の出力が複数ビツトあ
つても、あまり意味がなくなつてしまう。しか
し、ROM２５の各出力ビツト毎に関数Ffの変数
ｙの値が０から１に変化する点（二値化回路のス
ライス・レベルに相当）を違えて、そのうちの１
ビツトを選択することにより二値化の際のスライ
ス・レベル調整に相当する動作を行なうことが可
能となる。従つて、第３図示のシエーデイング補
正回路によれば、二値化回路の動作を合わせ持つ
ことも可能である。
第７図の折線ｇは関数Fgを示し、これは、中
間レベルの信号のみを通過させることを目的とし
たものである。本実施例によれば、この様に一般
的に複雑な演算回路を必要とするこうした特殊な
関数に対してもROM２５の内容を変更すること
により、適合することができるので容易に使用状
態に適した対応が可能である。
間レベルの信号のみを通過させることを目的とし
たものである。本実施例によれば、この様に一般
的に複雑な演算回路を必要とするこうした特殊な
関数に対してもROM２５の内容を変更すること
により、適合することができるので容易に使用状
態に適した対応が可能である。
具体的なROM２５の内容を第８図に示す。
ROM２５のアドレスの最上位ビツトを演算方
式の選択信号入力Ｓ、その下位４ビツトをシエー
デイング補正値SRの入力Ｙ、さらに、その下位
６ビツトを補正する画像信号ISの入力Ｘとして使
用している。補正された画像信号の出力Ｚ
（ROM２５に記録されたデータ）は、ROM２５
のデータ出力８ビツトのうち下位６ビツトのみを
使用しており上位２ビツトは０とし、０〜63まで
の値をとる。ただし、第８図の数値は全て16進数
で書かれているので注意されたい。
式の選択信号入力Ｓ、その下位４ビツトをシエー
デイング補正値SRの入力Ｙ、さらに、その下位
６ビツトを補正する画像信号ISの入力Ｘとして使
用している。補正された画像信号の出力Ｚ
（ROM２５に記録されたデータ）は、ROM２５
のデータ出力８ビツトのうち下位６ビツトのみを
使用しており上位２ビツトは０とし、０〜63まで
の値をとる。ただし、第８図の数値は全て16進数
で書かれているので注意されたい。
第８図において、選択信号入力Ｓ＝０のときに
は、(1)式で示される数値が、Ｓ＝１のときには、
第６図の曲線ｂ又はｃで示す関数による数値の例
が書かれている。但し、Ｓ＝１のときの関数は、 Ｚ＝INT［63×｛63−(X-63)÷(63-Y)｝］……(3) で与えられる。
は、(1)式で示される数値が、Ｓ＝１のときには、
第６図の曲線ｂ又はｃで示す関数による数値の例
が書かれている。但し、Ｓ＝１のときの関数は、 Ｚ＝INT［63×｛63−(X-63)÷(63-Y)｝］……(3) で与えられる。
本実施例においては、画像信号をそのまま
RAM２４に記憶しているが、例えば、動作の安
定化のために画像信号を何回かサンプリングし
て、その平均値を記憶し、シエーデイング補正値
SRとして用いる等の処理をしてもよい。
RAM２４に記憶しているが、例えば、動作の安
定化のために画像信号を何回かサンプリングし
て、その平均値を記憶し、シエーデイング補正値
SRとして用いる等の処理をしてもよい。
以上説明のように、本発明によればROMを使
用することによりシエーデイング補正の演算をそ
の記憶内容の変更のみで行なえ、また、複雑な演
算方法に対してもいささかのコスト・アツプもな
しに安価に実現することが可能となつている。
用することによりシエーデイング補正の演算をそ
の記憶内容の変更のみで行なえ、また、複雑な演
算方法に対してもいささかのコスト・アツプもな
しに安価に実現することが可能となつている。
また、タイミング回路を各所に使用することに
よりRAMやROMにアクセス・タイムのばらつ
きのはばを持たせることが可能になり、動作の安
定化を実現している。
よりRAMやROMにアクセス・タイムのばらつ
きのはばを持たせることが可能になり、動作の安
定化を実現している。
また、本発明によれば、シエーデイング補正動
作に加えて、二値化回路の動作を合わせ持つこと
も可能であり、さらに、シエーデイング補正を全
てデジタル信号で行なう為に動作が高速で且つ安
定性の高い処理が可能になるという長所もある。
作に加えて、二値化回路の動作を合わせ持つこと
も可能であり、さらに、シエーデイング補正を全
てデジタル信号で行なう為に動作が高速で且つ安
定性の高い処理が可能になるという長所もある。
効 果
以上説明したように、本発明によると、読取手
段で原稿を読取つて得た画像信号と第１の記憶手
段に記憶されている補正部材を読取つて得た補正
信号とをアドレスとして複数通りのシエーデイン
グ補正済データのいずれか一方を第２の記憶手段
から出力するので、種々のシエーデイング特性や
所望の出力特性に適したシエーデイング補正を効
率良く実行可能となる。
段で原稿を読取つて得た画像信号と第１の記憶手
段に記憶されている補正部材を読取つて得た補正
信号とをアドレスとして複数通りのシエーデイン
グ補正済データのいずれか一方を第２の記憶手段
から出力するので、種々のシエーデイング特性や
所望の出力特性に適したシエーデイング補正を効
率良く実行可能となる。
第１図は本発明を適用した原稿読み取り装置の
簡略化した構成図、第２図は本発明によるシエー
デイング補正を行なうための電気回路の概略構成
を示すブロツク図、第３図は第２図示シエーデイ
ング補正回路の詳細なブロツク図、第４図は回路
動作を説明するためのタイミング・チヤート図、
第５図はシエーデイング補正の範囲を示す説明
図、第６図及び第７図は補正関数を示す説明図、
第８図は第３図のROM２５の記録内容を示す図
であり、１はシエーデイング補正板、７はCCD、
１２はシエーデイング補正回路、２４はRAM、
２５はROMである。
簡略化した構成図、第２図は本発明によるシエー
デイング補正を行なうための電気回路の概略構成
を示すブロツク図、第３図は第２図示シエーデイ
ング補正回路の詳細なブロツク図、第４図は回路
動作を説明するためのタイミング・チヤート図、
第５図はシエーデイング補正の範囲を示す説明
図、第６図及び第７図は補正関数を示す説明図、
第８図は第３図のROM２５の記録内容を示す図
であり、１はシエーデイング補正板、７はCCD、
１２はシエーデイング補正回路、２４はRAM、
２５はROMである。
Claims (1)
- １ 入射光に応じた読取信号を出力する読取手段
と、基準濃度のシエーデイング補正用の補正部材
と、前記読取手段で前記補正部材を読取つて得た
補正信号を記憶する第１の記憶手段と、複数通り
のシエーデイング補正済データが予め格納され前
記読取手段で原稿を読取つて得た画像信号と前記
第１の記憶手段に記憶されている補正信号とをア
ドレスとして前記複数通りのシエーデイング補正
済データのいずれか一方を出力する第２の記憶手
段とを有することを特徴とするシエーデイング補
正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58027299A JPS59153377A (ja) | 1983-02-21 | 1983-02-21 | シエ−デイング補正装置 |
| US07/024,925 US4814877A (en) | 1983-02-21 | 1987-03-12 | Image reading apparatus provided with correction for shadings in image data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58027299A JPS59153377A (ja) | 1983-02-21 | 1983-02-21 | シエ−デイング補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59153377A JPS59153377A (ja) | 1984-09-01 |
| JPH0449830B2 true JPH0449830B2 (ja) | 1992-08-12 |
Family
ID=12217208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58027299A Granted JPS59153377A (ja) | 1983-02-21 | 1983-02-21 | シエ−デイング補正装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4814877A (ja) |
| JP (1) | JPS59153377A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61121647A (ja) * | 1984-11-19 | 1986-06-09 | Canon Inc | 画像読取装置 |
| JP2605011B2 (ja) * | 1986-02-28 | 1997-04-30 | キヤノン株式会社 | カラー画像処理方法 |
| JPS62230263A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 画像信号処理回路 |
| JPH0722404B2 (ja) * | 1986-11-17 | 1995-03-08 | シャープ株式会社 | ビデオプリント装置 |
| JPH0720259B2 (ja) * | 1986-11-17 | 1995-03-06 | シャープ株式会社 | ビデオプリント装置 |
| JPH0223167U (ja) * | 1988-07-22 | 1990-02-15 | ||
| US4951159A (en) * | 1989-10-10 | 1990-08-21 | A.I.T. Corporation | Digital modulation technique |
| AU7335294A (en) * | 1993-07-16 | 1995-02-13 | Fullon Image, Inc. | Palm scanner having folded optics and a guide rail |
| EP0673149A1 (en) * | 1994-03-15 | 1995-09-20 | Bayer Corporation | Method and apparatus for correcting dark-signal non-uniformity of a photo-sensor |
| US7421145B2 (en) * | 2002-07-31 | 2008-09-02 | Transpacific Ip Ltd. | Image correction method, apparatus, article and image |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3800078A (en) * | 1972-12-18 | 1974-03-26 | Ibm | Digitally compensated scanning system |
| DE2714777C2 (de) * | 1977-04-02 | 1982-02-11 | Messerschmitt-Bölkow-Blohm GmbH, 8000 München | Schaltungsanordnung zur Korrektur jedes einzelnen Bildpunktsignales einer in eine digitale Form umgewandelten Signalfolge eines fotoelektrischen Bildwandlersystems |
| US4129853A (en) * | 1977-09-26 | 1978-12-12 | International Business Machines Corporation | Method and apparatus for producing compensated signals for individual light sensors arranged in a predetermined relation |
| US4212072A (en) * | 1978-03-07 | 1980-07-08 | Hughes Aircraft Company | Digital scan converter with programmable transfer function |
| JPS5738071A (en) * | 1980-08-19 | 1982-03-02 | Fuji Photo Film Co Ltd | Output compensation device |
| JPS57206171A (en) * | 1981-06-15 | 1982-12-17 | Ricoh Co Ltd | Shading compensating device |
| JPH112685A (ja) * | 1997-06-11 | 1999-01-06 | Oki Micro Design Miyazaki:Kk | リアルタイムクロック回路 |
-
1983
- 1983-02-21 JP JP58027299A patent/JPS59153377A/ja active Granted
-
1987
- 1987-03-12 US US07/024,925 patent/US4814877A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59153377A (ja) | 1984-09-01 |
| US4814877A (en) | 1989-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146351A (en) | Image reader | |
| JPH0449830B2 (ja) | ||
| JPS62172866A (ja) | 画像読取り装置 | |
| US5014332A (en) | Image reader | |
| US4601058A (en) | Image reader for facsimile apparatus or the like | |
| US4755813A (en) | Screening circuit for screening image pixels | |
| EP0158409A2 (en) | Improved threshold detector | |
| JP2586035B2 (ja) | 画像読み取り装置 | |
| JP2793093B2 (ja) | 画像読取装置 | |
| JP2586036B2 (ja) | 画像読み取り装置 | |
| JP2732566B2 (ja) | 画像読取装置 | |
| JPH0576224B2 (ja) | ||
| JPS6243265A (ja) | シエ−デイング補正回路 | |
| JP2541929B2 (ja) | 画像読取装置 | |
| JPS62172860A (ja) | 原稿読取装置 | |
| JP2539447Y2 (ja) | 画像処理装置 | |
| KR930010146B1 (ko) | 팩시밀리의 화상처리방법 | |
| JPS62279782A (ja) | 画像読取装置 | |
| JP2602247B2 (ja) | 画像読取装置 | |
| JPS6240875A (ja) | 画像読取装置 | |
| JPS62252265A (ja) | デ−タ選択テ−ブルについて改良した画像処理装置 | |
| JPS6374257A (ja) | 画像読取装置 | |
| JPH03296367A (ja) | 画像読取装置 | |
| JPS59207783A (ja) | シエ−デイング補正デ−タ作成方式 | |
| JPS60194873A (ja) | シエ−デイング補正装置 |