JPH0449883A - モータの速度制御装置 - Google Patents
モータの速度制御装置Info
- Publication number
- JPH0449883A JPH0449883A JP2160501A JP16050190A JPH0449883A JP H0449883 A JPH0449883 A JP H0449883A JP 2160501 A JP2160501 A JP 2160501A JP 16050190 A JP16050190 A JP 16050190A JP H0449883 A JPH0449883 A JP H0449883A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- speed
- motor
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えば単位時間当たりの複写枚数を多くとれ
る高速機で非常に広範囲の縮率機能を有する複写機の光
源駆動用モータ等の速度制御装置に係わり、特に速度制
御範囲が広くとれ、かつ、全領域で安定した制御性能が
得られるＰＬＬ制御に関するものである。
る高速機で非常に広範囲の縮率機能を有する複写機の光
源駆動用モータ等の速度制御装置に係わり、特に速度制
御範囲が広くとれ、かつ、全領域で安定した制御性能が
得られるＰＬＬ制御に関するものである。
従来の技術
複写機では、縮率機能を持たせるため、ドラム回転を一
定速とし、光源駆動を変速するＰＬＬによるモータの同
期制御が一般に採用されている。
定速とし、光源駆動を変速するＰＬＬによるモータの同
期制御が一般に採用されている。
複写機の高機能化として縮率倍数を大きくとり、縮小拡
大をより広範囲にすることと複写速度の高速化を図って
いる。このため光源駆動モータのＰＬＬ制御範囲は、逆
転時も含めると非常に広範囲なものが必要とされている
。
大をより広範囲にすることと複写速度の高速化を図って
いる。このため光源駆動モータのＰＬＬ制御範囲は、逆
転時も含めると非常に広範囲なものが必要とされている
。
第５図に従来例のＰＬＬ制御ブロック図を示す。
モータ１２に付加した周波数発電機１３（以下ＦＧと称
す）の出力と基準クロック１の位相を比較する位相比較
器３は、前記ＦＧ１３の出力を速度に比例した電圧に変
換する速度変換器４と、これらに一定のバイアス電圧を
与えるバイアス回路６の夫々の出力とともに加算・平滑
回路５で適切なゲイン比で加算されるとともに、リップ
ルを抑制するため平滑される。前記加算・平滑回路５の
出力と、三角波発生器８の出力とは比較器７で比較され
ＰＷＭ波形に変調され、モータ電源１４を制御するパワ
ー回路１０を制御して前記モータ１２の速度を基準クロ
ックと同期制御を行っている。速度の変更は基準クロッ
クの閏波数を変更して行われる。電流制限回路１１は、
前記パワー回路１０の出力電流のピーク値を制限するも
のである。また、前記位相比較器３．前記速度変換器４
．前記加算・平滑回路５．前記バイアス回路６．前記比
較器７および三角波発生器８はいわゆるＰＬＬ制御回路
９と呼ばれるものである。
す）の出力と基準クロック１の位相を比較する位相比較
器３は、前記ＦＧ１３の出力を速度に比例した電圧に変
換する速度変換器４と、これらに一定のバイアス電圧を
与えるバイアス回路６の夫々の出力とともに加算・平滑
回路５で適切なゲイン比で加算されるとともに、リップ
ルを抑制するため平滑される。前記加算・平滑回路５の
出力と、三角波発生器８の出力とは比較器７で比較され
ＰＷＭ波形に変調され、モータ電源１４を制御するパワ
ー回路１０を制御して前記モータ１２の速度を基準クロ
ックと同期制御を行っている。速度の変更は基準クロッ
クの閏波数を変更して行われる。電流制限回路１１は、
前記パワー回路１０の出力電流のピーク値を制限するも
のである。また、前記位相比較器３．前記速度変換器４
．前記加算・平滑回路５．前記バイアス回路６．前記比
較器７および三角波発生器８はいわゆるＰＬＬ制御回路
９と呼ばれるものである。
速度範囲切り替え信号２は、速度系や位相系のゲイン、
バイアス電位、平滑回路の回路定数を切り替えることに
よりＰＬＬの制御範囲を広げるものである。実際には抵
抗やコンデンサをアナログスイッチ等によって選択して
いる。
バイアス電位、平滑回路の回路定数を切り替えることに
よりＰＬＬの制御範囲を広げるものである。実際には抵
抗やコンデンサをアナログスイッチ等によって選択して
いる。
発明が解決しようとする課題
Ｆ）６図はＰＷＭに変調される信号波と変調波の関係を
示すものであるが第６図において、制ａｌｌ系の電源は
Ｖｃｃ〜○の範囲にあり三角波の振幅がａ＝ｂの範囲で
あるとき、例えばａがモータ電源電圧の最大値でｂが最
小値となる。速度の誤差信号である加算・平滑回路５の
出力は高速時にはＣのように低速時にはｄのようになる
。従って全領域でダイナミックレンジを広くとることが
できなく、低速時には誤差信号のリップルが大きくなる
為、広範囲の制御では速度系等のゲイン等を適切に切り
替える必要があった。この場合、回路構成が複雑になる
とともに、定数のバラツキをこよる特性のバラツキがで
きるので十分な制御範囲がとれないと言う問題があった
。
示すものであるが第６図において、制ａｌｌ系の電源は
Ｖｃｃ〜○の範囲にあり三角波の振幅がａ＝ｂの範囲で
あるとき、例えばａがモータ電源電圧の最大値でｂが最
小値となる。速度の誤差信号である加算・平滑回路５の
出力は高速時にはＣのように低速時にはｄのようになる
。従って全領域でダイナミックレンジを広くとることが
できなく、低速時には誤差信号のリップルが大きくなる
為、広範囲の制御では速度系等のゲイン等を適切に切り
替える必要があった。この場合、回路構成が複雑になる
とともに、定数のバラツキをこよる特性のバラツキがで
きるので十分な制御範囲がとれないと言う問題があった
。
第７図は起動時におけるモータの回転速度と電流の関係
を示すものであるが第７図において、ａとｂは高速時、
低速時の回転数を示し、Ｃとｄはそれぞれのモータ電流
である。電流制限回路１１は最高速度で所定時間内に起
動出来るよう設定されているが、低速時にはｂのように
加速トルクが過大となってオーバーシュートが太き（な
り同期引き込みに時間がかかるという問題があった。
を示すものであるが第７図において、ａとｂは高速時、
低速時の回転数を示し、Ｃとｄはそれぞれのモータ電流
である。電流制限回路１１は最高速度で所定時間内に起
動出来るよう設定されているが、低速時にはｂのように
加速トルクが過大となってオーバーシュートが太き（な
り同期引き込みに時間がかかるという問題があった。
本発明は上記課題に鑑み、速度制御範囲が広（とれ全領
域で安定した制御性能を得られるＰＬＬ制御回路を提供
することにある。
域で安定した制御性能を得られるＰＬＬ制御回路を提供
することにある。
課題を解決するための手段
モータに連結した周波数発電器（以下ＦＧと称す）と、
前記ＦＧ比出力基準クロックの位相誤差をフィードバッ
クするフェーズ・ロックド・ループ（以下ＰＬＬと称す
）制御回路と、前＝己基準クロックの周波数にほぼ比例
するように制御してモータ電源をＰＷＭ変換するチョッ
パ回路と、このチョッパ回路の出力を平滑して前記パワ
ー回路に電圧を供給するフィルタ回路とを備え、前記パ
ワー回路の電圧を、前記Ｐ Ｌ Ｌ ＊！Ｉ御回路の出
力で制御するものである。
前記ＦＧ比出力基準クロックの位相誤差をフィードバッ
クするフェーズ・ロックド・ループ（以下ＰＬＬと称す
）制御回路と、前＝己基準クロックの周波数にほぼ比例
するように制御してモータ電源をＰＷＭ変換するチョッ
パ回路と、このチョッパ回路の出力を平滑して前記パワ
ー回路に電圧を供給するフィルタ回路とを備え、前記パ
ワー回路の電圧を、前記Ｐ Ｌ Ｌ ＊！Ｉ御回路の出
力で制御するものである。
作用
モータへの直接印加電圧が速度に応じて変化するため、
モータ駆動電源は、基準クロックに比例した量をバイア
ス量に加算した値でチョッパ制御することにより速度に
応じた電圧に変換されるので速度誤差信号を電力増幅す
る時のダイナミックレンジが広くとれる。また、制御速
度に応じた回路の切り替えを必要としないで、低速から
の全領域に亘って安定した特性を得ることができる。さ
らに、低速域でのオーバーシュートを小さく出来、同期
引き込み時間の短縮ができる。
モータ駆動電源は、基準クロックに比例した量をバイア
ス量に加算した値でチョッパ制御することにより速度に
応じた電圧に変換されるので速度誤差信号を電力増幅す
る時のダイナミックレンジが広くとれる。また、制御速
度に応じた回路の切り替えを必要としないで、低速から
の全領域に亘って安定した特性を得ることができる。さ
らに、低速域でのオーバーシュートを小さく出来、同期
引き込み時間の短縮ができる。
実施例
以下、本発明の一実施例について第１図から第４図を参
照しながら説明する。
照しながら説明する。
第１図は本発明の一実施例の回路構成を示すブロック図
である。第１図においてチョッパ回路１５は一定値のモ
ータ電源１４の電圧をＰＷＭ変換し、これをコイルとコ
ンデンサからなるフィルタ回路１６によって平滑し、パ
ワー回路１０の入力としている。パワー回路１０はＰＬ
Ｌ制御回路１７で制御されている。第１図のＰＬＬ舟１
１御回路１７は、第５図に示す従来のＰ Ｌ Ｌ ｉｔ
ｌ制御回路９の速度切り替え信号２による速度変換器４
等の定数切り替え回路を削除したもので、回路定数は制
御速度等に関係なく一定である。なお速度の変更は基準
クロック周波数を変更して得られる。第２図は前記チョ
ッパ回路１５の構成を示し、第３図はその出力特性を示
す図である。Ｆ／Ｖ変換器１８は前記基準クロック１の
出力をクロック周波数に比例する電圧に変換し積分回路
１９を通した後、バイアス回路２１の出力が加えられ比
較器２２に入力され前記Ｐ Ｌ Ｌ ｆｉ’Ｊ御回路１
７の三角波発生器８の出力と比較器２２で比較されてＰ
ＷＭ変換されパワー素子２３を駆動している。前記積分
回路１９は駆動／停止信号または正転／逆転信号２４の
出力で作動するリセット回路２０によってリセットされ
る。
である。第１図においてチョッパ回路１５は一定値のモ
ータ電源１４の電圧をＰＷＭ変換し、これをコイルとコ
ンデンサからなるフィルタ回路１６によって平滑し、パ
ワー回路１０の入力としている。パワー回路１０はＰＬ
Ｌ制御回路１７で制御されている。第１図のＰＬＬ舟１
１御回路１７は、第５図に示す従来のＰ Ｌ Ｌ ｉｔ
ｌ制御回路９の速度切り替え信号２による速度変換器４
等の定数切り替え回路を削除したもので、回路定数は制
御速度等に関係なく一定である。なお速度の変更は基準
クロック周波数を変更して得られる。第２図は前記チョ
ッパ回路１５の構成を示し、第３図はその出力特性を示
す図である。Ｆ／Ｖ変換器１８は前記基準クロック１の
出力をクロック周波数に比例する電圧に変換し積分回路
１９を通した後、バイアス回路２１の出力が加えられ比
較器２２に入力され前記Ｐ Ｌ Ｌ ｆｉ’Ｊ御回路１
７の三角波発生器８の出力と比較器２２で比較されてＰ
ＷＭ変換されパワー素子２３を駆動している。前記積分
回路１９は駆動／停止信号または正転／逆転信号２４の
出力で作動するリセット回路２０によってリセットされ
る。
第３図は、第２図の前記積分回路１９と前記バイアス回
路２１の加算後の゛出力電圧の特性を示している。駆動
／停止信号かまたは正転／逆転信号によって一旦リセッ
トされた後、基準クロック周波数に比例する電圧は積分
回路で一定時間の遅れの後一定値になる。バイアス電圧
は起動時や正逆転時の応答性を上げるために設けている
。
路２１の加算後の゛出力電圧の特性を示している。駆動
／停止信号かまたは正転／逆転信号によって一旦リセッ
トされた後、基準クロック周波数に比例する電圧は積分
回路で一定時間の遅れの後一定値になる。バイアス電圧
は起動時や正逆転時の応答性を上げるために設けている
。
第３図でａは高速時、ｂは中速時、Ｃは低速時を表わし
ている。
ている。
第４図では、三角波の最大値ａは前記パワー回路１０の
入力電圧に変換されるから、誤差信号は制御速度にほと
んど無関係に負荷状態にのみ依存することになる。第４
図のＣとｄは第６図と同じものを示している。このよう
な構成とすることにより制御速度にもほとんど無関係に
制御回路のダイナミックレンジが最大限にとれるので、
従来例のようにＰＬＬ制御回路の定数切り替えか不要で
単一定数でドライブできて全制御範囲で均一で安定した
滑らかな速度制御が可能となる。また、回路の定数切り
替えが不要であるため、製品毎のＰＬＬ制御性能のバラ
ツキを小さくすることができる。
入力電圧に変換されるから、誤差信号は制御速度にほと
んど無関係に負荷状態にのみ依存することになる。第４
図のＣとｄは第６図と同じものを示している。このよう
な構成とすることにより制御速度にもほとんど無関係に
制御回路のダイナミックレンジが最大限にとれるので、
従来例のようにＰＬＬ制御回路の定数切り替えか不要で
単一定数でドライブできて全制御範囲で均一で安定した
滑らかな速度制御が可能となる。また、回路の定数切り
替えが不要であるため、製品毎のＰＬＬ制御性能のバラ
ツキを小さくすることができる。
さらに、第３図ではパワー回路の入力電圧が制御される
ので従来例のような電流制限回路は不要となる。また制
御速度に無関係に一定時間を経て一定電圧になるように
制御されるのでモータ起動時の加速トルクはほぼ制御速
度に比例したものとなることから、従来例のように制御
速度に関係なく加速トルクの最大値が同じであるため低
速時にはオーバーシュートが大きくなり同期引き込み時
間が長くなるという短所をなくすことができる。
ので従来例のような電流制限回路は不要となる。また制
御速度に無関係に一定時間を経て一定電圧になるように
制御されるのでモータ起動時の加速トルクはほぼ制御速
度に比例したものとなることから、従来例のように制御
速度に関係なく加速トルクの最大値が同じであるため低
速時にはオーバーシュートが大きくなり同期引き込み時
間が長くなるという短所をなくすことができる。
なお、モータ電源は低圧の直流電源のみならず、例えば
交流１００Ｖを整流したものでも適用できることはいう
までもない。このような高圧を直接制御すればシステム
全体の低コスト化、高効率化。
交流１００Ｖを整流したものでも適用できることはいう
までもない。このような高圧を直接制御すればシステム
全体の低コスト化、高効率化。
速度制御範囲の拡大化をはかれる利点がある。
発明の効果
以上の実施例から明らかなように、本発明によればモー
タへの直接印加電圧を、基準クロック周波数にほぼ比例
して制御されるチョッパ回路の出力として与えるので、
広範囲で安定した特性を持ち起動時の周期引き込み時間
を短縮できるＰＬＬ制御がおこなえるため、優れた特性
で製品毎のバラツキがないモータの速度制御装置を提供
することができる。
タへの直接印加電圧を、基準クロック周波数にほぼ比例
して制御されるチョッパ回路の出力として与えるので、
広範囲で安定した特性を持ち起動時の周期引き込み時間
を短縮できるＰＬＬ制御がおこなえるため、優れた特性
で製品毎のバラツキがないモータの速度制御装置を提供
することができる。
第１図は本発明の一実施例のモータの速度制御装置の回
路構成を示すブロック図、第２図は同チョッパ回路のブ
ロック図、第３図は同チョッパ回路のＰＷＭ被変調信号
の特性良、第４図は同ＰＬＬ制御回路のＰ Ｗ Ｍ被変
調信号と変調波の関係図、第５図は従来のモータの速度
制御装置の回路構成を示すブロック図、第６図は同ＰＬ
Ｌ制御回路のＰＷＭ被変調信号と変調波の関係図、第′
７図は同起動時におけるモータの回転速度とモータ電流
の関係図である。 １・・・・・・基準クロック、８・・・・・・三角波発
生器、１０・・・・・・パワー回路、１２・・・・・・
モータ、１３・・・・・・周波数発電機、１４・・・・
・・モータ電源、１５・・・・・・チョッパ回路、１６
・・・・・・フィルタ回路、１７・・・・・・ＰＬＬ制
御回路、１８・・・・・・Ｆ／Ｖ変換器、１９・・・・
・・積分回路、２０・・・・・・リセット回路、２１・
・・・・・バイアス回路、２２・・・・・・比較器、２
３・・・・・・パワー素子、２４・・・・・駆動／停止
信号または正転／逆転信号。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 第 図 第 図 第 図 ／２
路構成を示すブロック図、第２図は同チョッパ回路のブ
ロック図、第３図は同チョッパ回路のＰＷＭ被変調信号
の特性良、第４図は同ＰＬＬ制御回路のＰ Ｗ Ｍ被変
調信号と変調波の関係図、第５図は従来のモータの速度
制御装置の回路構成を示すブロック図、第６図は同ＰＬ
Ｌ制御回路のＰＷＭ被変調信号と変調波の関係図、第′
７図は同起動時におけるモータの回転速度とモータ電流
の関係図である。 １・・・・・・基準クロック、８・・・・・・三角波発
生器、１０・・・・・・パワー回路、１２・・・・・・
モータ、１３・・・・・・周波数発電機、１４・・・・
・・モータ電源、１５・・・・・・チョッパ回路、１６
・・・・・・フィルタ回路、１７・・・・・・ＰＬＬ制
御回路、１８・・・・・・Ｆ／Ｖ変換器、１９・・・・
・・積分回路、２０・・・・・・リセット回路、２１・
・・・・・バイアス回路、２２・・・・・・比較器、２
３・・・・・・パワー素子、２４・・・・・駆動／停止
信号または正転／逆転信号。 代理人の氏名 弁理士 粟野重孝 ほか１名第 図 第 図 第 図 第 図 ／２
Claims (1)
- モータに連結した周波数発電器（以下ＦＧと称す）と、
前記ＦＧ出力と基準クロックの位相誤差をフィードバッ
クするフェーズ・ロックド・ループ（以下ＰＬＬと称す
）制御回路と、前記基準クロックの周波数にほぼ比例し
てモータ電源をＰＷＭ変換するチョッパ回路と、このチ
ョッパ回路の出力を平滑して前記パワー回路に電圧を供
給するフィルタ回路とを備えた前記パワー回路の電圧を
、前記ＰＬＬ制御回路の出力で制御するモータの速度制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160501A JPH0449883A (ja) | 1990-06-19 | 1990-06-19 | モータの速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160501A JPH0449883A (ja) | 1990-06-19 | 1990-06-19 | モータの速度制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449883A true JPH0449883A (ja) | 1992-02-19 |
Family
ID=15716307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160501A Pending JPH0449883A (ja) | 1990-06-19 | 1990-06-19 | モータの速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449883A (ja) |
-
1990
- 1990-06-19 JP JP2160501A patent/JPH0449883A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949021A (en) | Variable speed constant frequency start system with selectable input power limiting | |
| US4364109A (en) | Control device of inverters | |
| US4884183A (en) | Dual-mode controlled pulse width modulator | |
| US20030043606A1 (en) | Adjustable speed drive for single-phase induction motors | |
| JP3796177B2 (ja) | モータのｐｗｍ駆動回路 | |
| JPH0449883A (ja) | モータの速度制御装置 | |
| JP2863449B2 (ja) | パルス幅変調信号による直流モータの制御方法 | |
| JPH0417037B2 (ja) | ||
| JP3263962B2 (ja) | 直流制動方式 | |
| US5355070A (en) | Induction motor drive stability control circuit | |
| JP3463197B2 (ja) | 同期発電機の自動電圧調整器 | |
| JP2731647B2 (ja) | ブラシレスモータの駆動回路 | |
| JPS59169373A (ja) | 直流モ−タの速度制御装置 | |
| JP3135746B2 (ja) | パルスモータ定電流駆動回路及び５相パルスモータのバイポーラペンタゴン定電流駆動回路 | |
| JPH05344774A (ja) | インバータ制御装置 | |
| JPH0813193B2 (ja) | モ−タ制御装置 | |
| JPS6162388A (ja) | 同期電動機の制御方法 | |
| JPS6126316B2 (ja) | ||
| JPS6138400Y2 (ja) | ||
| JP2002119064A (ja) | インバータ装置 | |
| JPS6216093A (ja) | インバ−タ装置 | |
| JPS6156712B2 (ja) | ||
| JPS5944976A (ja) | 交流電源制御方式 | |
| JPS6325909Y2 (ja) | ||
| JP3296915B2 (ja) | モータ速度制御回路 |