JPH04500413A - センサ信号を処理する装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 センサ信号を処理する装置 抵抗センサから供給されるセンサ信号を処理する装置であって、該抵抗センサは 給電信号の供給の下に物理的な測定量の作用への応動として、該測定量に依存す る電気抵抗を表わす測定結果を形成するようにし、さらに前記処理装置はスイッ チ・コンデンサ構成体を用いて、量子化された電荷の転送の方式で動作する信号 処理回路を有しており、該信号処理回路は、測定結果に依存する測定電流パケッ トと該測定結果に依存しない補償電荷パケットとの互いに逆方向への積分による 電荷バランスを形成するようにし、さらに該信号処理回路は積分結果に相応する アナログ出力信号を供給するようにし、さらに前記処理装置は、電荷バランスを 得る目的で該アナログ出力信号と固定の関係を有する帰還結合信号を帰還結合す ることにより前記抵抗センサの給電に影響を与えるようにしたセンサ信号の処理 装置に関する。　米国特許第Ａ４８１６７４５号に相応するドイツ連邦共和国第 Ａ３６３３７９１号に、抵抗センサが、互いに逆方向へ変形する抵抗を有するハ ーフブリッジである、この種の装置が示されている。この場合、測定結果に依存 する測定電荷パケットが積分される一種分された電荷が所定の閾値を上回るまで −ようにし、これにもとづいて、測定結果に依存しない、互いに逆の極性の補償 電荷パケットの積分により再び初期状態が形成される。このようにして積分器に おいて電荷バランスが設定調整される。この電荷バランスの場合、所定の時間間 隔において積分された補償電荷パケットと、同じ時間において積分された測定電 荷パケットとの比が、測定値を示す。そのため測定結果はディジタル形式で存在 し、そのためこの公知の装置の信号処理回路はディジタル信号だけを供給するこ れに対して本発明の課題は、この信号処理回路が、測定値を示すアナログ出力信 号を供給する構成の装置を提供することである。

本発明による装置の場合、センサの給電は帰還結合信号を介して、出力信号に依 存する。そのため積分された電画パケットの量も出力信号に依存する。帰還結合 により電荷パケットの量は、電荷バランスが設定されるように、制御される。補 償電荷パケットの個数と測定電荷パケットの個数との比は一定であり、他方、積 分結果に相応するアナログ信号測定結果に直接比例する。そのためこの信号処理 回路がアナログ出力信号の形式の測定結果を供給する。

本発明の有利な構成が第２項以下に示されている。

本発明の特徴および利点は、図面に示されている実施例の以下の説明に述べられ ている。

第１図は本発明の詳細な説明する基本図、第２図は、測定ストリップを有する抵 抗センサの、負荷の加わらない状態における横面図、第３図は第２図の抵抗セン サの負荷の加わっている状態の横面図、第４図は抵抗ハーフブリッジから供給さ れるセンサ信号を処理するための、スイッチ・コンデンサ構成体を用いて、量子 化された電荷転送と電荷バランスにより動作する信号処理回路の回路図、第５図 は第４図の信号処理回路において形成される信号の時間ダイヤグラム図、第６図 はアナログ出力信号を供給するための、第４図の信号処理回路の変形実施例のブ ロック図を示す。

一層よ（理解する目的で第１図に、本発明の基礎とするセンサ信号の処理の基本 方式が示されている。第１図は抵抗１およびこの抵抗１と接続されている信号処 理回路２を示す。この抵抗により、物理量Ｇが例えば力が測定される。センサ１ の抵抗は、測定されるべき物理量に依存して変化するその電気的識別量である。

給電信号源３が抵抗センサ１へ給電信号Ｖを供給する。この給電信号は、前記の 電気的識別量の変化を電気的センサ信号へ変換することを可能にする。このセン サ信号は信号処理回路２へ導かれさらに、測定されるべき物理量Ｇと電気的識別 量との関係を形成する測定結果を表わす。信号処理回路２はセンサ信号を所望の 形式の、基準信号５ｒｅｆへ関係づけられている出力信号Ｓへ変換する。信号処 理回路２の構成に応じて出力信号Ｓは、アナログ信号、ディジタル信号または周 波数とすることができる。

測定されるべき物理量Ｇが力である時は、抵抗１に対して、第２図および第３図 に示されている様な力センサが用いられる。力センサ２０は強性支持体２１を有 し、これは一方の端部に固定的にクランプされていて、その自由端へ作用する力 Ｆにより変形可能である。支持体２１の２つの対向する側面上に２つのストレン ゲージ２２．２３が、支持体２１の変形の場合に反対方向へ変形される様に、取 り付けられている。例えば第３図に示されている支持体２１の変形の場合、スト レンゲージ２２は伸長されておりストレンゲージ２３は短縮されている。周知の 様にストレンゲージの場合、オーム抵抗は長さ変化に依存する。変形されない状 態（第２図）においては両方のストレンゲージ２２．２３は同じオーム抵抗Ｒを 有する。第３図に示された互いに逆方向の変形の場合、ストレンゲージ２２はオ ーム抵抗Ｒ＋ｄＲを有し、ストレンゲージ２３はオーム抵抗Ｒ，−ｄＲを有する 。そのため第２図および第３図に示されている力センサ２０は抵抗センサに対す る一例であり、この場合、測定されるべき物理量に依存する電気識別量は抵抗値 である。力の測定の目的で用いられる測定結果Ｍは例えば抵抗比ｄＲ／Ｒである 。この抵抗比に比例するセンサ信号を得る目的で２つの互いに逆方向へ変形可能 なストレンゲージ２２，２３は電気的に１つの抵抗フルブリッジへ合成接続され る、ハーフブリッジへ接続されている。２対の互いに逆方向へ変形可能なストレ ンゲージを設けることもできる。。

第４図は抵抗ブリッジ６０により供給されるセンサ信号の信号準備処理用の第１ 図の信号処理回路２の実施例を示す。第５図は所属のスイ・ソチ制御信号および 電圧の時間経過を示す。抵抗ハーフブリッジ６０は２つの抵抗６１．６２を含む 。これらの抵抗は端子４０と基準導体４１との間に直列に接続されており、それ らの接続点はタップ６３を形成する。抵抗６１．６３の抵抗値は１つの同じ基本 値Ｒから同じ値ｄＲだけ異なりかつ互いに逆の極性を有する。実施例として、抵 抗６１は値Ｒ−ｄＲを有し、抵抗６２は値Ｒ＋ｄＲを自する。そのため抵抗ハー フブリッジ６０は例えば第２図および第３図の力センサ２０により構成すること ができる。この場合、抵抗６１．６２はストレンゲージ２３．２２の抵抗値を形 成する。この場合、Ｒは、変形されないストレンゲージの抵抗値であり、ｄＲは ストレンゲージの変形により生ぜしめる抵抗変化である。抵抗比ｄ　Ｒ／Ｒは当 該の測定結果Ｍを表わす。この測定結果は、第２図および第３図の力センサ２０ の場合、測定れるべき力Ｆとストレンゲージの抵抗変化との間の関係を与える。

動作経過を一層よく理解する目的で、第４図においてセンサ６０が信号処理回路 の２つの回路ブロックとの間に挿入接続されている。しかしこのセンサは実際の 信号処理回路−これは集積回路として実施できるーにおいては、空間的に分離さ れさらにこの集積回路とシールド線を介して接続されている。信号処理回路は、 スイッチ・コンデンサ組み合わせ体を有する電荷ｌくラスト方式で動作する。し かしこの種の信号処理回路は通常はアナログ信号をディジタル信号−測定値を表 わす−へ変換する間中に、第４図の信号処理回路は、これが独特の形式でアナロ グの出力信号を供給するように、構成されている。

センサ６０は一方では機能ブロック７０と他方では一層記憶メモリ４５と接続れ ている。機能ブロック７０はスイッチ群７１、容量Ｃｐを有するコンデンサ７２ および貫通する接続線７３を含む。この接続線は抵抗ハーフブリッジ６０のタッ プ６３を持続的に、一時メモリ４５における演算増幅器Ａ、の非反転入力側と接 続する。スイッチ群７１は３つのスイッチＳ　１０．　Ｓ　１１およびＳ１２を 有する。コンデンサ７２の電極は接続的に演算増幅器Ａ１の反転入力側と接続さ れている。コンデンサ７２の他方の電極はスイッチＳＩＯにより端子４０と接続 され、スイッチＳ１１により基準線４１と接続され、さらにスイッチＳＩ２を介 して接続線路７３と接続されている。

抵抗ハーフブリッジ６０は分圧器を構成し、この分圧器に、スイッチＳ８閉じら れると給電電圧Ｕｌ力（加えられ、スイッチＳ９が閉じられると出力電圧ＵＡ（ 下方）が加えられる。端子４０と抵抗６１１こおｌｊるタップ６３との間に形成 される電圧はＵ２で示されており、さらにタップ６３と抵抗６２における基準線 路４１との間に形成される電圧はＵ３で示されて（する。

一時メモリ４５は演算増幅器Ａ１、容量ＣＳのメモリコンデンサ４６および２つ のスイッチｓ１．ｓ２を含む。スイッチＳ１が閉じられている時はこのスイッチ は、演算増幅器Ａ１の出力側をその反転入力側と接続される。スイッチＳ２が閉 じられている時はこのスイッチは、演算増幅器ＡＩの出力側をメモリコンデンサ ４６の一方の電極と接続する。その他方の電極（ま演算増幅器Ａ１の反転入力側 と接続されている。そのためこの時にメモリコンデンサ４６が演算増幅器Ａ１の 帰還回路の中に接続される。演算増幅器Ａ１の非反転入力側は前述のように夕・ ツブ６３に接続される。反転入力側における電位は、非反転入力側の電位と、演 算増幅器ＡＩのオフセ・ント電圧ＵＯＩだけ、異なる。

一時メモリ４５に積分器４７が接続されて０る。この積分器は演算増幅器Ａ２、 それの帰還回路中；こ投与すられている容量Ｃｉの積分コンデンサ４８およびス イッチＳ７を含む。スイ・ソチＳ７が閉じられてＬ）る時（まこのスイッチは、 演算増幅器Ａ２の反転入力側を一層メモリ４５におけるメモリコンデンサ４６と 接続する。演算増幅器Ａ２の非反転入力側は、基準導体４１の電位とは電圧Ｕ８ だけ異なる固定の電位へ置かれる。

演算増幅器Ａ２の反転入力側における電位は、そのオフセット電圧ＵＯ２だけ、 非反転入力側の固定の電圧とは異なる。演算増幅器Ａ２の出力側は信号処理回路 の出力端子４９と接続されている。出力端子４９と基準導体４１との間に出力電 圧ＵＡが現れる。

スイッチＳ８が閉じられている時はスイッチＳ８は端子４０を入力端子５０と接 続し、スイッチＳ９が閉じられている時はスイッチＳ９は端子４０を出力端子４ ９と接続する。入力端子５０と基準導体４１との間に、この回路の動作中に、第 １図の給電信号Ｖに相応する給電電圧Ｕ１が加えられている。

スイッチｓ１．ｓ２およびＳ７〜ＳｔＺは、制御回路５１から供給される制御信 号により作動される。この制御回路はクロックパルス発生器５２から発生される クロックパルス信号により同期化される。簡単化のため制御信号はこれらにより 制御されるスイッチと同じ信号Ｓ１．　Ｓ２．　Ｓ７・・・・・・Ｓ１７が付さ れている。制御信号の時間経過が第５図のダイヤグラムに示されている。

各々のスイッチＳＬ、８２は、これを制御する信号が低い信号値を有する時は開 かれており、他方、これを制御する信号が高い信号値を有する時は閉じられてい る。スイッチｓ１．ｓ２・・・・・・は機械的スイッチ接点として示されている が、実際はもちろん高速電子スイッチにより例えば電界効果トランジスタにより 構成されている。

次に第４図の信号処理回路の動作を第５図のダイヤグラムを用いて説明する。第 ５図のダイヤグラムは制御ｌ信号Ｓ１・・・Ｓ１２の前述の時間経過のほかにさ らに、複数個の相続（サイクルＺの経過における、メモリコンデンサ４６におけ る電圧Ｕｃｓおよび出力電圧ＵＡの時間経過も示す。各々サイクルＺは６つの時 相に分割されており、これらは１〜６が付されている。

スイッチｓ１．ｓ２は周期的な方形波信号によりプッシュプル形式で制御される 。そのためスイッチＳ１が開かれている時はスイッチＳ２は閉じられており、ス イッチＳ１が閉じられている時はスイッチＳ２は開かれている。スイッチｓ１． ｓ２はそれらの交番的な状態を、時相１〜６のうち１つの期間中に有する。スイ ッチＳ］が閉じられかつスイッチＳ２が開かれている時−このことは各々のサイ クルＺの時相１．３および５において当てはまるーは、演算増幅器ＡＩの入力回 路中に設けられているコンデンサ７２は、スイッチ５ｔｏ−３Ｉ２のうちの１つ により、電圧Ｕ２．　Ｕ３．　ＵＯＩの１つへ接続されて相応に充電される。こ の場合この充電によりメモリコンデンサ４６における電荷が影響はされない。こ の場合この回路はコンデンサ７２の条件化のための条件化時相におかれる。反対 にスイッチＳｌが開かれかつスイッチＳ２が閉じられている時は、一時メモリ４ ５が、コンデンサ７２からメモリコンデンサ４６への電荷転送の準備状態にある 。

スイッチｓａ、ｓ９も周期的な方形波信号によりプッシュプル形式で制御される 。そのためスイッチＳ８が開閉されているときにスイッチＳ９が開開されている 、各々のサイクルＺの時相１〜４の間中はスイッチＳ８が閉じられておりスイッ チＳ９が開かれている。そのため各々のサイクルの時相１〜４が部分サイクルＺ を形成し、この部分サイクル中に電圧Ｕｌが抵抗ハーフブリッジ６０に加えられ る。反対に時相５および６においてはスイッチＳ９が閉じられており、スイッチ Ｓ８が開かれている。そのため時相５および６は部分時相ＺＡを形成し、このサ イクル中に電圧ＵＡが抵抗ハーフブリッジ６０へ加えられる。

電圧Ｕ１が抵抗ハーフブリッジ６０へ加えられている各々の部分サイクルＺｌに おいて、電圧Ｕ２．Ｕ３は次の値を有する： Ｕ２（１−４）・０ｘ（Ｒ−ｄＲ）／［（Ｒ−ｄＲ＋Ｒ＋ｄＲ）］−Ｕｘ（Ｒ− ｄＲ）／２Ｒ（１，）Ｕ３＜ｔ−ｉ＋−１１ｔ（Ｒ＋ｄＲ）／［（Ｒ−ｄＲ＋Ｒ ＋ｄＲ）］弓ｘ（Ｒ＋ｄＲ）／２Ｒ（２）電圧ＵＡが抵抗ハーフブリッジ６０へ 加えられている各々の部分サイクルＺ＾において、電圧Ｕ２．Ｕ３は次の値を有 する： Ｕ２（５，６）　＝ＵＡ（Ｒ−ｄＲ）／　［（Ｒ−ｄＲ＋Ｒ＋ｄＲ）］・υＡ（ Ｒ−ｄＲ）／２Ｒ（３）Ｕ３（５，６）＝ＯＡ　（Ｒ＋ｄＲ）／［（Ｒ−ｄＲ＋ Ｒ＋ｄＲ）］＝ｌＪＡ（Ｒ＋ｄＲ）／２Ｒ（４）第４図の信号処理回路は、メモ リコンデンサ４６において行われる電荷バランス形式により動作する。機能ブロ ック７０は、メモリコンデンサ４６へ伝送される離散的な電荷パケットを供給す る。これらの電荷パケットは次のようにして形成される、即ちコンデンサ７２が スイッチＳ　１０．　Ｓ　１１．　Ｓ　１２を用いて交番的に異なる電圧Ｕ２． 　Ｕ３．Ｕ旧へ充電されたり電荷入れ替えられることにより、形成される。メモ リコンデンサ４６の中に記憶されて加算された電荷パケットは、スイッチＳ７の 閉成により積分コンデンサ４８へ伝送される。第５図に示されている各種のスイ ッチ信号の時間経過と共に信号処理回路の作動の以下の時間経過が生各々のサイ ルクＺの時相１の始めにメモリコンデンサ４６はまだ先行のサイクルにおいて移 行された電荷が存在している。時相１の期間中はスイッチＳｉが閉じられており スイッチＳ２が開かれている。そのためメモリコンデンサ４６は演算増幅器ＡＩ の出力側から分離されている。スイッチＳ７は時相１の期間中は閉じられている 。そのためメモリコンデンサ４６から積分コンデンサ４８への電荷伝送が行われ る。これによりメモリコンデンサ４６は式（５）に示される残留電荷へ放電され て、この場合、積分コンデンサ４８へ入れ替え電荷量が流れる。

ＱＣ５（Ｒ１＝（ＵＯ２＋ＵＢ　Ｕｏｌ−Ｕ３）・Ｃｓ　（５）さらにこの回路 は時相１の期間中はコンデンサ７２のための条件化時相の中に置かれる。何故な らばスイッチＳｌが閉じられスイッチＳ２が開かれているからである。同時にス イッチＳｌｌが閉じられているため、コンデンサ７２が基準導体４１と接続され ている。そのため式（６）で示されている電荷へ充電される。この場合、メモリ コンデンサ４６がこの充電過程により影響はされない。

Ｑｃｐ＋ｔ＞″（ＵＯ１＋０３（１−４））　０Ｃｐ　（６）時相２＝ 各々のサイクルＺの時相２においてはスイッチＳ１が開かれておりスイッチＳ２ が閉じられている。そのため一時メモリ４５は、電荷をメモリコンデンサ４６へ 転送する準備状態にある。同時にスイッチＳ１２が閉じられている。そのためコ ンデンサ７２が接続導体７３を介して演算増幅器ＡＩの非反転入力側と接続され ている。これによりコンデンサ７２にオフセット電圧ＵＯＩだけが加えられ、こ のＵＯＩによりコンデンサが式（７）で表わされる電荷へ入れ替えられる。

Ｑ　Ｃｐ（２）　＝　Ｕ　ＯＲ”Ｃｐ　（７）式（８）で示される入れ替え電荷 量がメモリコンデンサ４６へ流れて、所属の第５図のダイヤグラムに示されてい る電圧Ｕｃｓの負の変化を生ぜさせる。

ｄＱｃｐ（１，ｚ）＝Ｑｃｐｉｚ＞−Ｑｃｐｕ＞＝−Ｕａｔｔ−４＞°Ｃｐ　（ ８）時相３： 時相３においてスイッチＳ１が閉じられておりスイッチＳ２が開かれている。そ のためこの回路はコンテンツ７２のための条件化時相におかれる。しかしスイッ チＳ７は開かれたままである。そのためメモリコンデンサ４６から積分コンデン サ４８への電荷転送は行われず、そのためメモリコンデンサはその電荷を保持す る。さらにスイッチＳ１０が閉じられており、そのためコンデンサ７２が端子４ ０と接続されておりそのため式（９）で示される電荷におかれる。

ＱＣＩ）（３）＝　（Ｕｏｔ−Ｕ２（１〜４））”Ｃｐ　（９）時相４・ 時相４においてスイッチＳ１が開がれておりスイッチＳ２が閉じられている。そ のため一時メモリ４５が電荷の伝送の準備状態にある、同時に再びスイッチＳ１ ９が閉じられる。そのためコンデンサ７２が接続導体７３を介して演算増幅器Ａ １の非反転入内側と接続されており、さらにオフセット電圧ＵＯｔを介して式（ １０）で示される電荷へ入れ替えられる。

Ｑ　Ｃ１１（４１＝　Ｕ　ｏｌ−Ｃｐ　（１，０）式（１１）で示される入れ替 え電荷量がメモリコンデンサ４６へ流れて、第５図の所属のダイヤグラムに示さ れている様に電圧Ｕｃｓの正の変化を生ぜしめる。

ｄＱ　ｃｐ＋３．４１　＝　Ｑ　ｃｐ＋ｎ＋　−Ｑ　Ｃ１）＋３１＝　Ｕ　２（ １−４ビＣｐ　（１１）しかしこの正の電圧変化は前もって時相２において生ぜ させられた負の電圧変化よりも小さい、何故ならば電圧Ｕ２（１−４１は電圧Ｕ ３（１−４１よりも小さいからであるそのため時相１〜４において全部で式（１ ２）に示される測定電荷パケットがメモリコンデンサ４６へ伝送される。

ｄＱｙ　＝ｄＱｅｐ　（ｔ、　２１　＋ｄＱｃｐ　（３，４＋　＝　Ｕ２＋ｘ− ｔ＋　０Ｃｐ−Ｕｓ　（１−４１ｌＣｐＵ２（１−４１および０３（１−４１に 対して式（１）および式（２）からの値を代入すると式（１３）が得られる。

ｄＱｙ　＝Ｕｘ　・Ｃｐ（Ｒ−ｄＲ）／２Ｒ−Ｕ＋　・Ｃｐ（ｌｌ＋ｄＲ）／２ １１＝−Ｕｔ　・Ｃｐ−ｄＲ／Ｒ時相２および時相４において生ぜされた電圧Ｕ ｃｓの変化の間の差はこの測定電荷パケットｄＱＭに比例する。このことは第５ 図の所属のダイヤグラムに示されて時相５は再びコンデンサ７２に対する条件化 時相である。スイッチＳＩＯは閉じているためコンデンサ７２は式（１４）で示 される電荷へ充電される。

ＱＣＩ）（５）＝　（ＵＯＩ−Ｕ２（５，６１）　１ｌＣｐ　（１４）時相６： 時相６においてスイッチＳｌｌが閉じられている、そのためコンデンサ７２が基 準導体４１と接続されていて式（１５）で示される電荷へ入れ替えられる。

Ｑｃｐ＋ｓ＋＝　（ＵＯ１＋Ｕ３（５，６１）　ｌＣｐ　（１，５）入れ替え電 荷量が式（１６）で示される補償電荷パケットとして、メモリコンデンサ４６へ 伝送される。

ｄＱｂ　＝Ｑｅｐ（ｓ＋−ＱＣＩ）（５）＝Ｕ２（５・６）Ｃｐ＋　０３＜５． ６１　’　ＣｐＵ２（５，５）および０３（５，８）に対して式（３）及び式（ ４）からの値を代入すると式（１７）で示される式が得られる。

ｄＱｈ　＝　ＩＪＡ−Ｃｐ（Ｒ−ｄＲ）／２Ｒ＋ＵＡ−Ｃｐ（Ｒ＋ｄＲ）／２Ｒ ＝　ＯＡ　−Ｃｐ補償電荷パケットｄＱにがこれに比例する、電圧Ｕｃｓの正の 変化を生ぜさせる。このことは第５図における相応のダイヤグラムに示されてい る。

各々のサイクルＺはｎ個の部分サイクルＺ１とに個の部分サイクルＺ＾から形成 される：第５図は特別の場合であるｎ＝に＝ｌの状態を示す。一般的な場合にお いて各々のサイクルＺにメモリコンデンサ４６に式（１８）で示される電荷が集 められる。

Ｑｃｓ（ｚ）＝ＱＣ５（Ｒ＞＋ｎ−ｄＱＭ＋に−ｄＱｘ（１ｇ）次のサイクル２ の始めにメモリコンデンサ４６は再び残留電荷ＱＣ５（Ｒ）へ放電される。式（ １９）で示される差電荷が積分コンデンサ４８へ伝送されて、これにより出力電 圧ＵＡが追従制御される。

ｄＱ＝ｎ−ｄＱＭ＋に−ｄＱｘ　（１９）そのためこの回路が出力電圧ＵＡを、 即ちに個の補償電荷バケッｌ−ｄ　Ｑにの和がｎ個の測定電荷パケットｄＱＭの 和に等しくなるようにさせる値へ移行させるようにする調整ループとして動作す る。この状態に達するとメモリコンデンサ４６において式（２０）で示される電 荷バランスが形成される。

ｎ−ｄＱＭ十に−ｄＱＫ＝０　（２０）ｄ　Ｑ　Ｍおよびｄ　Ｑ　Ｋに対して式 （１３）および式（１７）を代入すると、これから式（２１）で示される伝送関 数が得れれる； ＵＡ／Ｕ１＝　（ｎ／Ｋ）（ｄＲ／Ｒ）　（２１）そのためアナログ出力電圧Ｕ Ａと給電電圧Ｕ１との比は始動状態において所期の抵抗比を直接示す。第５図に おいて前提とされていることは、この始動状態が、図示の第２のサイクルＺの終 わりにおける時点ｔ８に生じたことである。この時点から電圧ＵＡは、抵抗６１ ．６２がそれらの値を維持する限り、もはや変化しない。抵抗比ｄＲ／Ｒが変化 すると出力電圧ＵＡは、積分コンデンサ４８の容量により定められる時定数によ り、新たな値へ移行する。

コンデンサ７２の容量値は伝送関数の中へ参入しない。しかしこの値は電荷パケ ットの量をしたがってコンデンサ４６．４８の値を定める。同様にコンデンサ４ ６と４８、演算増幅器のオフセット電圧、この回路の給電電圧および周波数−こ の周波数により制御回路がクロック制御される−は、最終結果に参入しない。

電圧Ｕ１の値はこの回路の動作範囲によってだけ制限さｔする。給電電圧Ｕｌ　 としてこの回路の電流供給電圧を選定すると、式（２１）により、電流供給電圧 に比例する出力電圧が得られる。

給電電圧Ｕｌとして固定の基準電圧Ｕｒｅｆを選定すると、式（２１）により出 力信号の絶対値が得られる。

第６図は、−ｒす［ｊグ出力電圧ＵＡではな（アナログ出力電流■６を供給する 形式の、第４図の回路の変形実施例を示す。第６図において第４図の一層メモリ ４５と積分器４７は１つの回路ブロック８０により示されている。この回路ブロ ックは抵抗ハーフブリッジ６０と第４図の機能ブロック７０から構成されている 。

第６図において積分器４７の出力側はｎｐｎ　トランジスタ８１のベースと接続 されている。このトランジスタは、エミッタ回路中に設けられている値ＲＡの抵 抗８２と共にエミッタフォロワとして用いられる。スイッチＳ９へ導かれる帰還 結合はトランジスタ８１のエミッタへ接続されている。積分器４７の出力電圧Ｕ いは、トランジスタ８１のコレクタ・エミッタ回路を介して、出力電流ＩＡを流 す。そのためこの回路の場合、式（２２）で表わされる電圧が入力側へ帰還結合 される。

ＵＲＡ＝ＲＡ・ＩＡ（２２） そのため補償電荷パケットｄＱＫに対しては式（１７）ではなく次の式（２３） が適用される：ｄＱに＝Ｕ、Ａ−Ｃｐ　（２３） そのため式（２０）ではなく次の式（２４）で示される伝送関数が構成される。

Ｉ　Ａ／［Ｊ＋＝［ｎ／（Ｋ−ＲＡ））”（ｄＲ／Ｒ）（２４）第６図の回路は 例えば次の測定装置に対して適している。、即ち唯１本の２線線路を介して測定 信号が、例えばＪ　ｒｎ　Ａから２０ｔｎＡＯ間で変化可能な直流電流の形式で 伝送され、さらにこの直流電流の中ヘセンサと信号処理回路の給電電流とも含ま れている構成の測定装置に適している。

国際調査報告 国際調査報告 ＴｈＩＩｒｎ＋ｔｒ１１＋１１ｔｈｅｕｍＭＩ＋ｍ＋ｌｖｍｕｍ―ずｙｆｆｌｌ ｌｉれ１１電ピ一色豐−婁慴Ｍ１１ｅｃｕｍ豐ｍ＋＋ｉ＋ｅрW８重量＠ＩｍＪ −内しｍｍ−トｈＨ幽１−：ｍ１１ｒ１ｉｈｈ℃ト−・４１藝１ｔｈＮｌｌｌｌ ｌ’ＬＴｈ＋＋　＋ｅｍＭｎ　１４１＋　ＩＩ　ｒ＋＋ｎｓ＋ｐｍ　−ｎ　ｔｈ ｅ　ｔｕｔｅ斡ａｓ　Ｐｓ＋ｅｍ　ｏｎ＝＊　（ＯＦ　ｌ向ｗ　３P　／　ＣＩ 　／　９１ Ｔｈｅ！＋＋ｒｅＤ＠ＩＩＩＦｌｌａ−ａｌａｎｋ＊＋１１ＭＭ＋＃ＹＩＩ−・ −＠ｌｅｒ＋ｈｕ＊ｅａｎ＋ｔｕ＋＃ｎ＋ｈ＋ｄＩｆｆ＃ｗ翌撃uｌｌ＋Ｉｎｆ ｏｒｔｈｅｎｔｗ’ｒｅｅｌｌ耐１−ｒマｖ１１ｍ

Claims (7)

【特許請求の範囲】
1. １．抵抗センサ（２０）から供給されるセンサ信号を処理する装置であって、該 抵抗センサは供給信号（Ｖ）の供給の下に物理的な測定量の作用への応動として 、該測定量に依存する電気抵抗を表わす測定結果を形成するようにし、さらに前 記処理装置はスイッチ・コンデンサ構成体を用いて、量子化された電荷の転送の 方式で動作する信号処理回路（２）を有しており、該信号処理回路は、測定結果 に依存する測定電流パケット（ＱＭ）と該測定結果に依存しない補償電荷パケッ ト（ＱＫ）との互いに逆方向への積分による電荷バランスを形成するようにし、 さらに該信号処理回路は積分結果に相応するアナログ出力信号（ＵＡ）を供給す るようにし、さらに前記処理装置は、電荷バランスを得る目的で該アナログ出力 信号（ＵＡ）と固定の関係を有する帰還結合信号を帰還結合することにより前記 抵抗センサ（２０）の給電に影響を与えるようにしたセンサ信号の処理装置。
2. ２．帰還結合信号が周期的に交番的に給電信号（Ｖ）を抵抗センサ（２０）へ供 給するようにした請求項１記載の装置。
3. ３．スイッチ・コンデンサ構成体は、抵抗センサ（２０）に給電信号（Ｖ）が供 給されると測定電荷パケット（ＱＭ）を形成するようにし、他方、抵抗センサ（ ２０）に帰還結合信号が供給されると測定結果に依存しない補償電荷パケット（ ＱＫ）を形成するように、スイッチ・コンデンサ構成体が制御されるようにした 請求項２記載の装置。
4. ４．給電信号が電圧であるようにし、さらに信号処理回路（２）のアナログ出力 信号も電圧であるようにし、後者の電圧が帰還結合信号として用いられるように した請求項１から３までのいずれか１項記載の装置。
5. ５．給電信層（Ｖ）が電圧であるようにし、さらに信号処理回路のアナログ出力 信号が電流（ＩＡ）であるようにし、さらに帰還結合信号が該電流に比例する電 圧（ＵＲＡ）であるようにした請求項１から３までのいずれか１項記載の装置。
6. ６．給電信号（Ｖ）が電流供給電圧（Ｕ１）であるようにした請求項４又は５記 載の装置。
7. ７．給電信号が固定の基準電圧であるようにした請求項４又は５記載の装置。