JPH073340B2 - センサ信号を処理する装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、抵抗センサから供給されるセンサ信号を処理
する装置であって、該抵抗センサは給電信号の供給の下
に物理的な測定量の作用への応動として、該測定量に依
存する電気抵抗を表わす測定結果を形成し、前記処理装
置はスイッチ・コンデンサ構成体を用いて、量子化され
た電荷の転送の方式で動作する信号処理回路を有し、該
信号処理回路は、測定結果に依存する測定電流パケット
と該測定結果に依存しない補償電荷パケットとの互いに
逆方向への積分による電荷バランスを形成し、該信号処
理回路は積分結果に相応するアナログ出力信号を供給
し、前記の処理装置は第１のスイッチング手段を有し、
該第１スイッチング手段は抵抗センサの出力信号を複数
個のコンデンサを介して出力測定信号として、処理装置
の出力側へ送出し、前記の処理装置は第２のスイッチン
グ手段を有し、該第２のスイッチング手段により交番的
に、給電信号ないしこの給電信号に相応する基準信号ま
たは処理装置の出力測定信号に比例する帰還信号が、電
荷バランスを形成するために抵抗センサへ導かれる形式
の、センサ信号の処理装置に関する。

米国特許第A4816745号に相応するドイツ連邦共和国第A3
633791号に、抵抗センサが、互いに逆方向へ変形する抵
抗を有するハーフブリッジである、この種の装置が示さ
れている。この場合、測定結果に依存する測定電荷パケ
ットが積分される−積分された電荷が所定の閾値を上回
るまで−ようにし、これにもとづいて、測定結果に依存
しない、互いに逆の極性の補償電荷パケットの積分によ
り再び初期状態が形成される。このようにして積分器に
おいて電荷バランスが設定調整される。この電荷バラン
スの場合、所定の時間間隔において積分された補償電荷
パケットと、同じ時間において積分された測定電荷パケ
ットとの比が、測定値を示す。そのため測定結果はディ
ジタル形式で存在し、そのためこの公知の装置の信号処
理回路はディジタル信号だけを供給する。

これに対して本発明の課題は、この信号処理回路が、測
定値を示すアナログ出力信号を供給する構成の装置を提
供することである。

本発明による装置の場合、センサの給電は帰還結合信号
を介して、出力信号に依存する。そのため積分された電
荷パケットの量も出力信号に依存する。帰還結合により
電荷パケットの量は、電荷バランスが設定されるよう
に、制御される。補償電荷パケットの個数と測定電荷パ
ケットの個数との比は一定であり、他方、積分結果に相
応するアナログ信号測定結果に直接比例する。そのため
この信号処理回路がアナログ出力信号の形式の測定結果
を供給する。

本発明の有利な構成が第２項以下に示されている。

本発明の特徴および利点は、図面に示されている実施例
の以下の説明に述べられている。

第１図は本発明の課題を説明する基本図、第２図は、測
定ストリップを有する抵抗センサの、負荷の加わらない
状態における横面図、第３図は第２図の抵抗センサの負
荷の加わっている状態の横面図、第４図は抵抗ハーフブ
リッジから供給されるセンサ信号を処理するための、ス
イッチ・コンデンサ構成体を用いて、量子化された電荷
転送と電荷バランスにより動作する信号処理回路の回路
図、第５図は第４図の信号処理回路において形成される
信号の時間ダイヤグラム図、第６図はアナログ出力信号
を供給するための、第４図の信号処理回路の変形実施例
のブロック図を示す。

一層よく理解する目的で第１図に、本発明の基礎とする
センサ信号の処理の基本方式が示されている。第１図は
抵抗１およびこの抵抗１と接続されている信号処理回路
２を示す。この抵抗により、物理量Ｇが例えば力が測定
される。センサ１の抵抗は、測定されるべき物理量に依
存して変化するその電気的識別量である。給電信号源３
が抵抗センサ１へ給電信号Ｖを供給する。この給電信号
は、前記の電気的識別量の変化を電気的センサ信号へ変
換することを可能にする。このセンサ信号は信号処理回
路２へ導かれさらに、測定されるべき物理量Ｇと電気的
識別量との関係を形成する測定結果を表わす。信号処理
回路２はセンサ信号を所望の形式の、基準信号Srefへ関
係づけられている出力信号Ｓへ変換する。信号処理回路
２の構成に応じて出力信号Ｓは、アナログ信号、ディジ
タル信号または周波数とすることができる。

測定されるべき物理量Ｇが力である時は、抵抗１に対し
て、第２図および第３図に示されている様な力センサが
用いられる。力センサ20は強性支持体21を有し、これは
一方の端部に固定的にクランプされていて、その自由端
へ作用する力Ｆにより変形可能である。支持体21の２つ
の対向する側面上に２つのストレンゲージ22,23が、支
持体21の変形の場合に反対方向へ変形される様に、取り
付けられている。例えば第３図に示されている支持体21
の変形の場合、ストレンゲージ22は伸長されておりスト
レンゲージ23は短縮されている。周知の様にストレンゲ
ージの場合、オーム抵抗は長さ変化に依存する。変形さ
れない状態（第２図）においては両方のストレンゲージ
22,23は同じオーム抵抗Ｒを有する。第３図に示された
互いに逆方向の変形の場合、ストレンゲージ22はオーム
抵抗Ｒ＋dRを有し、ストレンゲージ23はオーム抵抗Ｒ−
dRを有する。そのため第２図および第３図に示されてい
る力センサ20は抵抗センサに対する一例であり、この場
合、測定されるべき物理量に依存する電気識別量は抵抗
値である。力の測定の目的で用いられる測定結果Ｍは例
えば抵抗比dR/Rである。この抵抗比に比例するセンサ信
号を得る目的で２つの互いに逆方向へ変形可能なストレ
ンゲージ22,23は電気的に１つの抵抗フルブリッジへ合
成接続される、ハーフブリッジへ接続されている。２対
の互いに逆方向へ変形可能なストレンゲージを設けるこ
ともできる。

第４図は抵抗ブリッジ60により供給されるセンサ信号の
信号準備処理用の第１図の信号処理回路２の実施例を示
す。第５図は所属のスイッチ制御信号および電圧の時間
経過を示す。抵抗ハーフブリッジ60は２つの抵抗61,62
を含む。これらの抵抗は端子40と基準導体41との間に直
列に接続されており、それらの接続点はタップ63を形成
する。抵抗61,63の抵抗値は１つの同じ基本値Ｒから同
じ値dRだけ異なりかつ互いに逆の極性を有する。実施例
として、抵抗61は値Ｒ−dRを有し、抵抗62は値Ｒ＋dRを
有する。そのため抵抗ハーフブリッジ60は例えば第２図
および第３図の力センサ20により構成することができ
る。この場合、抵抗61,62はストレンゲージ23,22の抵抗
値を形成する。この場合、Ｒは、変形されないストレン
ゲージの抵抗値であり、dRはストレンゲージの変形によ
り生ぜしめる抵抗変化である。抵抗比dR/Rは当該の測定
結果Ｍを表わす。この測定結果は、第２図および第３図
の力センサ20の場合、測定れるべき力Ｆとストレンゲー
ジの抵抗変化との間の関係を与える。

動作経過を一層よく理解する目的で、第４図においてセ
ンサ60が信号処理回路の２つの回路ブロックとの間に挿
入接続されている。しかしこのセンサは実際の信号処理
回路−これは集積回路として実施できる−においては、
空間的に分離されさらにこの集積回路とシールド線を介
して接続されている。信号処理回路は、スイッチ・コン
デンサ組み合わせ体を有する電荷バラスト方式で動作す
る。しかしこの種の信号処理回路は通常はアナログ信号
をディジタル信号−測定値を表わす−へ変換する間中
に、第４図の信号処理回路は、これが独特の形式でアナ
ログの出力信号を供給するように、構成されている。

センサ60は一方では機能ブロック70と他方では一時記憶
メモリ45と接続れている。機能ブロック70はスイッチ群
71、容量Cpを有するコンデンサ72および貫通する接続線
73を含む。この接続線は抵抗ハーフブリッジ60のタップ
63を持続的に、一時メモリ45における演算増幅器A₁の非
反転入力側と接続する。スイッチ群71は３つのスイッチ
S₁₀，S₁₁およびS₁₂を有する。コンデンサ72の電極は接
続的に演算増幅器A₁の反転入力側と接続されている。コ
ンデンサ72の他方の電極はスイッチS₁₀により端子40と
接続され、スイッチS₁₁により基準線41と接続され、さ
らにスイッチS₁₂を介して接続線路73と接続されてい
る。

抵抗ハーフブリッジ60は分圧器を構成し、この分圧器
に、スイッチS₈閉じられると給電電圧U₁が加えられ、ス
イッチS₉が閉じられると出力電圧U_A（下方）が加えられ
る。端子40と抵抗61におけるタップ63との間に形成され
る電圧はU₂で示されており、さらにタップ63と抵抗62に
おける基準線路41との間に形成される電圧はU₃で示され
ている。

一時メモリ45は演算増幅器A₁、容量csのメモリコンデン
サ46および２つのスイッチS₁，S₂を含む。スイッチS₁が
閉じられている時はこのスイッチは、演算増幅器A₁の出
力側をその反転入力側と接続される。スイッチS₂が閉じ
られている時はこのスイッチは、演算増幅器A₁の出力側
をメモリコンデンサ46の一方の電極と接続する。その他
方の電極は演算増幅器A₁の反転入力側と接続されてい
る。そのためこの時にメモリコンデンサ46が演算増幅器
A₁の帰還回路の中に接続される。演算増幅器A₁の非反転
入力側は前述のようにタップ63に接続される。反転入力
側における電位は、非反転入力側の電位と、演算増幅器
A₁のオフセット電圧U₀₁だけ、異なる。

一時メモリ45に積分器47が接続されている。この積分器
は演算増幅器A₂、それの帰還回路中に設けられている容
量Ciの積分コンデンサ48およびスイッチS₇を含む。スイ
ッチS₇が閉じられている時はこのスイッチは、演算増幅
器A₂の反転入力側を一時メモリ45におけるメモリコンデ
ンサ46と接続する。演算増幅器A₂の非反転入力側は、基
準導体41の電位とは電圧U_Bだけ異なる固定の電位へ置か
れる。演算増幅器A₂の反転入力側における電位は、その
オフセット電圧U₀₂だけ、非反転入力側の固定の電圧と
は異なる。演算増幅器A₂の出力側は信号処理回路の出力
端子49と接続されている。出力端子49と基準導体41との
間に出力電圧U_Aが現れる。

スイッチS₈が閉じられている時はスイッチS₈は端子40を
入力端子50と接続し、スイッチS₉が閉じられている時は
スイッチS₉は端子40を出力端子49と接続する。入力端子
50と基準導体41との間に、この回路の動作中に、第１図
の給電信号Ｖに相応する給電電圧U₁が加えられている。

スイッチS₁，S₂およびS₇〜S₁₂は、制御回路51から供給
される制御信号により作動される。この制御回路はクロ
ックパルス発生器52から発生されるクロックパルス信号
により同期化される。簡単化のため制御信号はこれらに
より制御されるスイッチと同じ信号S₁，S₂，S₇……S₁₇
が付されている。制御信号の時間経過が第５図のダイヤ
グラムに示されている。

各々のスイッチS₁，S₂は、これを制御する信号が低い信
号値を有する時は開かれており、他方、これを制御する
信号が高い信号値を有する時は閉じられている。スイッ
チS₁，S₂……は機械的スイッチ接点として示されている
が、実際はもちろん高速電子スイッチにより例えば電界
効果トランジスタにより構成されている。

次に第４図の信号処理回路の動作を第５図のダイヤグラ
ムを用いて説明する。第５図のダイヤグラムは制御信号
S₁…S₁₂の前述の時間経過のほかにさらに、複数個の相
続くサイクルＺの経過における、メモリコンデンサ46に
おける電圧Ucsおよび出力電圧U_Aの時間経過も示す。各
々サイクルＺは６つの時相に分割されており、これらは
１〜６が付されている。

スイッチS₁，S₂は周期的な方形波信号によりプッシュプ
ル形式で制御される。そのためスイッチS₁が開かれてい
る時はスイッチS₂は閉じられており、スイッチS₁が閉じ
られている時はスイッチS₂は開かれている。スイッチ
S₁，S₂はそれらの交番的な状態を、時相１〜６のうち１
つの期間中に有する。スイッチS₁が閉じられかつスイッ
チS₂が開かれている時−このことは各々のサイクルＺの
時相1,3および５において当てはまる−は、演算増幅器A
₁の入力回路中に設けられているコンデンサ72は、スイ
ッチS₁₀〜S₁₂のうちの１つにより、電圧U₂，U₃，U₀₁の
１つへ接続されて相応に充電される。この場合この充電
によりメモリコンデンサ46における電荷が影響はされな
い。この場合この回路はコンデンサ72の条件化のための
条件化時相におかれる。反対にスイッチS₁が開かれかつ
スイッチS₂が閉じられている時は、一時メモリ45が、コ
ンデンサ72からメモリコンデンサ46への電荷転送の準備
状態にある。

スイッチS₈，S₉も周期的な方形波信号によりプッシュプ
ル形式で制御される。そのためスイッチS₈が開閉されて
いるときにスイッチS₉が開閉されている、各々のサイク
ルＺの時相１〜４の間中はスイッチS₈が閉じられており
スイッチS₉が開かれている。そのため各々のサイクルの
時相１〜４が部分サイクルＺを形成し、この部分サイク
ル中に電圧U₁が抵抗ハーフブリッジ60に加えられる。反
対に時相５および６においてはスイッチS₉が閉じられて
おり、スイッチS₈が開かれている。そのため時相５およ
び６は部分時相Z_Aを形成し、このサイクル中に電圧U_Aが
抵抗ハーフブリッジ60へ加えられる。

電圧U₁が抵抗ハーフブリッジ60へ加えられている各々の
部分サイクルZ₁において、電圧U₂，U₃は次の値を有す
る： U_2(1-4)＝U₁（Ｒ−dR）／［（Ｒ−dR＋Ｒ＋dR）］＝U₁
（Ｒ−dR）/2R （１） U_3(1-4)＝U₁（Ｒ＋dR）／［（Ｒ−dR＋Ｒ＋dR）］＝U₁
（Ｒ＋dR）/2R （２） 電圧U_Aが抵抗ハーフブリッジ60へ加えられている各々の
部分サイクルZ_Aにおいて、電圧U₂，U₃は次の値を有す
る： U_2(5,6)＝U_A（Ｒ−dR）／［（Ｒ−dR＋Ｒ＋dR）］＝U_A
（Ｒ−dR）/2R （３） U_3(5,6)＝U_A（Ｒ＋dR）／［（Ｒ−dR＋Ｒ＋dR）］＝U_A
（Ｒ＋dR）/2R （４） 第４図の信号処理回路は、メモリコンデンサ46において
行われる電荷バランス形式により動作する。機能ブロッ
ク70は、メモリコンデンサ46へ伝送される離散的な電荷
パケットを供給する。これらの電荷パケットは次のよう
にして形成される、即ちコンデンサ72がスイッチS₁₀，S
₁₁，S₁₂を用いて交番的に異なる電圧U₂，U₃，U₀₁へ充電
されたり電荷入れ替えられることにより、形成される。
メモリコンデンサ46の中に記憶されて加算された電荷パ
ケットは、スイッチS₇の閉成により積分コンデンサ48へ
伝送される。第５図に示されている各種のスイッチ信号
の時間経過と共に信号処理回路の作動の以下の時間経過
が生ずる： 時相1: 各々のサイクルＺの時相１の始めにメモリコンデンサ46
はまだ先行のサイクルにおいて移行された電荷が存在し
ている。時相１の期間中はスイッチS₁が閉じられており
スイッチS₂が開かれている。そのためメモリコンデンサ
46は演算増幅器A₁の出力側から分離されている。スイッ
チS₇は時相１の期間中は閉じられている。そのためメモ
リコンデンサ46から積分コンデンサ48への電荷伝送が行
われる。これによりメモリコンデンサ46は式（５）に示
される残留電荷へ放電されて、この場合、積分コンデン
サ48へ入れ替え電荷量が流れる。

Qcs_(R)＝（U₀₂＋U_B−U₀₁−U₃）・Cs （５） さらにこの回路は時相１の期間中はコンデンサ72のため
の条件化時相の中に置かれる。何故ならばスイッチS₁が
閉じられスイッチS₂が開かれているからである。同時に
スイッチS₁₁が閉じられているため、コンデンサ72が基
準導体41と接続されている。そのため式（６）で示され
ている電荷へ充電される。この場合、メモリコンデンサ
46がこの充電過程により影響はされない。

Qcp₍₁₎＝（U₀₁＋U_3(1-4)）・Cp （６） 時相２ 各々のサイクルＺの時相２においてはスイッチS₁が開か
れておりスイッチS₂が閉じられている。そのため一時メ
モリ45は、電荷をメモリコンデンサ46へ転送する準備状
態にある。同時にスイッチS₁₂が閉じられている。その
ためコンデンサ72が接続導体73を介して演算増幅器A₁の
非反転入力側と接続されている。これによりコンデンサ
72にオフセット電圧U₀₁だけが加えられ、このU₀₁により
コンデンサが式（７）で表わされる電荷へ入れ替えられ
る。

Qcp₍₂₎＝U₀₁・Cp （７） 式（８）で示される入れ替え電荷量がメモリコンデンサ
46へ流れて、所属の第５図のダイヤグラムに示されてい
る電圧Ucsの負の変化を生ぜさせる。

dQcp_(1,2)＝Qcp₍₂₎−Qcp₍₁₎＝−U_3(1-4)・Cp （８） 時相3: 時相３においてスイッチS₁が閉じられておりスイッチS₂
が開かれている。そのためこの回路はコンデンサ72のた
めの条件化時相におかれる。しかしスイッチS₇は開かれ
たままである。そのためメモリコンデンサ46から積分コ
ンデンサ48への電荷転送は行われず、そのためメモリコ
ンデンサはその電荷を保持する。さらにスイッチS₁₀が
閉じられており、そのためコンデンサ72が端子40と接続
されておりそのため式（９）で示される電荷におかれ
る。

Qcp₍₃₎＝（U₀₁−U_2(1-4)）・Cp （９） 時相4: 時相４においてスイッチS₁が開かれておりスイッチS₂が
閉じられている。そのため一時メモリ45が電荷の伝送の
準備状態にある、同時に再びスイッチS₁₉が閉じられ
る。そのためコンデンサ72が接続導体73を介して演算増
幅器A₁の非反転入力側と接続されており、さらにオフセ
ット電圧U₀₁を介して式（10）で示される電荷へ入れ替
えられる。

Qcp₍₄₎＝U₀₁・Cp （10） 式（11）で示される入れ替え電荷量がメモリコンデンサ
46へ流れて、第５図の所属のダイヤグラムに示されてい
る様に電圧Ucsの正の変化を生ぜしめる。

dQcp_(3,4)＝Qcp₍₄₎−Qcp₍₃₎＝U_2(1-4)・Cp （11） しかしこの正の電圧変化は前もって時相２において生ぜ
させられた負の電圧変化よりも小さい、何故ならば電圧
U_2(1-4)は電圧U_3(1-4)よりも小さいからである。

そのため時相１〜４において全部で式（12）に示される
測定電荷パケットがメモリコンデンサ46へ伝送される。

dQ_M＝dQcp_(1,2)＋dQcp_(3,4)＝U_2(1-4)・Cp−U_3(1-4)・C
p （12） U_2(1-4)およびU_3(1-4)に対して式（１）および式（２）
からの値を代入する式（13）が得られる。

dQ_M＝U₁・Cp（Ｒ−dR）/2R−U₁・Cp（Ｒ＋dR）/2R＝−U
₁・Cp・dR/R （13） 時相２および時相４において生ぜされた電圧Ucsの変化
の間の差はこの測定電荷パケットdQ_Mに比例する。この
ことは第５図の所属のダイヤグラムに示されている。

時相5: 時相５は再びコンデンサ72に対する条件化時相である。
スイッチS₁₀は閉じているためコンデンサ72は式（14）
で示される電荷へ充電される。

Qcp₍₅₎＝（U₀₁−U_2(5,6)）・Cp （14） 時相6: 時相６においてスイッチS₁₁が閉じられている、そのた
めコンデンサ72が基準導体41と接続されていて式（15）
で示される電荷へ入れ替えられる。

Qcp₍₆₎＝（U₀₁＋U_3(5,6)）・Cp （15） 入れ替え電荷量が式（16）で示される補償電荷パケット
として、メモリコンデンサ46へ伝送される。

dQk＝Qcp₍₆₎−Qcp₍₅₎＝U_2(5,6)・Cp＋U_3(5,6)）・Cp（1
6） U_2(5,6)およびU_3(5,6)に対して式（３）及び式（４）か
らの値を代入すると式（17）で示される式が得られる。

dQk＝U_A・Cp（Ｒ−dR）/2R＋U_A・Cp（Ｒ＋dR）/2R＝U_A
・Cp （17） 補償電荷パケットdQ_Kがこれに比例する、電圧Ucsの正の
変化を生ぜさせる。このことは第５図における相応のダ
イヤグラムに示されている。

各々のサイクルＺはｎ個の部分サイクルZ₁とｋ個の部分
サイクルZ_Aから形成される；第５図は特別の場合である
ｎ＝ｋ＝１の状態を示す。一般的な場合において各々の
サイクルＺにメモリコンデンサ46に式（18）で示される
電荷が集められる。

Qcs_(Z)＝Qcs_(R)＋ｎ・dQ_M＋ｋ・dQ_K （18） 次のサイクルＺの始めにメモリコンデンサ46は再び残留
電荷Qcs_(R)へ放電される。式（19）で示される差電荷が
積分コンデンサ48へ伝送されて、これにより出力電圧U_A
が追従制御される。

dQ＝ｎ・dQ_M＋ｋ・dQ_K （19） そのためこの回路が出力電圧U_Aを、即ちＫ個の補償電荷
パケットdQ_Kの和がｎ個の測定電荷パケットdQ_Mの和に等
しくなるようにさせる値へ移行させるようにする調整ル
ープとして動作する。この状態に達するとメモリコンデ
ンサ46において式（20）で示される電荷バランスが形成
される。

ｎ・dQ_M＋ｋ・dQ_K＝０ （20） dQ_MおよびdQ_Kに対して式（13）および式（17）を代入す
ると、これから式（21）で示される伝送関数が得れれ
る： U_A／U₁＝（n/K）（dR/R） （21） そのためアナログ出力電圧U_Aと給電電圧U₁との比は始動
状態において所期の抵抗比を直接示す。第５図において
前提とされていることは、この始動状態が、図示の第２
のサイクルＺの終わりにおける時点t_Eに生じたことであ
る。この時点から電圧U_Aは、抵抗61,62がそれらの値を
維持する限り、もはや変化しない。抵抗比dR/Rが変化す
ると出力電圧U_Aは、積分コンデンサ48の容量により定め
られる時定数により、新たな値へ移行する。

コンデンサ72の容量値は伝送関数の中へ参入しない。し
かしこの値は電荷パケットの量をしたがってコンデンサ
46,48の値を定める。同様にコンデンサ46と48、演算増
幅器のオフセット電圧、この回路の給電電圧および周波
数−この周波数により制御回路がクロック制御される−
は、最終結果に参入しない。

電圧U₁の値はこの回路の動作範囲によってだけ制限され
る。給電電圧U₁としてこの回路の電流供給電圧を選定す
ると、式（21）により、電流供給電圧に比例する出力電
圧が得られる。

給電電圧U₁として固定の基準電圧Urefを選定すると、式
（21）により出力信号の絶対値が得られる。

第６図は、アナログ出力電圧U_Aではなくアナログ出力電
流I_Aを供給する形式の、第４図の回路の変形実施例を示
す。第６図において第４図の一時メモリ45と積分器47は
１つの回路ブロック80により示されている。この回路ブ
ロックは抵抗ハーフブリッジ60と第４図の機能ブロック
70から構成されている。

第６図において積分器47の出力側はnpnトランジスタ81
のベースと接続されている。このトランジスタは、エミ
ッタ回路中に設けられている値R_Aの抵抗82と共にエミッ
タフオロワとして用いられる。スイッチS₉へ導かれる帰
還結合はトランジスタ81のエミッタへ接続されている。
積分器47の出力電圧U_Aは、トランジスタ81のコレクタ・
エミッタ回路を介して、出力電流I_Aを流す。そのためこ
の回路の場合、式（22）で表わされる電圧が入力側へ帰
還結合される。

U_RA＝R_A・I_A （22） そのため補償電荷パケットdQ_Kに対しては式（17）では
なく次の式（23）が適用される： dQ_K＝U_RA・Cp （23） そのため式（20）ではなく次の式（24）で示される伝送
関数が形成される。

I_A／U₁＝［n/（Ｋ・R_A）］・（dR/R） （24） 第６図の回路は例えば次の測定装置に対して適してい
る。即ち唯１本の２線線路を介して測定信号が、例えば
4mAから20mAの間で変化可能な直流電流の形式で伝送さ
れ、さらにこの直流電流の中へセンサと信号処理回路の
給電電流とも含まれている構成の測定装置に適してい
る。

Claims (7)

【特許請求の範囲】
1. 【請求項１】抵抗センサ（20）から供給されるセンサ信
   号を処理する装置であって、該抵抗センサは供給信号
   （Ｖ）の供給の下に物理的な測定量の作用への応動とし
   て、該測定量に依存する電気抵抗を表わす測定結果を形
   成し、さらに前記処理装置はスイッチ・コンデンサ構成
   体を用いて、量子化された電荷の転送の方式で動作する
   信号処理回路（２）を有し、該信号処理回路は、測定結
   果に依存する測定電流パケット（Q_M）と該測定結果に依
   存しない補償電荷パケット（Q_K）との互いに逆方向への
   積分による電荷バランスを形成し、さらに該信号処理回
   路は積分結果に相応するアナログ出力信号（U_A）を供給
   し、前記の処理装置は第１のスイッチング手段（S₁₀，S
   ₁₁，S₁₂，S₁，S₂，S₇）を有し、該第１スイッチング手
   段は抵抗センサ（20）の出力信号（U₂，U₃）を複数個の
   コンデンサを介して出力測定信号（U_A）として、処理装
   置の出力側へ送出し、前記の処理装置は第２のスイッチ
   ング手段（S₈，S₉）を有し、該第２のスイッチング手段
   により交番的に、給電信号（Ｖ）ないしこの給電信号に
   相応する基準信号（U₁）、または処理装置の出力測定信
   号（U_A）に比例する帰還信号（U_RA）が、電荷バランス
   を形成するために抵抗センサ（20）へ導かれる、センサ
   信号の処理装置。
2. 【請求項２】帰還結合信号が周期的に交番的に給電信号
   （Ｖ）を抵抗センサ（20）へ供給する、請求項１記載の
   装置。
3. 【請求項３】スイッチ・コンデンサ構成体は、抵抗セン
   サ（20）に給電信号（Ｖ）が供給されると測定電荷パケ
   ット（Q_M）を形成し、他方、抵抗センサ（20）に帰還結
   合信号が供給されると測定結果に依存しない補償電荷パ
   ケット（Q_K）を形成するように、スイッチ・コンデンサ
   構成体が制御される、請求項２記載の装置。
4. 【請求項４】給電信号が電圧でり、さらに信号処理回路
   （２）のアナログ出力信号も電圧であり、後者の電圧が
   帰還結合信号として用いられる、請求項１から３までの
   いずれか１項記載の装置。
5. 【請求項５】給電信号（Ｖ）が電圧であり、信号処理回
   路のアナログ出力信号が電流（I_A）であり、さらに帰還
   結合信号が該電流に比例する電圧（U_RA）である、請求
   項１から３までのいずれか１項記載の装置。
6. 【請求項６】給電信号（Ｖ）が電流供給電圧（U₁）であ
   る、請求項４又は５記載の装置。
7. 【請求項７】給電信号が固定の基準電圧である、請求項
   ４又は５記載の装置。