JPH04501475A - 保持体上にモジュールを配置するための方法 - Google Patents
保持体上にモジュールを配置するための方法Info
- Publication number
- JPH04501475A JPH04501475A JP1511083A JP51108389A JPH04501475A JP H04501475 A JPH04501475 A JP H04501475A JP 1511083 A JP1511083 A JP 1511083A JP 51108389 A JP51108389 A JP 51108389A JP H04501475 A JPH04501475 A JP H04501475A
- Authority
- JP
- Japan
- Prior art keywords
- module
- modules
- area
- plt
- placement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
保持体上にモジュールを配置するための方法本発明は、モジュールの寸法を含ん
でいるモジュールリストおよびモジュールの接続を含んでいるネットリストの使
用のもとに、1つの保持体上にモジュールを配!するための方法に関する。
1つの保持体上にモジュールを、たとえば1つのチップ上にゲートアレイ、標準
セル、マクロセルを、または導体板上にビルディングブロックを配置するための
方法は知られている。従来の技術に対する例としてはシー・ケイ・チェノおよヒ
イー・ニス・クー著「抵抗ネットワーク最適化に基づくモジュール配置JIEE
E論文集、計算機援用設計績、第CAD−3巻、1984年、第218〜225
頁、ケイ・エム・ジャスト、ジェー・エム・クラインハンスおよびエフ・エム・
ヨハネス著「標準セルレイアウトに対する相対的配置および輸送問題」デザイン
−オートメーシッンーコンフエシンス、1986L第308〜3137Xj)<
参照される。これらの文献には、モジュールをそれらの相互の相対的位置で先ず
保持体の上に配置し、次いで保持体の上のそれらの最終的な位置を指定する方法
が示されている。出発点は回路のトポロジー、すなわちどのように複数個のモジ
ュールが互いに接続されているかを示す回路図である。その場合配置の課題は、
これらのモジュールをそれらの接続の考慮のもとに最適に1つの保持体、たとえ
ば1つのチップの上に配置することである。配置方法は詳細に前記文献に記載さ
れており、それらが参照される。
公知の方法は先ずモジュール相互の相対的配置に努めている。そのために個々の
モジュールの座標は、モジュールの重心が予め定められた点、たとえば配置面の
配列に対して予定されている面の中心座標に位置するように計算される。モジュ
ールの座標は、互いに接続されているモジュールの間隔の関数が極小にされる最
適化問題を解くことによりめられる。この最適化問題の解は、モジュールをでき
るかぎり均等に分布して配置面上に位置させる付随条件の考慮のもとに行われる
。モジュールの最終的で重なりのない位置の決定は相対的配置の終了後に行われ
る。その際に相対的配置の情報が利用される。
本発明の課題は、予め製造されたモジュールを1つの保持体の上に配置するため
の別の方法を提供することである。
この課題は冒頭に記載した種類の方法において、請求の範囲1の特徴部分により
解決される。
こうして本方法は1つの配置領域上のモジエールのグローバル配置と後続の仕切
りとの繰り返しから成っており、その際にこれらのステップは、分割により定め
られた各部分9I域が最大で予め定められた数のモジュールを含むようになるま
で繰力返される。グローバル配置は部分領域のなかのモジュールの配列により、
部分領域に割り当てられたモジュールの重心がこれらの部分領域の中心座標に位
置するように行われる。この際に、公知の方法との相違点として、すべての部分
領域のすべてのモジエールの配列が同時に計算される0部分領域は配置領域また
は部分領域の仕切りにより達成され、その際に仕切りにより得られた部分領域に
選択可能な数のモジュールが対応付けられ、また仕切りにより得られた部分領域
の大きさは割り当てられたモジュールに関係して決定される。
配置領域または部分領域の分割は水平または垂直の切断線により行われるのが目
的にかなっている。その場合、部分領域へのモジュールの割り当てに対しては単
に、先のグローバル配置からのそれらのXまたはy座標に従ったモジュールの分
類が必要である。仕切りが分割すべき領域の二分割から成っていることは目的に
かなっている。
グローバル配置および仕切りの繰り返しは、各部分領域のなかにただ1つのモジ
ュールだけが配列されるまで続けられ得る。しがし、この繰り返しが、各部分
。
領域のなかに最大で予め定められた数のモジュール、たとえば8つのモジュール
が含まれるときに中止されることは有利である。その場合、最適化ステップによ
りモジュールの最終的配列が最適な面別用のもとに行われ得る。このステップは
、k個のモジュールまでを有する部分領域のすべての可能な分割がグローバル配
置の結果の利用のもとに決定され、またビルディングブロックの配置に対する部
分面のその際に見い出された寸法が形状関数にまとめられることにあってよい、
このステップはすべてのこのような部分領域に対して行われ得る。これらの部分
領域の形状関数の加算によりすべての許容されるモジュール配置の寸法が計算さ
れ得る。
本発明の他の実施態様は請求の範囲2以下にあげられている。
本発明による方法は、種りの寸法のモジュールが重なりなしに1つの平面内に配
置可能であり、その際にモジュールの1つの部分の場所に対する有利な条件が考
慮されるという利点を有する0本方法はモジュールの与えられた群の間の間隔の
関数およびモジュール配置の全面積に関する配置を最適化する。
本方法は特に、電気回路のレイアウト設計の際のモジュール(セル、ビルディン
グブロック)の配置、すなわち平らな場所的配列への回路の与えられた関数記述
の変換を行う目的に役立つ、その際にモジュールの寸法はモジエールリストのな
かに指定されている。関数記述は、モジュール間隔の最小化の際に考慮されるべ
きすべてのモジュールが示されているネットリストとして与えられている。
本方法は標準セル、マクロセル、ゲートアレイおよびシーオプゲートテクノロジ
ーでの集積されたセル回路のレイアウト設計に対しても導体板上へのビルディン
グブロックの配置に対しても適している。
以下、図面に示されている実施例により本発明を一層詳細に説明する。
第1図は回路図の一例、
第2図は第1の通過の際の配置領域内のモジエールの配列、第3図は第2の通過
の際のモジュールの配置を有する配置領域、第4図は第3の通過後の同じ図、
第5図は配置領域上のモジエールの最終的配置、第6図はモジュールのxSy座
標の説明図、第7図は本方法の進行ダイアグラムである。
本方法により解決されるべき問題は、たとえば第1図に示されているような回路
図をたとえばチップ上の回路のレイアウトに変換することにある。第1図には単
に少数のモジエールを有する回路図の原理が示されている。モジュールは大文字
で示されている。それらはたとえばセルライブラリのセルであってよい0個々の
モジュールは互いに接続されており、その際に第1図中には接続が簡単化されて
示されている。モジュールの接続は信号とも呼ばれる。
モジュールの寸法はモジュールリストのなかに、またモジュールの接続はネット
リストのなかに含まれている。モジュールリストおよびネットリストは予め定め
られており、また保持体、たとえばチップ上へのモジュールの配置のために使用
される。
モジュールの配置は第7図による進行ダイアグラムに相応して行われる。そこに
示されているように、本方法は一連の交互のステップ、すなわちグローバル配I
S1および仕切りS2から成っている。この一連の交互のステップは、仕切りに
より生ずるモジュールの部分集合がもはや予め定め得る数のモジュールよりも多
いモジニールを含んでいないときに終了する0本方法は、好適には配置領域の生
じた部分領域がすべての可能なモジュール配列の評価により改善され、その際に
モジュールの座標とならんでその回転位置も決定される最適化ステップS3によ
り終了すると良い。
グローバル配Iにより、関数的な回路記述から付随条件を有する連続的な最適化
問題の定式化および解によりグローバルな最適なモジュール配列、すなわちすべ
てのモジュールに対する最適な場所的隣接関係を計算することができる。その際
にすべてのモジュールは重なりのない配列が得られるま同時に行われる。
最初の方法ステップSOではすべてのモジエールM、が分割されない集合に対応
付けられる。その際にネットリスト、すなわち間隔関数が最小化されるべきであ
るすべての重み付は可能なモジュール群(ネット)のリストが与えられている。
モジュールリストのなかにはさらにすべてのモジュールMの寸法および接続座標
、予め定められた位置を有するモジュール(固定されたモジュール)の幾何学的
場所ならびに配置領域が与えられている。さらに与えられた付随条件を守るべき
である。
第2図にはたとえば保持体TRの一部であってよい配置領域がPLで示されてい
る。配置f 9M域PLの上にモジュールMが配列される。モジュールは可動で
あってよく、またはモジュールは固定された位置を有してよい、可動モジュール
はM。
で、また固定されたモジュールはMyで示されている。第2図は、たとえば周縁
に固定されたモジュールはM、として端子(パッド)を、また配置領域PLのな
かに可動モジュールM1、たとえばセルを存する1つのチップを示す。可動モジ
ュールM、は大文字で示されている。
モジュールリストおよびネットリストから、すべての予め配置されないモジュー
ルM1に対する幾何学的場所が計算される。この問題は知られており、たとえば
冒頭に記載した文献に示されている0問題は下記の数学的モデルにより記述され
る。
ベクトルXおよびyの未知の座標を
が極小になるように、またrの配置領域または部分領域PLTの各々に対して付
随条件
が1≦r≦已に対して守られるように決定する。
使用される式記号は下記の意味を存する。
m モジュール番号
n ネット番号
M−(・・・9m、・・・) モジエール番号の集合N−(・・・、n、・・・
) ネット番号の集合M、CM 可動モジュールの集合
M、CM 固定されたモジュールの集合b 可動モジュールの数
f 固定されたモジュールの数
X−(・・・X、・・・X、・・・) すべてのネットおよびモジュールのX座
標のベクトルy=(・・・yll・・・y、・・・) すべてのネットおよびモ
ジュールのX座標のベクトルullll モジュールmへのネットnの接続のX
座標■、 モジュールmへのネットnの接続のy座標t−+−=1 ネットnが
モジュールmに接続されている場合0 ネットnがモジュールmに接続されてい
ない場合W、 ネットnの重み係数
F、 モジュールmの面需要
r 配置領域PLまたは部分領域PLTの番号Mr−C−M、 付随条件rが適
用されるモジュールの集合X、、Y、 第r配置領域PL、PLTの中心座標R
部分領域PLTO数
弐1には、接続されるネットからのモジュールの間隔、ずなわちX@−Xn、Y
m Vnが含まれており、その際にu1111% V−によりなお、ネットがモ
ジュールの中心にではなくその接続点に通ずることが考慮される。このことはた
とえばモジュールM、が座標系内に示されている第6図かられかる。モジュール
の中心はx、X座標により決定され、モジエールの端子の位置はモジュール中心
点に関係づけられた座標u、vにより決定される。接続はモジュールの端子に通
ずるので、モジュールの中心座標の間の間隔は相応に補整されなければならない
。
重み係数Wによりネットの意味が決定され得る。t、を用いて、ネットがモジエ
ールに接続されているか否かが示される。
レイアウト設計に対して、いわゆる端子(パッド)の場所を配置領域PLの周縁
に固定的に予め定めるのではなく、それらを4つの周縁の1つに対応付け、また
左または右の端子に対してそのX座標を、また上および下端子に対してそのX座
標を計算することは宥和である。
残糸1を用いてモジュールの座標が計算される。具象的にこの系はばね定数を有
する弾性ばねにより接続されている質点の系としても解釈され得る。その際にば
ね定数は、当該のモジュールと結びつけられているふノドの重みに相応する。
こうして残糸1の解はすべてのモジュールM、の計算に通ずる。その重心はいま
配置領域PLの特定の点に割り当てられなければならない、この理由から、配置
領域PLの中心座標Xr、yrを示す付随条件である式2がたてられる0残糸1
の解が付随条件2の考慮のもとに行われると、モジュールの重心はこの中心座標
上に置かれる。
第2図から配置領域PLのなかの可動モジュールM、の位置が生ずる。モジュー
ルは中心座[X、 、Y、の周りに配列されている。
配置領域PLに対する付随条件2の注意のもとに残糸1を解くためのより詳細な
説明は冒頭に記載したジャストの著書に示されている。使用される問題式表現は
目的関数の凸性のためにより多くの線形付随条件2の存在の際にも、一義的なグ
ローバル最適条件が存在することを保証する。解は、たとえばピー・イージル、
ダブリュ・マレイ・エム・エッチ・ライト著「実際的最適化」アカデミツクプレ
ス、ロンドン、1981年に記載されているように、効率的に二乗最適化の問題
の処理のための公知のアルゴリズムを用いて取得され得る。
第7図によれば、モジュールが配置領域PL上に式1.2に関係して配置されて
いるステップSlにステップS2が続いている。いま配置領域PLが分割される
ものとする(第2図中に切断線SLにより示されている)、すなわち、仕切りス
テップでは、1つのモジュールが配列され得る領域は常にさらに制限される。
繰り返される仕切りステップの結果は方法終了時に、配置すべきモジュールとま
さに同数の長方形への仕切り面の完全な分解に、従ってまた許容し得る配置に通
ずる。これは一時的なグローバル配置とは、モジュールが重なりなしにまた付属
の設計様式の規定に従って配列されることにより、相違する。
配置領域PL、PLTは幅、高さ、面積、中心座標およびこの領域内に配置され
るべきモジュールの集合により記述されている。
ステップS2が最初に行われるときには、全配置面である配置領域PLで、また
この配置領域内に配列されるすべての可動モジュールM、の集合で開始される。
仕切りはいま2つのサブステップから成っている。
1、モジュール集合M、が部分集合に分割される0分割はグローバル配置ステッ
プの際に計算されたネット長さに関する極小を表すモジュール座標x、yに基づ
いて行われる。これは水平または垂直切断線SLにおいてモジュールのyまたは
X座標による分類および2つまたはそれ以上の部分集合への相応の分割により達
成される0分解が切断線SLにより切断されるネットの数に関連して決定される
べきであれば、切断線の付近のモジュールへの追加的なMin−Cut原理の応
用も可能である。Min−Cut原理はたとえばニー・ラウサー著「グラフ表示
に基づく一般的セルアセンブリに対するm1n−cut配置アルゴリズム」デザ
インーオートメーシッンーコンフエシンス、1979年、第1〜10頁に記載す
れている。
第2図による実施例では二分割が切断線SLにより垂直方向に行われる。この場
合、二分割により達成される各部分領域PLTにできるかぎり同数のモジュール
を対応付けることは目的にかなっている0部分領域PLTへのモジエールの対応
付けは第2図による実施例ではモジュールのX座標により行われ得る。たとえば
低いX座標を有するモジュールは左の部分領域に、またより高いX座標を有する
モジュールは右の部分領域に割り当てられ得る。
2、配置領域PLは配置領域を完全にまた付属のモジュール部分集合の面に比べ
て覆う重ならない部分領域PLTに分解される。このことは通常、第2図中の破
線SLが移動すべきであることに通ずる。水平の切断の場合には部分領域の高さ
hl ゛およびり、、#は下記のように選定される。
その際にF、′は部分領域r′のなかのモジエールm′の面積であり、F、’は
他の部分領域r″のなかのモジュールm′の面積である。この仕切りステップに
より発生される部分領域PLTへの仕切り領域PLの分解はいわゆるスライシン
グ構造を生じ、これは後で説明する回置適化の前提条件であり、またレイアウト
設計の際に接続ネットのその後の製作に特によ(適している。
ステップS2の寞行後に再びグローバル仕切りステップS1が実行される。すな
わち残糸1が新たに、ただし今度は新しい付随条件、詳細には各部分領域PLT
に対する付随条件の考慮のもとに計算される。すなわち中心座標X、およびY。
がいま、仕切り領域の切断により達成される部分領域PLTに関連付けられてい
る。実施例では2つの部分領域であったから、いま2つの付随条件が残糸1の計
算の際に守られなければならない0式系1の計算は同時にすべてのモジュールに
対して行われ、また各部分領域PLTに対して別々には実行されない、ステップ
S1(グローバル配置)の結果は第3図に示されている。この図かられかるよう
に、いまやモジュールの一部は左の部分領域PLTIに、また一部は右の部分領
域PLT2に対応付けられている。各部分領域PLTの内側で、割り当てられた
モジエールはその中心座標の周りにグループ化されている。モジュールの文字に
より、どのように個々のモジエールの重心が部分領域PLTのなかで第2図の出
発点から移動しているかが認識される。
グローバル配置ステップ31に、上記の規則に従って同様に仕切りステップS2
が続く、そのために各部分領域PLTI、PLT2はそれぞれ切断線SL2、S
L3により分割され、また新たに得られた部分領域に、グローバル仕切りの際に
得られた座標に関係して個々のモジュールが割り当てられる0部分領域の面の大
きさは再びこれらの部分領域に割り当てられたモジュールの面に比べて決定され
る。
ステップS2に再びグローバル配置ステップs1が続く、すなわち残糸lがいま
や新しい付随条件の考慮のもとに解かれる。これまでの部分領域のそのつどの二
分割の際には4つの付随条件を守る必要がある。この計算の結果は第4図に示さ
れている。グローバル配置に続いて再び仕切り(ステップS2)が行われる。
グローバル配置S1および仕切りS2のステップは、各部分領域に対して最大で
なお1つのモジュールが残っているかぎり、もしくは部分領域あたり最大でkの
モジュールが予定されているかぎり繰り返される。にはたとえば8であってよい
、後者の場合には、モジエールの最終的な配列を、最適な面別用が努められるス
テップS3で実行することが必要である。
第2図ないし第5図の実施例ではたとえば第4図に通じたステップによりグロー
バル配置および仕切りの継続が中断され、また第5図から生ずるモジュールの最
終的位置がステップS3でめられる。
最適化ステップS3の開始時に所与の配置領域の分解は、各部分領域に最大で予
め定められた数にのモジュールが対応付けられているように行われている。最適
化ステップで、達成されるスライシング構造の面別用はローカルにもグローバル
にも改善される。
最大でに個のモジュールを有する各部分領域PLTのローカル最適化のために、
この部分領域のすべての可能な分解が決定され、またモジエールが生じた部分面
に対応付けられる。この最適化の際にグローバル配置の結果が考慮され、従って
最適化のための費用が減ぜられる。各分解およびモジュール対応付けに対して、
モジュールが重なりなしに配置され得る最小の長方形領域の寸法がスライシング
′f77図
国際調査報告
国際調査報告
DE 8900688
S^ 31912
Claims (12)
- 1.モジュールの寸法を含んでいるモジュールリストおよびモジュールの接続を 含んでいるネットリストの使用のもとに1つの保持体(TR)の上にモジュール (M)を配置するための方法において、a)すべての可動モジュール(Mb)が 保持体(TR)の配置領域(PL)の上にグローバル配置により、モジュールの 重心が配置領域の予め定められた点(Xr、Yr)の上に位置するように配列さ れ、またすべての固定されたモジュール(Mf)が配置領域の周縁に配列され、 b)配置領域が部分領域(PLT)に分割され(仕切られ)、その際にb1)ス テップa)で決定されたモジュールの位置に基づいてこれらが部分領域(PLT )に対応付けられ、 b2)部分領域の大きさが部分領域のなかに配列すべきモジュールに比較して決 定され、 c)モジュール(M)がグローバル配置で部分領域(PLT)のなかに、その重 心がそれぞれ対応付けられている部分領域の予め定められた点(Xr、Yr)の 上に位置するように配列され、 d)部分領域が別の部分領域に分割され、その場合にd1)ステップc)で決定 されたモジュールの位置に基づいてこれらが別の部分領域(PLT)に対応付け られ d2)また別の部分領域の大きさが別の部分領域のなかに配列すべきモジュール に比較して決定され、 e)ステップc)およびd)が、各部分領域にk個のモジュールが対応付けられ るまで繰り返される ことを特徴とする保持体上にモジュールを配置するための方法。
- 2.配置領域および部分領域の予め定められた点がそれらの中心座標(Xr、Y r)であることを特徴とする請求の範囲1記載の方法。
- 3.グローバル配置のためにモジュールのx、y座標が同時に▲数式、化学式、 表等があります▼ が極小になり、また配置領域(PL)または各部分領域(PLT)に対して付随 条件 ▲数式、化学式、表等があります▼および▲数式、化学式、表等があります▼ 1≦r≦Rに対して ここで m モジュール番号n ネ ット番号M=(・・・,m,・・・) モジュール番号の集合N=(・・・,n ,・・・) ネット番号の集合MbCM 可動モジュールの 集合MfCM 固定されたモジュールの集合b 可動モジュールの数f 固定されたモ ジュールの数x=(・・・xn・・・xm・・・)すべてのネットおよびモジュ ールのx座標のベクトルy=(・・・yn・・・ym・・・)すべてのネットお よびモジュールのy座標のベクトルunm モジュールm へのネットnの接続のx座標Vnm モジュールmへのネ ットnの接続のy座標tnm=1 ネットnがモジュールmに 接続されている場合 0 ネットnがモジュールmに接 続されていない場合Wn ネットnの重み係数Fm モジュールmの面需要r 配置 領域PLまたは部分領域PLTの番号Mr■Mb 付随条件r が適用されるモジュールの集合Xr,Yr 第r配置領域PL 、PLTの中心座標R 部分領域PLTの数が守られ るように決定されることを特徴とする請求の範囲2記載の方法。
- 4.固定されるモジュール(Mf)が配置領域(PL)の周縁においてxまたは y方向に移動可能であることを特徴とする請求の範囲3記載の方法。
- 5.部分領域(PLT)へのモジュール(M)の割り当てがそのx、y座標によ るモジュールの分類により行われることを特徴とする請求の範囲4記載の方法。
- 6.配置領域および部分領域の分割が水平および垂直切断線(SL)により行わ れ、また切断により達成される部分領域にモジュール部分集合(Mr)が割り当 てられることを特徴とする請求の範囲5記載の方法。
- 7.各領域の二分割がそれぞれ仕切りの際に行われることを特徴とする請求の範 囲6記載の方法。
- 8.対応付けられている接続が切断線(SL)を超過するモジュール(M)が部 分領域(PLT)にMin−Cut原理の追加的な応用のもとに対応付けられる ことを特徴とする請求の範囲7記載の方法。
- 9.グローバル配置および仕切りが、各部分領域のなかに1つのモジュール(M )(k−1)が配列されているときに終了されることを特徴とする請求の範囲1 ないし8の1つに記載の方法。
- 10.最適な面利用がグローバル配置の結果の利用のもとにkまでのモジュール (M)を有する部分領域(PLT)のすべての可能な分割の決定により行われる ことを特徴とする請求の範囲1ないし8の1つに記載の方法。
- 11.部分領域(PLT)のなかのモジュール(M)の配列が、各部分領域に対 してすべての可能な分解が決定され、またモジュールが生じた部分面に対応付け られ、各分解およびモジュール対応付けに対して,モジュールが重なりなしに配 置され得る最小の長方形の領域の寸法が計算され、かつ部分面の種々の可能な寸 法が形状関数にまとめられ、またこれがすべての部分領域(PLT)に対して実 行され、かつすべての部分領域の形状関数の加算によりすべての許容されるモジ ュール配列の寸法が計算されることにより最適化されることを特徴とする請求の 範囲10記載の方法。
- 12.モジュールの回転位置が最適化されることを特徴とする請求の範囲11記 載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88118251 | 1988-11-02 | ||
| EP88118251.3 | 1988-11-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04501475A true JPH04501475A (ja) | 1992-03-12 |
Family
ID=8199514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1511083A Pending JPH04501475A (ja) | 1988-11-02 | 1989-10-26 | 保持体上にモジュールを配置するための方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5267176A (ja) |
| EP (1) | EP0441810B1 (ja) |
| JP (1) | JPH04501475A (ja) |
| DE (1) | DE58907307D1 (ja) |
| WO (1) | WO1990005344A1 (ja) |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598344A (en) * | 1990-04-06 | 1997-01-28 | Lsi Logic Corporation | Method and system for creating, validating, and scaling structural description of electronic device |
| JP3220250B2 (ja) * | 1992-01-09 | 2001-10-22 | 株式会社東芝 | セル自動配置方法 |
| US5566078A (en) * | 1993-05-26 | 1996-10-15 | Lsi Logic Corporation | Integrated circuit cell placement using optimization-driven clustering |
| US5598343A (en) * | 1993-10-01 | 1997-01-28 | Texas Instruments Incorporated | Method of segmenting an FPGA channel architecture for maximum routability and performance |
| JP2922404B2 (ja) * | 1993-11-15 | 1999-07-26 | 富士通株式会社 | 集積回路の配置決定方法 |
| US5818726A (en) * | 1994-04-18 | 1998-10-06 | Cadence Design Systems, Inc. | System and method for determining acceptable logic cell locations and generating a legal location structure |
| US6493658B1 (en) | 1994-04-19 | 2002-12-10 | Lsi Logic Corporation | Optimization processing for integrated circuit physical design automation system using optimally switched fitness improvement algorithms |
| US5495419A (en) * | 1994-04-19 | 1996-02-27 | Lsi Logic Corporation | Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing |
| US5557533A (en) * | 1994-04-19 | 1996-09-17 | Lsi Logic Corporation | Cell placement alteration apparatus for integrated circuit chip physical design automation system |
| US5914887A (en) * | 1994-04-19 | 1999-06-22 | Lsi Logic Corporation | Congestion based cost factor computing apparatus for integrated circuit physical design automation system |
| US5875117A (en) * | 1994-04-19 | 1999-02-23 | Lsi Logic Corporation | Simultaneous placement and routing (SPAR) method for integrated circuit physical design automation system |
| US6155725A (en) * | 1994-04-19 | 2000-12-05 | Lsi Logic Corporation | Cell placement representation and transposition for integrated circuit physical design automation system |
| US5815403A (en) * | 1994-04-19 | 1998-09-29 | Lsi Logic Corporation | Fail-safe distributive processing method for producing a highest fitness cell placement for an integrated circuit chip |
| US5963975A (en) * | 1994-04-19 | 1999-10-05 | Lsi Logic Corporation | Single chip integrated circuit distributed shared memory (DSM) and communications nodes |
| US5535134A (en) * | 1994-06-03 | 1996-07-09 | International Business Machines Corporation | Object placement aid |
| US5638293A (en) * | 1994-09-13 | 1997-06-10 | Lsi Logic Corporation | Optimal pad location method for microelectronic circuit cell placement |
| US5696693A (en) * | 1995-03-31 | 1997-12-09 | Unisys Corporation | Method for placing logic functions and cells in a logic design using floor planning by analogy |
| JP3504394B2 (ja) * | 1995-09-08 | 2004-03-08 | 松下電器産業株式会社 | 部品配列のデータ作成方法 |
| US5818722A (en) * | 1995-11-03 | 1998-10-06 | Yoji Kajitani | Method of placing and extracting modules |
| EP0791887B1 (en) * | 1996-02-21 | 2001-05-23 | Matsushita Electric Industrial Co., Ltd. | Flip-Chip layout input apparatus and method |
| US5818729A (en) * | 1996-05-23 | 1998-10-06 | Synopsys, Inc. | Method and system for placing cells using quadratic placement and a spanning tree model |
| US5798936A (en) * | 1996-06-21 | 1998-08-25 | Avant| Corporation | Congestion-driven placement method and computer-implemented integrated-circuit design tool |
| US5835381A (en) * | 1996-06-28 | 1998-11-10 | Lsi Logic Corporation | Advanced modular cell placement system with minimizing maximal cut driven affinity system |
| US5844811A (en) * | 1996-06-28 | 1998-12-01 | Lsi Logic Corporation | Advanced modular cell placement system with universal affinity driven discrete placement optimization |
| US6026223A (en) * | 1996-06-28 | 2000-02-15 | Scepanovic; Ranko | Advanced modular cell placement system with overlap remover with minimal noise |
| US5870311A (en) * | 1996-06-28 | 1999-02-09 | Lsi Logic Corporation | Advanced modular cell placement system with fast procedure for finding a levelizing cut point |
| US6030110A (en) * | 1996-06-28 | 2000-02-29 | Lsi Logic Corporation | Advanced modular cell placement system with median control and increase in resolution |
| US6085032A (en) * | 1996-06-28 | 2000-07-04 | Lsi Logic Corporation | Advanced modular cell placement system with sinusoidal optimization |
| US6067409A (en) * | 1996-06-28 | 2000-05-23 | Lsi Logic Corporation | Advanced modular cell placement system |
| US5808899A (en) * | 1996-06-28 | 1998-09-15 | Lsi Logic Corporation | Advanced modular cell placement system with cell placement crystallization |
| US5870312A (en) * | 1996-06-28 | 1999-02-09 | Lsi Logic Corporation | Advanced modular cell placement system with dispersion-driven levelizing system |
| US5872718A (en) * | 1996-06-28 | 1999-02-16 | Lsi Logic Corporation | Advanced modular cell placement system |
| US5867398A (en) * | 1996-06-28 | 1999-02-02 | Lsi Logic Corporation | Advanced modular cell placement system with density driven capacity penalty system |
| US5831863A (en) * | 1996-06-28 | 1998-11-03 | Lsi Logic Corporation | Advanced modular cell placement system with wire length driven affinity system |
| US5963455A (en) * | 1996-06-28 | 1999-10-05 | Lsi Logic Corporation | Advanced modular cell placement system with functional sieve optimization technique |
| US5914888A (en) * | 1996-06-28 | 1999-06-22 | Lsi Logic Corporation | Advanced modular cell placement system with coarse overflow remover |
| US5812740A (en) * | 1996-06-28 | 1998-09-22 | Lsi Logic Corporation | Advanced modular cell placement system with neighborhood system driven optimization |
| US5892688A (en) * | 1996-06-28 | 1999-04-06 | Lsi Logic Corporation | Advanced modular cell placement system with iterative one dimensional preplacement optimization |
| US5980093A (en) * | 1996-12-04 | 1999-11-09 | Lsi Logic Corporation | Integrated circuit layout routing using multiprocessing |
| US6718520B1 (en) | 1997-01-27 | 2004-04-06 | Unisys Corporation | Method and apparatus for selectively providing hierarchy to a circuit design |
| US6754879B1 (en) | 1997-01-27 | 2004-06-22 | Unisys Corporation | Method and apparatus for providing modularity to a behavioral description of a circuit design |
| US6378114B1 (en) * | 1997-07-01 | 2002-04-23 | Synopsys, Inc. | Method for the physical placement of an integrated circuit adaptive to netlist changes |
| US6385760B2 (en) * | 1998-06-12 | 2002-05-07 | Monterey Design Systems, Inc. | System and method for concurrent placement of gates and associated wiring |
| US6378119B1 (en) * | 1999-05-24 | 2002-04-23 | Dell Usa, L.P. | Method and system for adaptive component placement |
| US6415426B1 (en) | 2000-06-02 | 2002-07-02 | Incentia Design Systems, Inc. | Dynamic weighting and/or target zone analysis in timing driven placement of cells of an integrated circuit design |
| US6826737B2 (en) * | 2000-12-06 | 2004-11-30 | Cadence Design Systems, Inc. | Recursive partitioning placement method and apparatus |
| US7024650B2 (en) * | 2000-12-06 | 2006-04-04 | Cadence Design Systems, Inc. | Method and apparatus for considering diagonal wiring in placement |
| EP1362373A2 (en) * | 2000-12-06 | 2003-11-19 | Simplex Solutions, Inc. | Method and apparatus for considering diagonal wiring in placement |
| US7080336B2 (en) | 2000-12-06 | 2006-07-18 | Cadence Design Systems, Inc. | Method and apparatus for computing placement costs |
| US7003754B2 (en) * | 2000-12-07 | 2006-02-21 | Cadence Design Systems, Inc. | Routing method and apparatus that use of diagonal routes |
| US6516455B1 (en) * | 2000-12-06 | 2003-02-04 | Cadence Design Systems, Inc. | Partitioning placement method using diagonal cutlines |
| US6957410B2 (en) | 2000-12-07 | 2005-10-18 | Cadence Design Systems, Inc. | Method and apparatus for adaptively selecting the wiring model for a design region |
| US7055120B2 (en) | 2000-12-06 | 2006-05-30 | Cadence Design Systems, Inc. | Method and apparatus for placing circuit modules |
| US7073150B2 (en) | 2000-12-07 | 2006-07-04 | Cadence Design Systems, Inc. | Hierarchical routing method and apparatus that use diagonal routes |
| US7096448B2 (en) * | 2001-01-19 | 2006-08-22 | Cadence Design Systems, Inc. | Method and apparatus for diagonal routing by using several sets of lines |
| US6915501B2 (en) | 2001-01-19 | 2005-07-05 | Cadence Design Systems, Inc. | LP method and apparatus for identifying routes |
| US6507937B1 (en) * | 2001-06-19 | 2003-01-14 | Lsi Logic Corporation | Method of global placement of control cells and hardmac pins in a datapath macro for an integrated circuit design |
| US6931616B2 (en) * | 2001-08-23 | 2005-08-16 | Cadence Design Systems, Inc. | Routing method and apparatus |
| US7143382B2 (en) | 2001-08-23 | 2006-11-28 | Cadence Design Systems, Inc. | Method and apparatus for storing routes |
| US7155697B2 (en) | 2001-08-23 | 2006-12-26 | Cadence Design Systems, Inc. | Routing method and apparatus |
| US6795958B2 (en) | 2001-08-23 | 2004-09-21 | Cadence Design Systems, Inc. | Method and apparatus for generating routes for groups of related node configurations |
| US7058913B1 (en) | 2001-09-06 | 2006-06-06 | Cadence Design Systems, Inc. | Analytical placement method and apparatus |
| US7225116B2 (en) * | 2002-08-20 | 2007-05-29 | Cadence Design Systems, Inc. | Method for eliminating routing congestion in an IC layout |
| US7003752B2 (en) * | 2002-11-18 | 2006-02-21 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US6996789B2 (en) * | 2002-11-18 | 2006-02-07 | Cadence Design Systems, Inc. | Method and apparatus for performing an exponential path search |
| US7624367B2 (en) | 2002-11-18 | 2009-11-24 | Cadence Design Systems, Inc. | Method and system for routing |
| US7047513B2 (en) * | 2002-11-18 | 2006-05-16 | Cadence Design Systems, Inc. | Method and apparatus for searching for a three-dimensional global path |
| US7010771B2 (en) * | 2002-11-18 | 2006-03-07 | Cadence Design Systems, Inc. | Method and apparatus for searching for a global path |
| US7080342B2 (en) * | 2002-11-18 | 2006-07-18 | Cadence Design Systems, Inc | Method and apparatus for computing capacity of a region for non-Manhattan routing |
| US7480885B2 (en) | 2002-11-18 | 2009-01-20 | Cadence Design Systems, Inc. | Method and apparatus for routing with independent goals on different layers |
| US6988257B2 (en) * | 2002-11-18 | 2006-01-17 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7171635B2 (en) * | 2002-11-18 | 2007-01-30 | Cadence Design Systems, Inc. | Method and apparatus for routing |
| US7013445B1 (en) | 2002-12-31 | 2006-03-14 | Cadence Design Systems, Inc. | Post processor for optimizing manhattan integrated circuits placements into non manhattan placements |
| US7506295B1 (en) | 2002-12-31 | 2009-03-17 | Cadence Design Systems, Inc. | Non manhattan floor plan architecture for integrated circuits |
| US7089519B1 (en) | 2002-12-31 | 2006-08-08 | Cadence Design System, Inc. | Method and system for performing placement on non Manhattan semiconductor integrated circuits |
| US8032855B1 (en) * | 2005-12-06 | 2011-10-04 | Altera Corporation | Method and apparatus for performing incremental placement on a structured application specific integrated circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3629843A (en) * | 1970-05-11 | 1971-12-21 | Bell Telephone Labor Inc | Machine process for assigning interconnected components to locations in a planar matrix |
| US4342090A (en) * | 1980-06-27 | 1982-07-27 | International Business Machines Corp. | Batch chip placement system |
| US4593363A (en) * | 1983-08-12 | 1986-06-03 | International Business Machines Corporation | Simultaneous placement and wiring for VLSI chips |
| US4577276A (en) * | 1983-09-12 | 1986-03-18 | At&T Bell Laboratories | Placement of components on circuit substrates |
| US4630219A (en) * | 1983-11-23 | 1986-12-16 | International Business Machines Corporation | Element placement method |
| US4908772A (en) * | 1987-03-30 | 1990-03-13 | Bell Telephone Laboratories | Integrated circuits with component placement by rectilinear partitioning |
| US4852015A (en) * | 1987-06-24 | 1989-07-25 | Eta Systems, Inc. | Automatic circuit layout router |
-
1989
- 1989-10-26 EP EP89911775A patent/EP0441810B1/de not_active Expired - Lifetime
- 1989-10-26 WO PCT/DE1989/000688 patent/WO1990005344A1/de not_active Ceased
- 1989-10-26 JP JP1511083A patent/JPH04501475A/ja active Pending
- 1989-10-26 US US07/684,902 patent/US5267176A/en not_active Expired - Fee Related
- 1989-10-26 DE DE89911775T patent/DE58907307D1/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5267176A (en) | 1993-11-30 |
| EP0441810B1 (de) | 1994-03-23 |
| WO1990005344A1 (de) | 1990-05-17 |
| EP0441810A1 (de) | 1991-08-21 |
| DE58907307D1 (de) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04501475A (ja) | 保持体上にモジュールを配置するための方法 | |
| Schloegel et al. | Graph partitioning for high performance scientific simulations | |
| JPH08212249A (ja) | グラフ分割化システム | |
| Aykanat et al. | Multi-level direct k-way hypergraph partitioning with multiple constraints and fixed vertices | |
| US7315305B2 (en) | Method for visualizing data | |
| CN111898330B (zh) | 基于多层次并行策略的集成电路电磁响应计算方法及装置 | |
| Sastry et al. | Stochastic models for wireability analysis of gate arrays | |
| Kakoulis et al. | A unified approach to labeling graphical features | |
| US8959473B2 (en) | Multiple level spine routing | |
| US20100036647A1 (en) | Efficient computation of Voronoi diagrams of general generators in general spaces and uses thereof | |
| US6792585B1 (en) | Method and apparatus of relative datapath cell placement with structure bonding | |
| Lee et al. | Multilevel floorplanning/placement for large-scale modules using B*-trees | |
| Upadhyay et al. | Semi-equivelar maps | |
| US11062074B2 (en) | Boundary cell | |
| May | Computer-generated multi-row schematics | |
| Chauny et al. | Sequencing punch operations in a flexible manufacturing cell a three-dimensional space-filling curve approach | |
| Wang et al. | On sampling algorithms in multilevel QR factorization method for magnetoquasistatic analysis of integrated circuits over multilayered lossy substrates | |
| Mandal et al. | Algorithms for minimizing bottleneck crosstalk in two-layer channel routing | |
| Ramey | A non-parametric test of bimodality with applications to cluster analysis | |
| Ahn et al. | GenRouter: a genetic algorithm for channel routing problems | |
| He et al. | Regular edge labelings and drawings of planar graphs | |
| Molchanov | Maximal degenerate series representations of the universal covering of the group SU (n, n) | |
| Feo et al. | OR Practice—Lagrangian Relaxation for Testing Infeasibility in VLSI Routing | |
| JPH10261004A (ja) | 半導体集積回路解析装置 | |
| Pfeiffer et al. | Synthesis of multiplexed biofluidic microchips |