JPH04501488A - ドーピングされた半導体層を製造する方法 - Google Patents

ドーピングされた半導体層を製造する方法

Info

Publication number
JPH04501488A
JPH04501488A JP2507915A JP50791590A JPH04501488A JP H04501488 A JPH04501488 A JP H04501488A JP 2507915 A JP2507915 A JP 2507915A JP 50791590 A JP50791590 A JP 50791590A JP H04501488 A JPH04501488 A JP H04501488A
Authority
JP
Japan
Prior art keywords
layer
layers
value
concentration
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2507915A
Other languages
English (en)
Inventor
ユルゲンセン ホルガー
Original Assignee
アイクストロン ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイクストロン ゲーエムベーハー filed Critical アイクストロン ゲーエムベーハー
Publication of JPH04501488A publication Critical patent/JPH04501488A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/174Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being Group III-V material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/037Diffusion-deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/933Germanium or silicon or Ge-Si on III-V

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 ドーピングされた半導体層を製造する方法技術分野 本発明は荷電担体濃度の低いドーピングされた半導体層を製造する方法に関する 。
従来技術 半導体材料におけるn荷電担体またはp荷電担体の濃度は、適宜なドーピング物 質元素を基礎結晶格子内に組み込むことによって整定される。ドーピング処理さ れた半導体層を製造するために利用される一般的な方法としての、例えばVPE 法、MOCVD法。
LPE法またはMBE法では、層形成の行なわれる基質の周辺におけるドーピン グ物質元素の濃度が出来るだけコンスタントな数値に保たれる。この場合、典型 的には単数乃至複数のドーピング物質元素が気相または液相で、もしくは分子線 として提供される。
このような形式によれば、周辺媒質と固体との間の分布係数に関して、固体内に おける、つまり製造された層内におけるドーピング物質元素の一定した濃度、ひ いては一定した荷電担体濃度が整定される。
例えば1立法センチメートル当り1016個の亜鉛原子を含有する濃度のGa1 nAs(ガリウム・インジウム砒素)層を製造するためには、亜鉛化合物におけ る約10””barの分圧が必要とされる。これに対し1015c m−3のド ーピング物質濃度を整定するためには、亜鉛化合物の分圧を1O−10bar弱 の値に設定する必要があるとされている。
ドーピングされた半導体層を製造する従来の方法においては、ドーピング物質化 合物の分圧を層形成の全期間に亙ってコンスタントな値に維持しなければならな いので、例えば1015cm−3程度の低い荷電担体濃度を有する層を形成する ためには、工業技術的にかなりの経費を投じなければならず、しかもこの場合、 実際に必要とされる精度で所望の荷電担体濃度を整定することが必ずしも保証さ れるとは限らない。
発明の要旨 そこで本発明の課題とするところは、従来公知の方法に改良を加えて、典型的に はIQ16cm””未満の低い荷電担体濃度を有するドーピングされた半導体層 を製造し得るようにする点にある。
この課題を解決すべく提案された本発明の措置は請求項1に記載されている。
本発明の基本原理は、層形成中にドーピング物質元素をコンスタントに提供する ことによってではなく、典型的な方形ドーピング物質プロファイルをシーケンス 制御し且つ全ドーピング物質プロファイルを平均化することによって所望の荷電 担体濃度整定を実施するところにある。
この場合、所定の低い荷電担体濃度を有する所望の層を製造するためには、極め て薄い多数の層が互いに重ね合わされ、比較的高いドーピング物質濃度の、つま り比較的高い荷電担体濃度の層とドーピングされていない層とを交互に有する成 層体が形成される。個々の層における厚さ寸法と荷電担体濃度とは、多数の層全 体に亙る「層表面に対して垂直な」平均化処理によって所望の低い荷電担体濃度 が得られるように設定されている。
ところで、「ドーピングされてない領域」なる概念は、例えば「その下に位置す る層」を反応容器内で形成することに基づいて存在する残留物質によって生ずる ような極めて低いドーピング物質元素濃度を有する領域を意味する。この場合に 重視されるのは、この領域におけるドーピング率を意図的にドーピング処理され る層のドーピング率ならびに所望の荷電担体濃度より著しく小さな値に抑えるこ とにのみあって、当該領域における濃度の正確な整定は「問題」とされない。
そこで本発明による方法においては、低いドーピング物質濃度を得るために必要 とされるドーピング物質担体化合物の低い分圧を規定の精度で整定しなくともよ いという利点が生ずる。むしろこの方法で必要とされるのは、比較的高い荷電担 体乃至ドーピング物質濃度を有する薄い層内においてドーピングのために「提供 された」元素の分圧を比較的高い圧力範囲で正確に整定することであるに過ぎな い。
つまり電気的な測定に際しては、高いドーピング領域と低いドーピング領域とが 平均化されるので、個々の領域または層の厚さが充分に小さな値に設定されてい る以上、平均化された値が測定されることになる。
例えば層の90パーセントがドーピングされておらず、層厚さの10パーセント が10 ”c m−3のドーピング処理を施されているとするならば、巨視的に 見てIQ15cm−3のドーピングされた層が得られることになり、またこれと 同様に、例えば層厚さの99パーセントにはドーピング処理を施さず、層厚さの 1パーセントにのみIQ17cm−3のドーピングを実施することも可能とされ る。
然しそのいづれの場合にも、ドーピング処理された領域が全層内に普遍的に存在 せしめられていなければならない。
本発明におけるその他の実施態様は、各従属請求項に記載されている。
請求項2には、特に本発明による構造の層を製作するのに適した方法が示されて いる。但し、この請求項2に挙げられた方法は、あくまでも有利であるとされる 若干の選択肢であるに過ぎず、本発明による方法として確定されたものではない 。
請求項3には、ドーピングされた層の厚さに対するドーピングされていない暦の 厚さの有利な数値範囲(比)が示されている。ドーピングされてない層の厚さが ドーピングされた層の厚さの10倍〜100倍の値に設定されているならば、ド ーピングされた層はこの倍率だけ高い「ドーピング」を有することになるので、 荷電担体濃度が極めて低い場合でもドーピング物質担体の分圧を工業技術的に処 理し得る範囲内に抑えることが保証される(請求項7)。
請求項4では、ドーピングされた層の有利な厚さ寸法、即ち「単一層」の数値と 約1100nとの間の厚さ寸法が規定されている。このような層厚さ寸法が維持 されるならば、ドーピングされてない層の厚さが「さほど大きくならない」、つ まり全層に亙る層厚さの平均化を阻むほど大きくならないことが保証されるので 、「巨視的に見て」全層はこれが恰も均質で低い荷電担体濃度を有しているかの ごとき様相を呈する。
請求項5によれば、多数の層がその製作後に熱処理される。適用される方法が異 なればドーピング物質における拡散特性もそれぞれ異なるので、その都度適宜な 二次熱処理を行なうことによって均質性をより一層高めることが出来る。
本発明による方法は、任意な半導体材料、例えば珪素(S i)またはゲルマニ ウム(Ge)をベースとした半導体、もしくはII−VI−半導体において低い 荷電担体濃度の層を提供するのに適しているが、1016c m−3未満の荷電 担体濃度を有する層を製作すべくm−v−半導体に適用すると特に効果的である (請求項6)。
図面の簡単な説明 第1図は本発明の方法により得られた半導体層におけるドーピング物質濃度をド ーピング物質担体分圧の関数としてプロットしたダイアグラム。
第2図は本発明の方法により得られた半導体層の構造を概略的に示すべく荷電担 体濃度を層厚さの関数としてプロットしたダイアグラムである。
実施例 次に、本発明の一般則を限定することな(、テキスト中では詳しく説明しなかっ た本発明における全ての詳細をも明確に開示している図示の各実施例について本 発明による方法を詳述する。
第1図には、D M Z nまたはD M Z n化合物から亜鉛をGa I  nAs内に組み込む場合の範例として、ドーピング物質濃度(縦座標に立法セン ナメートル当り原子数でプロット)がドーピング物質担体分圧(横座標にバール でプロット)の関数として示されている。
この実施例におけるプロセスパラメータは第1図中に表示されており、例えばp =20mbarはプロセス室内の全体圧を意味する。
第1図から明らかなように、10110l6’を下回る極めて低いドーピング物 質濃度を得るためには、その分圧を10”−9bar未満の極めて低い範囲内に 整定しなければならない。このように低い分圧を整定しコンスタントに維持する ためには、工業技術的にかなり複雑で費用が必要とされるのみならず、実地にお いてはこのことが実現されない場合すらしばしばある。
そこで本発明による方法では、所望される低い荷電担体濃度としての例えば10 15cm−3の濃度を整定するため、多数の薄い層をこれが比較的高い荷電担体 濃度を有する層とドーピング処理されてない層とを交互に形成するように互いに 重ね合わされる。
第2図には1μの厚さと1015c m−3の「平均的な」荷電担体濃度とを有 する層の構造が概略的に示されている。この層は層表面に対して垂直な方向で見 て多数のかなり薄い層から構成されており、それぞれ1つおキノ層カ約IQ16 cm−’の荷電担体濃度を有している。
ドーピング処理されたこれらの層は、約10倍の厚さを有するドーピングされて ない層によって互いに分離されている。この「成層体」は、これを巨視的に見る ならば、全体として約1015cm−3の荷電担体濃度を有する「極めて均質な 」層であるかのような様相を呈している。第2図における右側の縦座標には該当 の層を製作するのに必要とされる分圧が示されている。
I Q 16c m−3の荷電担体濃度を有する薄い「中間層」を製作するため には、ドーピング物質担体化合物の分圧を、荷電担体濃度1011015aの均 質な層を製作するのに必要とされる分圧の少なくとも10倍の値に設定すればよ く、従って圧力を整定し且つコンスタントに維持することが容易に達成される。
以上では本発明による方法をその一般則を限定することなく1つの実施例につい て説明したが、本発明による方法は、他のドーピング法もしくは成層法に適用し 、或いは他のドーピング物質及び基礎材料、例えば珪素またはゲルマニウムをベ ースとした半導体、乃至はII−Vl−半導体に応用することも可能である。
本発明において低いとみなすことの出来る荷電担体濃度も、使用される基礎材料 によって左右され、また所謂「ハイ・ドーピング」された層のドーピング濃度は 、その都度適用される製作法及びその都度の交換係数に応じて変動する。
’ 1)NZ+cOEZn ’ bffI□国際調査報告 国際調査報告

Claims (7)

    【特許請求の範囲】
  1. 1.荷電担体濃度の低いドーピングされた半導体層を製造する方法において、多 数の薄い層をこれが比較的高い荷電担体濃度を有する層とドーピング処理されて ない層とを交互に形成するように互いに重ね合わせ、これに多数の層全体に亙る 平均化により所望の低い荷電担体濃度が得られるように個々の層における厚さと 荷電担体濃度とを規定することを特徴とする方法。
  2. 2.MOCVD法,VPE法,LPE法もしくはMBE法によってドーピング処 理を行なうことを特徴とする請求項1記載の方法。
  3. 3.ドーピングされてない層の厚さをドーピングされた層の厚さの10倍乃至1 00倍の値に設定することを特徴とする請求項1又は2記載の方法。
  4. 4.ドーピングされた層の厚さを「単一層」の値と約100nmとの間の値に設 定することを特徴とする請求項1乃至3のいづれか1項に記載の方法。
  5. 5.多数の層をその製作後に熱処理することを特徴とする請求項1乃至4のいづ れか1項記載の方法。
  6. 6.基礎材料としてIII−V−半導体を用い、所望の低い荷電担体濃度を10 16cm−3未満の値に設定することを特徴とする請求項1乃至5のいづれか1 項に記載の方法。
  7. 7.比較的高いドーピング物質濃度を所望の低い荷電担体濃度の約10倍乃至1 00倍の値に設定することを特徴とする請求項1乃至6のいづれか1項に記載の 方法。
JP2507915A 1989-06-02 1990-06-02 ドーピングされた半導体層を製造する方法 Pending JPH04501488A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3918094.8 1989-06-02
DE3918094A DE3918094A1 (de) 1989-06-02 1989-06-02 Verfahren zur herstellung von dotierten halbleiterschichten

Publications (1)

Publication Number Publication Date
JPH04501488A true JPH04501488A (ja) 1992-03-12

Family

ID=6381979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2507915A Pending JPH04501488A (ja) 1989-06-02 1990-06-02 ドーピングされた半導体層を製造する方法

Country Status (7)

Country Link
US (1) US5162256A (ja)
EP (1) EP0428673B1 (ja)
JP (1) JPH04501488A (ja)
AT (1) ATE127959T1 (ja)
CA (1) CA2031537A1 (ja)
DE (2) DE3918094A1 (ja)
WO (1) WO1990015435A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5674766A (en) * 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US6274464B2 (en) 1998-02-06 2001-08-14 Texas Instruments Incorporated Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
US6080644A (en) * 1998-02-06 2000-06-27 Burr-Brown Corporation Complementary bipolar/CMOS epitaxial structure and process
US6653213B2 (en) * 2000-12-21 2003-11-25 Bookham Technology, Plc Structure and method for doping of III-V compounds
DE10124609B4 (de) * 2001-05-17 2012-12-27 Aixtron Se Verfahren zum Abscheiden aktiver Schichten auf Substraten
CN101802254B (zh) 2007-10-11 2013-11-27 瓦伦斯处理设备公司 化学气相沉积反应器
EP2202784B1 (en) * 2008-12-29 2017-10-25 Imec Method for manufacturing a junction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4318752A (en) * 1980-05-16 1982-03-09 Bell Telephone Laboratories, Incorporated Heterojunction semiconductor laser fabrication utilizing laser radiation
US4404421A (en) * 1982-02-26 1983-09-13 Chevron Research Company Ternary III-V multicolor solar cells and process of fabrication
GB8324531D0 (en) * 1983-09-13 1983-10-12 Secr Defence Cadmium mercury telluride
US4571275A (en) * 1983-12-19 1986-02-18 International Business Machines Corporation Method for minimizing autodoping during epitaxial deposition utilizing a graded pattern subcollector
JPH0666274B2 (ja) * 1987-07-01 1994-08-24 日本電気株式会社 ▲iii▼−v族化合物半導体の形成方法
US4960728A (en) * 1987-10-05 1990-10-02 Texas Instruments Incorporated Homogenization anneal of II-VI compounds

Also Published As

Publication number Publication date
WO1990015435A1 (de) 1990-12-13
US5162256A (en) 1992-11-10
DE3918094A1 (de) 1990-12-06
ATE127959T1 (de) 1995-09-15
EP0428673B1 (de) 1995-09-13
CA2031537A1 (en) 1990-12-03
DE59009652D1 (de) 1995-10-19
EP0428673A1 (de) 1991-05-29

Similar Documents

Publication Publication Date Title
US3956032A (en) Process for fabricating SiC semiconductor devices
US3316130A (en) Epitaxial growth of semiconductor devices
JPS62191493A (ja) 半導体物質の気相エピタキシヤル成長法
US3291657A (en) Epitaxial method of producing semiconductor members using a support having varyingly doped surface areas
JPH04501488A (ja) ドーピングされた半導体層を製造する方法
Jenkins et al. Growth of solid solutions of aluminum nitride and silicon carbide by metalorganic chemical vapor deposition
Nagao et al. Growth and characterization of Bi 12 SiO 20 films by metalorganic chemical vapor deposition
Vogg et al. Preparation and Characterization of Epitaxial CaSi2 and Siloxene Layers on Silicon
JPH0458439B2 (ja)
JPS5878418A (ja) インジウム−アンチモン系複合結晶薄膜の製造法
JPS62219614A (ja) 化合物半導体の成長方法
JPS63179513A (ja) 非混和性化合物半導体四元混晶の製造方法
Thornton et al. Strain and defect generation during interdiffusion of GaAs into Al0. 5In0. 5P
Pietzonka et al. Atomic force microscopy on (001) surfaces of GaAs MOVPE layers
JP2754549B2 (ja) Ga▲下0▼.▲下5▼In▲下0▼.▲下5▼P結晶の成長方法
RU2064541C1 (ru) Способ получения гетероструктур на основе полупроводниковых соединений
JPS62159415A (ja) 単結晶半導体薄膜の製造方法
JPS6062109A (ja) 化合物半導体材料
JPS59501359A (ja) 超高純度のエピタキシアル・シリコン
JPH01120011A (ja) InP半導体薄膜の製造方法
JPS63266812A (ja) 半導体結晶成長法
KR100520744B1 (ko) 덮개층 형성과정에 온도의 변화를 주는 방법을 이용한자발형성 양자점의 수직 적층방법
JP2574225B2 (ja) 多成分薄膜
Dip et al. Atomic layer epitaxy of AlAs and AlxGa1 xAs for device application
JPH0289306A (ja) 半導体薄膜の形成方法