JPH04503891A - 用途を特定したテープ自動ボンディング - Google Patents

用途を特定したテープ自動ボンディング

Info

Publication number
JPH04503891A
JPH04503891A JP2515552A JP51555290A JPH04503891A JP H04503891 A JPH04503891 A JP H04503891A JP 2515552 A JP2515552 A JP 2515552A JP 51555290 A JP51555290 A JP 51555290A JP H04503891 A JPH04503891 A JP H04503891A
Authority
JP
Japan
Prior art keywords
tape
pattern
layer
integrated circuit
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2515552A
Other languages
English (en)
Inventor
ヴァーノン,ロバート・ディー
Original Assignee
ザ・フォックスボロ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザ・フォックスボロ・カンパニー filed Critical ザ・フォックスボロ・カンパニー
Publication of JPH04503891A publication Critical patent/JPH04503891A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/077Connecting of TAB connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/453Leadframes comprising flexible metallic tapes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927Machine readable code, e.g. bar code
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936Marks, inscriptions, etc. for information
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0195Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0505Double exposure of the same photosensitive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0551Exposure mask directly printed on the PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1545Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/101Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/106Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/601Marks applied to devices, e.g. for alignment or identification for use after dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/701Tape-automated bond [TAB] connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本特願は本特願の譲渡人に譲渡された“Method of Pattertv g Re5is(レジストのパターン方法)”という名称のLake他への米国 特許第4.666.818号に関連する。
発明の背景 本発明はテープ自動ボンディングに関する。
テープ自動ボンディング(TAB)とは半導体チップ(ダイ)を次のレベルの相 互接続(例えばプリント回路(P C)あるいは集積回路バ・yケージ)に接続 するために使用される相互接続システムである。TABはスプロケット孔とウィ ンドウとを画成している基板を有するTABテープと前記基板上に重ねられた相 互接続パターンでフレームに配置された複数の導体とを使用する。各フレームの 導体は各々のウィンドウ上を延在する。集積回路(IC)のダイがダイの下方か らウィンドウへ挿入され、TABの入力側と出力側(I 10)がウィンドウの 上を延びる導体の端部に接合される。Icを装着した導体は次いでTABテープ から切断され、同時に表面実装技術を用いてPC盤に装着される。
従来のTABテープは希望する導電部分のパターンを含むマスクを導電性材料の 層の上にフォトレジストの層を重ねたテープ上に整合させ、マスクを介してテー プのフォトレジストの部分を高エネルギ電磁放射線に露出させ、一定量テープを 前進さ也テープの別の部分を露出することにより作られる。テープの後続の部分 が露出されるにつれて、先行部分のフォトレジスト層が現像されて導電性部分の パターンを画成する。前記パターンは導電性材料の層を工・クチングしてテープ の表面上に相互接続パターンで配置された導体のフレームを提供する。
TABに対する代案は個々のワイヤがICダイの入力側と出力側並びにPC盤の 間でボンディングされるワイヤボンディングである。TABは広く認められた複 数の利点を提供する。その利点は高機能性盤密度とプリント回路(PC)盤の実 体財産価値の低減、容積当り作動に対する低組立てコスト、TABが要する導電 性材料が著しく少ないことによる材料費の低減、機械的安定性の向上、TABリ ードの長さが短いためICダイと次のレベルの相互接続の間のワイヤ長さを低減 することによる性能の向上およびIcダイの裏側を直接熱だめに取り付けうるこ とによる放熱性の向上を含む。さらに、1Cダイはテープによって支持された導 電性部分にボンディングされるので、TAB技術は各ICダイを電気的にテスト し、いずれかの盤レベルの組立ての前にバーンインできることにより品質管理を 改良する。Prtuted C1rcuif AssemblyのVol、3゜ No、3 (1989年3月)の28−30頁のBanksの論文”Facts about TAB、並びにPrtuted C1rcuif Assembl yのVol、3.No、3 (i989年3月)35−37頁のCa5tro  vil 1aの論文”5urface Mouot and TAB;Thei rImpbct on PwBs’を参照されたい。
TABの利点が広く認められているにもかかわらず、TABの現在の技術は多数 の制限がある。現在のところTABは未露出のTABテープと整合させる必要が あるマスクを用いて作られているので、TAB法は現在一連のチップ相互接続パ ターンを有するテープを作るためにのみ用いられている。しかしながら、半導体 産業では、現在標準化されたチップ設計から特定の用途特定集積回路(ASIC )に移行しつつある。ASICは特定の用途に対して設計された集積回路であり 、ユーザに対して特定の設計におけるチップ数を低減させるという利点を提供す る。ASIC設計の数は増加しており、この増加と共に種々のチップ相互接続パ ターンの数も増加している。従って、TAB技術も「高容量で、ロングランの、 リール間で巻返しされる大量生産チップパターンから、低容量で、ショートラン の単−ASICパターン」へ移行する必要がある。Electronic Er grnuing Trmesの555号(1989年9月11日)「12頁のA ugelucci Sr、による論文“The 5tate of TAB 1 uter cmnects”を参照。
この制限に加えて、小組立体が次のレベルの集積に対して必要とされる都度丁度 完成するというジャストインタイム在庫管理が益々使用されている。現在のTA B技術は、現在の形態のTABは同じチップの相互接続パターンのロングランを 創成するための使用に対してのみ効率的であるからジャストインタイムという考 え方には相反する。
さらに別の制限はTAB技術を例えばプロトタイプのような新規あるいは独特の システムの開発に用いる場合に発生する。例えば現在のTAB技術の設計エンジ ニアリングやフォトツーリングのような非繰返し性のエンジニアリングコストは 、例えばプロトタイプシステムのような低容量の適用に用いられる場合、法外に 高価で、かつ時間のかかるものである。
発明の要約 本発明は好適実施例においては、テープ自動ボンディングを用いて集積回路をそ れにボンディングしうるテープをパターン化する融通性のある自動化方法からな る。本発明はこの目的を、高価なフォトツーリング、特殊レジスト、高エネルギ 放射線源あるいは同一の相互接続パターンのロングランなくして達成する。本発 明の方法はテープの写真フィルム層の一部をコンピュータで指向されたエネルギ に選択的に露出し、集積回路の相互接続パターンを形成し、フィルムを現像して 相互接続パターンの像を提供することを含む。次いで、写真処理可能の層はフィ ルム層を通して概ね均等に分配された指向性エネルギに露出され、製作されつつ 、ある相互接続パターンに対応する導体を提供すべく導電性層と関連して処理さ れる。この方法によりテープは連続的にパターン化できる。
好適実施例の一局面においては、フィルムの一部分が指向性のエネルギに露出さ れ例えば機械で読み取りつるコードのような識別パターンを形成することができ 、次いで現像、露出処理することによりテープ上に識別部分を提供する。前述の 方法によれば、テープは複数の種々の相互接続パターン並びに複数の種々の識別 パターンに露出され、各々の異なる相互接続パターンに対応する識別部分ができ る。
別の好適実施例においては、本発明はテープを高速でパターン化し、テープ自動 ボンディングを用いて集積回路ダイをそれにボンディングしうる複数の重複相互 接続パターンを提供する。本発明の方法はテープを連続的に進行させ、テープの フィルム層の相互接続部分を集積回路の相互接続パターンを用いて間欠的に照射 し、フィルムと相互接続パターンで導体を提供する部分のフォトレジスト層とを 処理し、前記照射と処理とを繰り返して複数の重複相互接続パターンを提供する ことを含む。
本発明の一好適実施例においては本発明は相互接続部分の間で識別部分を提供し 、テープを集積回路ボンディング機構まで前進させ、例えば識別部分を用いて特 定の相互接続パターンにボンディング集積回路のダイのタイプを検出することに より集積回路ダイをテープの各々の相互接続パターンにボンディングする。また 、識別部分を用いて特定のフレームに介在する集積回路のタイプを検出し、例え ばPC盤のような次のレベルの相互接続での希望する個所に集積回路を位置させ ることができる。
別の局面においては、本発明はテープ自動ボンディングに用いるべきテープ上に 集積回路ウィンドウを位置させる方法を含む。この方法は指向性のエネルギに対 して感光する未現像フィルムの層を基板上に設け、テープの一部にあるフィルム を集積回路ウィンドウに対応するパターンで指向性エネルギに選択的に露出し、 基板上のフィルムを現像し、基板を別の方向の指向性エネルギに露出し、基板を 処理してテ・−プに集積回路ウィンドウを設けることを含む。
別の局面においては、本発明はTABテープを作るための新規な材料を含む。
この材料はスプロケット孔を画成する誘電性基板と、基板上に重ねられた導電性 材料の層と、導電性材料の層上に重ねられたフォトレジスト材の層と、フォトレ ジスト層上に重ねられた写真フィルムの層とを含む。本発明のこの局面の好適実 施例においては、基板はウィンドウを画成でき、導電性層をウィンドウ上に重ね ることができる。
別の局面においては、本発明はテープ自動ボンディング用のテープのための基板 を作る装置である。本装置はスプロケット孔を画成する誘電性基板と、基板上に 重ねられたフォトレジストの層と、フォトレジストの層上に重ねられたフィルム の層とを含む。
さらに別の局面においては、本発明はテープ自動ボンディング用のテープ完成品 に関する。このテープはスプロケット孔とウィンドウとを画成する基板と、該基 板上に重ねられた導体とを含み、該導体は複数の種々の相互接続パターンで配置 されている。また、識別部分が基板上の相互接続パターンの間に介在しているこ とも本実施例に対して好ましい。
図面の簡単な説明 第1図は本発明によるTABテープの一部の線図の平面図。
第2図は本発明により集積回路ダイかボンディングされるTABの一部の、第1 図の線2−2に対応する線に沿って視た縦断面図で斜視図。
第2A図は本発明の原理により、第1図のTABテープを作るために使用する材 料の線図で断面図。
第3図は本発明によりTA、Bテープを作るための連続した処理ラインの線図の 機能図。
第4A図から第4G図はテープに連続した部分を提供するために一連のステップ を経由するTABの線図で断面図。
第5A図と第5B図は本発明による、相互接続パターンと識別部分とを有するT ABテープの線図。
第6図は本発明による、ASIC5を備えたプリント回路盤等を作るシステムの 機能ブロック線図。
第7図は本発明よる、TABに相互接続パターンを高速で繰り返し作るシステム の機能線図。
第8図は本発明による、TABテープ基板にウィンドウを提供するテープの断面 図である。
第1図はバーコードフレームにより分離された一連のチップリードフレームにお ける種々の寸法およびリードパターンを備え、ASICSに装着しつる状態の完 成形態の本発明による単−TABテープの一部を示す。第2図はICがテープに 接合された後、即ちコネクタを切断し、リードとチップとを、例えばPC盤上の 所定の位置にボンディングさせる自動化され順次基板を作る機構まで送れる状態 にあるテープを示す。
第1図と第2図とを参照すれば、TABテープ12はウィンドウ13゛ とテー プ12を運ぶために用いるスプロケット孔14と、テープ12の面で担持された 導体16とを含む。各導体16はテストバッド18と、コネクタ部分20と、ボ ンディング部分22とを含む。ボンディング部分22は、ダイ23上のI10端 子レイアウトとマツチする内側のリードボンド(ILB)パターン22aと、次 のレベルの相互接続(例えばプリント回路(p c)盤のような断続したパッケ ージあるいは相互接続基板)とマツチする外側リードボンド(OLE)パターン 22bとを提供する。ILBテープパターンのリードは、同時に圧縮ボンドサー モードを用いるか、あるいは順次レーザあるいはその他の指向性エネルギ源を用 いることによりダイの■/○にボンディングされる。次いで、ボンディング部分 22はパンチ装置により点線24において取り外されてOLBパターン22bに 対応する導体を提供する。OLEパターン22bに対応する導体は次いで、ボン ディング機構を含むパンチを用いるか、あるいはボンディング機構が導体を次の レベルのコネクタにボンディングしている間にパンチに導体を次のレベルの相互 接続に対して保持させることにより次いでレベルの相互接続に対して接続される 。
TABテープ12の導体16はチップ相互接続パターン32.34のフレーム内 に配置されている。各フレームは異なるパターンである。第2図に示すように、 各フレームを囲むシークストリップ33はダイの材質と適合するパターン化した 銅に適当な金属をメッキする共通の電極を形成する。テストのために相互接続パ ターンを遮断するには切込み35を作ってパターンを断続させて該パターンをシ ークストリップ33から電気的に遮断する。
第1図に示すように、テープ12はまた、識別部分36より先行する、あるいは 後続のフレームについての情報(例えば特定の相互接続パターンの識別と各々の 特定形状の数)を提供する識別部分36(例えば、バーコードのような機械で読 み取り可能のコード)を含む。
第2A図を参照すれば、未露出テープの断面図が示されている。テープは第1図 に示す仕上りTABテープ12を作るための初期の材料の形態である。未露出テ ープ40は、例えば銅のような導電性材料44の均一層を担持しており、Kap tonの商標でE、1.duPont beNemouris Co、がら市販 されている予め穿孔した誘電フィルムベースである基板42を含む。予め打抜( ことによりウィンドウ45を提供し、穿孔することによりスプロケット孔14を 提供する。導電性層44にフォトレジスト層46が重ねられている。例えば商品 番号08115によりAgfa−Gevaertから市販されるか、あるいは商 品番号TS5により3Mから市販されている高解像度で、高コントラストの整色 フィルムであるストリップベースの写真フィルム48の薄いシートが層46上に 重ねられている。フィルム48はベース層48aと乳剤層48bとを含む。基板 42は厚さが7ミル(0,00フインチ)であることが好ましく、フォトレジス ト層46は厚さが1ミルであることが好ましく、フィルム46は厚さが1/4か ら1/2ミルであることが好ましい。
製造方法 第3図および第4A図から第4G図を参照すれば、TABテープ12を作るため のシステム50は、特定のTABテープのための希望するチップ接続パターン3 2.34が収容されている(例えば従来のコンピュータのような)制御装置5. 5を含む。供給リール52から送られてくる未露出のテープ40(第2A図)は (例えばMAPHWatertounのGeneral Scannwy、1n cから市販されている高解像度のオン/オフの一方向性スキャナであるフォトプ ロッタ54を通して運ばれる。制御装置55は希望するチップ接続パターンの座 標をデジタル化したフォトプロッタ54の制御入力側まで伝送し、フォトプロッ タ54は指向性エネルギを乳剤層48bへ選択的に供給し、その中で露出部分の 高度に画成されたパターンを提供する(第4A図)。テープは標準速度で一方向 にフォトプロッタ54を通って運ばれるので、フォトプロッタ54はテープが運 動している方向に対して概ね垂直である別の方向において運動できるのみでよい 。
乳剤の層48bが露出された後テープはモノバスのフィルム処理装置56まで進 行し、該処理装置においてフィルムは写真現像薬品を用いて現像され高度に画成 された高コントラストの像49をフィルム48の乳剤層48b(第4B図)上で 提供する。非浸透性のフィルムベース48aがその下に位置するレジスト46( 第2A図)が写真現像薬品に対して露出されないように保護する。
次いで希望に応じて像を像識別装置57により検査すればよく、該識別装置57 はTABテープ上の像を検出し、像に関する情報を制御装置55へ送り、該制御 装置が像が希望するパターンに対応しているか否か確認する。この情報は、フォ トプロッタ54が正しく作動しているか否か、かつフィルムプロセッサ56がフ ィルムを適正に現像しているか否か検出するために使用しうる。テープが完全に 作られる前に像が検出されるので、プロセスに係わる問題は処理中に直ちに検出 される。
次いで、テープは抵抗露出装置58(例えばUVフラッドランプ)を通され、該 露出装置においてフォトレジスト層46が、乳剤層48(第4C図)を露出する ために用いたものと異なる希望するエネルギに均一に露出される。フィルム48 の像での暗い領域49は指向性エネルギと、下に位置するレジストの遮断部分と を吸収する。しかしながら、フィルム48が透明のままである場合指向性エネル ギはフォトレジスト層46へ進みその下の部分61を重合する。別の指向性エネ ルギは乳剤層48bに付与されたものと異なるエネルギレベル即ち異なるエネル ギスペクトルを有する。露出装置58において、この指向性エネルギの持続時間 と強度とは調整可能である。希望する接続パターンの像を包含する乳剤層48b はフォトレジスト層46の上で緊密に接触した状態で固定されるので、テープと 像とは完全に整合している。
次いで、フィルム48はテープから、巻取りリール59へ剥離されフォトレジス ト層46を露出する(第4D図)。テープは次いでレジスト現像および銅エツチ ングバス60を通して進行する。バス60はレジストのパターン化を完了するの に必要な多数のセグメントを有している。フォトレジスト46の非重合化部分は 化学作用により除去され、導電性層40の選択された領域にわたって、重合化さ れた部分61のみを残す(第4E図)。導電性層40はエツチングされ導体16 (第4F図)並びに識別部分36を形成する。次に、重合化された部分61が化 学的に除去され制御装置55の規定通り導体を残す(第4G図)。必要に応じ、 導体はダイの材質と適合するように電気メッキされる。導体パターンが形成され た後、テープは処理されたテープの巻取リリール62に巻き上げられる。テープ は標準的な写真フィルムサイズ(例えば35ミリ)であるので、本システム50 を通してテープを送る機構は周知で、極めて安定している。
フォトプロッタ54、フィルム処理装置56、露出装置58およびレジスト現像 およびエツチングバス60とは全て、完了するに最長時間をかけるプロセスによ り決められる均一速度で機能するように調整される。テープ12は一定速度で進 行し、プロッタ54は連続して交互の識別部分36と接続パターン32.34と を発生させる。制御装置55は該制御装置55に記憶された一連の種々のパター ンを順次プロッタ54へ送ることにより種々の接続パターンをテープの同じスト リップ上でプロッタ54が容易に形成できるようにする。
直接フォトプロットするTABシステムにより融通性が向上する。例えば、相互 接続パターンを、希望する実装順序に対応する順序とされた複数の種々パターン でテープ上に位置させることができる。例えば、もしPC盤が4種類のASIC 8を必要とし、複数の盤が作られているとすれば、テープ上の相互接続パターン はASIC3により提供される4種類の相互接続パターンを順次繰り返すように 構成しつる。この例においては、識別部分は2種類の要領で追従する4種類のパ ターンを識別しつる。各パターンに対して個別のコードを用いてよく(第5A図 )、あるいは1個のコードで4個の順次パターンを識別してもよい(第5B図) 第6図を参照すれば、TABボンディングシステムが示されており、このシステ ムは前述の融通性を利用しているシステム50によりTABテープ12が作られ た後、TABテープ12はリール62に巻き、従来ICダイと接続するためにイ ンベントリ70に位置すればよい。代替的にTABテープ12をICダイをテー プに接合するために直ちに用いてもよい。
TABテープ12をICダイに接合するとき、コードリーダ72がまずTABテ ープ12の識別部分36を読み取りICダイについての情報74を検出する。
この情報は接合すべきICダイのタイプ、追従すべき単一ダイタイプの倍数のカ ウント、あるいは後続のICダイの特定の順序を含みうる。フレーム番号を含め てもよい。ICダイおよびTABテープの双方の一連番号とロット番号について の情報を情報部分36に記憶した情報に含めてもよい。この情報の全ては制御装 置I55に送られ、制御装置はこの情報を用いていずれのダイをTABテープに 接合すべきか決める。またこの情報は制御装置55を用いて接合されつつあるI Cダイのタイプの全体カウントと(例えば在庫管理のために)特定のダイか接合 されるテープについての情報を提供し、かつ(例えば、品質管理のために)欠陥 部品を追跡できる。
制御装!255はいずれのダイをボンディング機構78へ提供すべきかについて の指示をダイ機構76に与える。TABテープ12にある種々の相互接続パター ンと対応するようにICダイをダイ機構76に順次装てんすることができる。代 替的に、グイ機構76は制御装置55を介してテープによって知らせるにつれて リアルタイムで指示されたダイを選択することができる。
次いで、ボンディング機構76はICダイをTABテープ12のILBパターン 22aに接合する。ボンディング部分22は圧縮ボンディングサーモードを用い て同時にボンディングでき、あるいは制御装置55によって制御されるレーザあ るいはその他の指向性エネルギ源を用いて個々にボンディングすることが可能で ある。
ICダイを装着し、遮断切欠き部35を開放させたTABテープは次いでテスト ステーション80まで送られ、テストステーションではテストバッド18を用い てICダイをテストし、かつ/またはバーンインする。テストに関する情報は制 御装置55に提供される。もしICダイか不具合であるとすれば制御装置55は このダイを不合格としてフラッグし、この情報をそのファイルに記憶する。もし 製作が連続していて(即ちTABがテストの前に在庫されていなかった)、かつ ICがテストで不合格となるとすれば、制御装置55はTAB発生発生子ステム 50令して不合格のICに対応する別の相互接続パターンを発生させる。この相 互接続パターンがボンディング機構78に達すると、制御装置55はダイ機構7 6に指令して別のICダイをボンディング機構78に提供する。従って、下位レ ベルの組立ての失敗のために上位レベルの組立ては停止しないのでジャストイン タイムの製作が促進される。
希望に応じて、ICダイを装着したTABテープはICダイのテストおよびバー ンイン80の前あるいは後のいずれかでインベントリ82に収納してもよい。
TABテープかインベントリに入れられるとすれば、システム50の次のステー ジに進む前に、制御装置55は再び識別部分を用いて存在している特定のICダ イを検出する。
ICダイかテストされた後、テープを接着したICはOLBパターン22bにお いてボンディング機構86を用いてPC盤に直接取り付けることができる。TA Bテープ上のICダイのタイプに関する制御装置55に記憶された情報を用いて 特定のICダイをどこに位置させるべきかボンディング機構86に指令すること ができる。このように、複数の種々のTABパターンを有するテープを作ること ができるので、単一のテープを用いて、多数の種々の標準ICSやAS I C 8の混在を必要とする単一のプリント回路盤を組み立てるに必要とされる全ての ICを提供することができる。
その他の実施例 、その他の実施例も特許請求の範囲に含まれている。
例えば、第7図はTABテープ上で重複相互接続パターンを高速で作るシステム を示している。前記システム70はフィルム48の高乳剤速度を利用している。
高速システム70はフォトプロッタ54の代りにフォトフラッシュ72とフォト マスク74を用いる点でシステム50と相違する。作動時、フォトフラッシュ7 2はフォトマスク74を介して未露出のテープ40に指向性エネルギの短いバー ストを提供するエネルギは、短く、かつレジストの露出に要するものより相対的 に低エネルギであるので、露出の間フォトマスク74をテープ40に緊締したり 、あるいはテープの運動を止める必要がない。このためマスクの整合に係わる問 題は比較的少なくなる。像認識装置57を用いて、フラッシュ72が相互接続部 分の位置と同期的にエネルギを提供しているか否かを検出することができる。テ ープは高乳剤速度を有するフィルムの層を含むので、テープはフラッシュが基本 的に瞬間的であるフラッシュを提供するため連続的な形で運ぶことができる。こ のように、同じレイアウトを有している複数のチップ部分が所望されると、フォ トプロッティングの代りにフィルムの像露出を用いることにより基本的に連続的 にテープ上に前記チップ部分を位置させればよい。
また第8図を参照すれば、未露出テープ100の断面図が示されている。テープ 100は予め打抜いたテープの代りに用いて種々の形状やサイズのウィンドウを 基板42aにおいて提供する。ウィンドウが提供された後は基板は基板42(第 2A図)と同じである。未露出テープ100は基板42a、例えばKaptOn という商標名でE、1.du Pont de Nemours Co、から市 販されている穿孔された誘電フィルムベースを含む。穿孔によりスプロケット孔 14を提供する。フォトレジスト層46が基板42aに重ねられる。例えば商品 番号08115によりAgfa−Gevaertから、あるいは商品番号TS5 より3Mから市販されている高解像度で高コントラストの整色フィルムであるス トリップベースの写真フィルム48の薄いシートが層46上に重ねられる。
フィルム48はベース層48aと乳剤層48bとを含む。基板42aは厚さが7 ミルであることが好ましく、フォトレジスト46は厚さが1ミルであることが好 ましく、フィルム46は厚さが1/4から1/2ミルであることが好ましい。
製造時、フィルム48が希望するウィンドウ部分に対応するパターンで照射され 、前記機構60のエツチング部分が銅エツチング部分でなくむしろ基板エツチン グ部分であることを除いて第3図を参照して前述した方法を用いてウィンドウ4 5が基板42a上に設けられる。この方法により複数の種々形状のウィンドウを 有するTABテープを有利に提供する。
当該技術分野の専門家にはその他の実施例も想起される。例えば識別部分36は 例えば手作業で読み取り可能のコードあるいはドツトコードのようないずれかの タイプのコードでよい。また、例えばPC盤の代りに、次のレベルの相互接続は 集積回路パッケージあるいはいずれかその他の次のレベルの相互接続基板あるい はTABテープであってもよい。
浄書(内容に変更なし) 浄書(内容に変更なし) 手続補正書坊幻 平成 4年 4月 7日り防

Claims (29)

    【特許請求の範囲】
  1. 1.集積回路のダイがボンディングされるテープであって、テープ自動ボンディ ングに使用するテープをパターン化する方法において、基板上に重ねられた導電 層上に重ねられた写真処理可能層上に重ねられ、指向性エネルギに感光する未露 出で未現像の写真フィルムの層を有するテープを提供し、 対応する集積回路に相互接続パターンで前記フィルムの多数のフレームを前記の 指向性エネルギに選択的に露出し、 前記テープを現像バスを通して前進させ、前記基板上の前記フィルムを現像して 前記フレームに前記集積回路の相互接続パターンの像を提供し、 前記テープを露出ユニットを通して前進させ、前記テープの一連の各々のフレー ム上に概ね均一に分配された前記の種々の指向性エネルギに写真処理可能の層を 露出し、前記フレームを写真処理可能の層の処理ユニットまで前進させ、前記写 真処理可能の層と前記導電性層とを処理して前記テープの多数のフレームに、前 記の集積回路相互接続パターンに対応する導体のパターンを提供することを含む テープをパターン化する方法。
  2. 2.前記テープを集積回路ボンディング機構まで進行させ、集積回路ダイを前記 相互接続パターンの導体にボンディングすることをさらに含む請求項第1項に記 載の方法。
  3. 3.前記基板がウィンドウを画成し、 前記集積回路ダイが前記ウィンドウにおいて前記導体にボンディングされる請求 項第2項に記載の方法。
  4. 4.前記フィルムの一部を識別パターンで前記の指向性エネルギに選択的に露出 することをさらに含み、前記の現像、露出および処理が前記テープにおいて識別 部分を提供する請求項第1項に記載の方法。
  5. 5.前記識別部分が機械で読み取り可能のコードを含む、請求項第4項に記載の 方法。
  6. 6.前記フィルムが複数の種々の相互接続パターンに露出される、請求項第1項 に記載の方法。
  7. 7.前記テープが連続的にパターン化される、請求項第6項に記載の方法。
  8. 8.前記テープが複数の種々の相互接続パターンと複数の種々の識別パターンに 露出される請求項第4項に記載の方法。
  9. 9.各々の相互接続パターンに対応する識別部分が介在する、請求項第8項に記 載の方法。
  10. 10.前記識別部分が相互接続パターンのタイプと相互接続パターンの各タイプ の数とを指示する、請求項第9項に記載の方法。
  11. 11.テープ自助ボンディングに使用されるテープを高速パターン化してそれに 集積回路ダイがボンディングされる複数の重複相互接続パターンを提供する方法 において、 基板上の導電性層の上の写真処理可能層上に未露出で未現像の写真フィルムの層 を備えたテープを提供し、 前記テープを前進させ、 前記テープの相互接続部分を前記相互接続パターンで照射し、前記部分の前記フ ィルムとフォトレジストとを処理して前記の相互接続パターンで導体のフレーム を提供し、 前記の照射および処理を縁り返し前記の複数の重複相互接続パターンを提供する ことを含むテープを高速パターン化する方法。
  12. 12.識別パターンで前記相互接続部分の間の部分を照射して前記相互接続部分 の間で識別部分を提供することをさらに含む請求項第11項に記載の方法。
  13. 13.前記テープを集積回路ボンディング機構まで前進させ、集積回路ダイを前 記テープの各々の相互接続パターンにボンディングすることをさらに含む請求項 第12項に記載の方法。
  14. 14.前記識別部分を用いて特定の相互接続パターンにボンディングすべき集積 回路ダイのタイプを決めることをさらに含む請求項第13項に記載の方法。
  15. 15.集積回路ダイを前記テープにボンディングした前記テープを実装機構まで 前進させ、 前記集積回路ダイを次のレベルの相互接続に実装することをさらに含む請求項第 14項に記載の方法。
  16. 16.前記識別部分を用いて前記テープの特定のフレームに介在する集積回路の タイプを検出し、 集積回路のタイプに基いて次のレベルの相互接続の特定の個所に集積回路を位置 させることをさらに含む、請求項第15項に記載の方法。
  17. 17.テープ自動ボンディングで使用すべきテープに集積回路ウィンドウを設け る方法において、 指向性エネルギに感光する未現像のフィルムの層を基板にわたって提供し、前記 テープの一部にある前記フィルムを前記集積回路ウィンドウに対応するパターン で前記の指向性エネルギを選択的に露出し、前記フィルムを基板上で現像し、 前記基板を別の指向性エネルギに露出し、前記基板を処理して前記テープに集積 回路ウィンドウを設けることを含む集積回路ウィンドウを設ける方法。
  18. 18.テープ自動ボンディング用テープを作る材料において、スプロケット孔を 画成している誘電基板と、前記基板にわたって重ねられた導電性材料の層と、前 記導電性材料の前記層の上に重ねられたフォトレジスト材料の層と、前記フォト レジストの層上に重ねられたフィルムの層とを含むテープ自動ボンディング用テ ープを作る材料。
  19. 19.前記フィルムの層が乳剤層とベース層とを含む、請求項第18項に記載の 材料。
  20. 20.前記基板がウィンドウを画成し、前記導電層が前記ウィンドウ上に重ねら れている、請求項第18項に記載の材料。
  21. 21.テープ自動ボンディング用テープのための基板を作る材料において、ソケ ット孔を画成する誘電性基板と、 前記基板に重ねられたフォトレジストの層と、前記フォトレジストの層上で重ね られたフィルムの層とを含むテープ自動ボンディング用テープのための基板を作 る材料。
  22. 22.テープ自動ボンディングのための装置において、スプロケット孔とウィン ドウとを画成する基板と、前記基板上に重ねられた導電性部分とを含み、前記導 電性部分が複数の種々の相互接続パターンで配置されている、テープ自動ボンデ ィングのための装置。
  23. 23.テープ自動ボンディングのための装置において、スプロケット孔とウィン ドウとを画成する基板と、前記基板に重ねられた導電性部分とを含み、前記導電 性部分が相互接続パターンで配置されており、かつ前記基板に重ねられた識別部 分をさらに含む、テープ自動ボンディングのための装置。
  24. 24.次のレベルの集積を適正に充填するためにテープ自動ボンディングを用い て集積回路を作る方法において、 前記の次のレベルの集積の要件に対応する複数の種々の相互接続パターンを有す るテープを提供し、 第1のパターンにおいて前記の種々の相互接続のパターンをそれぞれの集積回路 ダイにボンディングし、 第2のパターンにおいて前記の種々の相互接続パターンを前記の次のレベルの集 積の各導体にボンディングすることを含む、集積回路を作る方法。
  25. 25.前記テープが識別部分を含み、かつ前記識別部分を用いて、いずれの集積 回路のダイが特定の相互接続パターンに対応するかを識別することをさらに含む 、請求項第24項に記載の方法。
  26. 26.前記の識別部分を用いて前記の次のレベルの集積のいずれの導体に前記相 互接続パターンをボンディングすべきか決める、請求項第25項に記載の方法。
  27. 27.前記第1のパターンが内側のリードボンドパターンに対応し、前記第2の パターンが外側のリードボンドパターンに対応する、請求項第24項に記載の方 法。
  28. 28.前記の次のレベルの相互接続にボンディングする前に前記集積回路ダイを テストすることをさらに含む、請求項第24項に記載の方法。
  29. 29.前記の次のレベルの相互接続にボンディングする前に前記集積回路ダイを バーンインすることをさらに含む請求項第24項に記載の方法。
JP2515552A 1989-10-13 1990-10-10 用途を特定したテープ自動ボンディング Pending JPH04503891A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42124789A 1989-10-13 1989-10-13
US421,247 1989-10-13

Publications (1)

Publication Number Publication Date
JPH04503891A true JPH04503891A (ja) 1992-07-09

Family

ID=23669772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2515552A Pending JPH04503891A (ja) 1989-10-13 1990-10-10 用途を特定したテープ自動ボンディング

Country Status (6)

Country Link
EP (1) EP0448702B1 (ja)
JP (1) JPH04503891A (ja)
KR (1) KR920702046A (ja)
CA (1) CA2027509A1 (ja)
DE (1) DE69021549T2 (ja)
WO (1) WO1991006137A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IES20000567A2 (en) * 1999-07-13 2001-02-21 Mv Res Ltd A circuit production method
WO2001054194A1 (en) * 2000-01-20 2001-07-26 Zavitan Semiconductors, Inc. Personalized hardware

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3347856A (en) * 1965-02-08 1967-10-17 Robins Co Inc A H 1-lower-alkyl-3-pyrrolidyl nu-loweralkyl- and lower-cycloalkyl-nu-arylcarbamate antispasmodics and antidepressives
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits
US4666818A (en) * 1985-06-10 1987-05-19 The Foxboro Company Method of patterning resist for printed wiring board
GB2178231A (en) * 1985-07-22 1987-02-04 Quick Turnaround Logic Limited Tape automatic bonding or circuitry to an electrical component
US4701363A (en) * 1986-01-27 1987-10-20 Olin Corporation Process for manufacturing bumped tape for tape automated bonding and the product produced thereby
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
JPH02143466A (ja) * 1988-11-25 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
US4948645A (en) * 1989-08-01 1990-08-14 Rogers Corporation Tape automated bonding and method of making the same
US4944850A (en) * 1989-12-18 1990-07-31 Hewlett-Packard Company Tape automated bonded (tab) circuit and method for making the same

Also Published As

Publication number Publication date
CA2027509A1 (en) 1991-04-14
EP0448702B1 (en) 1995-08-09
DE69021549D1 (de) 1995-09-14
EP0448702A1 (en) 1991-10-02
DE69021549T2 (de) 1996-04-18
WO1991006137A1 (en) 1991-05-02
KR920702046A (ko) 1992-08-12
EP0448702A4 (en) 1992-07-08

Similar Documents

Publication Publication Date Title
US5260168A (en) Application specific tape automated bonding
US5019209A (en) Method of manufacturing and using a carrier tape for bonding IC devices
JPH02501427A (ja) プリント配線板基板のレジストをパターン化する方法
US5582745A (en) Method of making circuit boards with locally enhanced wiring density
CN102253611A (zh) 对准标记的检测方法及布线电路板的制造方法
JP2003131401A (ja) 多層回路基板製造におけるマーキング装置
US6127069A (en) Method of visually inspecting positioning of a pattern on a substrate
CN100367490C (zh) 用于在其上安装电子器件的膜片承载带及其制造方法
JPH04503891A (ja) 用途を特定したテープ自動ボンディング
KR100729030B1 (ko) 전자부품 실장용 필름 캐리어 테이프 및 이 필름 캐리어테이프의 최종 불량 마킹 방법
CN110399937B (zh) 用于印刷电路板的信息检测方法
JP2002009451A (ja) プリント配線板の製造方法およびその製造装置
JP4254447B2 (ja) 両面配線付きテープキャリアおよび多層配線付きテープキャリア
JP3991818B2 (ja) 多層配線付きテープキャリア
JP2685443B2 (ja) プリント回路基板の加工法
WO1996010797A1 (en) A method for applying a barcode
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2002296793A (ja) 露光装置及びそれを用いた多層配線板の製造方法
JP2005243796A (ja) 回路基板、回路基板の製造方法、および、電子部品実装システム
JP2000181074A (ja) 感光層の露光方法
JP2005217241A (ja) 露光装置及びそれを用いた多層プリント配線板の製造方法
JPH053227A (ja) Tab用テープキヤリア
JP2003086910A (ja) 導電感光性フィルム、及び導電感光性フィルムを利用する導体パターン形成方法
JPS6126287A (ja) 配線基板の製造方法
JP2633889B2 (ja) 両面メモリーボード