JPH04504779A - 電流モードサンプルアンドホールド増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電流モードサンプルアンドホールド増幅器発明の分野 本発明は、電流又は電圧入力を可能にし且つ出力に電流と電圧の両方の表示を行 う高速サンプルアンドホールド（又はトランクアンドホールド）増幅器に関する 。

発明の背景 サンプルアンドホールド増幅器（Ｓａｍｐｌｅ−ａｎｄ−ｈｏｌｄ　ａｍｐｌｉ ｆｉｅｒｓ）及びそれらの密接ないとこ分であるトランクアンドホールド増幅器 （ｔｒａｃｋ−ａｎｄ−ｈｏｌｄ　ａｍｐｌｉｆ−ｉｅｒｓ）は広汎に用いられ ている電子光学的ビルディングブロック（ｂｕｉｌｄｉｎｇ　ｂｌ−ｏｃｋｓ） である。これらは、例えば、信号変換及び個別信号処理システムのために時変信 号の瞬時サンプルを得るのに用いられている。

サンプルアンドホールド増幅器の分野は、非常に多種にわたるアーキテクチャの 変化とモノリシンク的に且つ個別システムにおいて実施されている特殊な設計が 得られるためよく開発されている。一般的に、ＳＨＡは２つの種類、（１）低速 度においてより大きな精度を提供する傾向のある閉ループＳＨＡアーキテクチャ 、及び（２）最も広い帯域幅を提供するが時々８ビツトレベルを超える精度を提 供する閉ループ技術に分類することができる。

ＳＨＡは通常電圧モードにある信号を取り扱うように構成されているが、電流モ ードアナログシステムによって与えられる利点は、より大きなシステムの帯域幅 及びクロッキング周波数をめる時により顕著になる。しかしながら、従来の電圧 モードＳＨＡは電流モードシステムに適合するのが極端に煩わしい、これらは電 流電圧及び電圧電流変換を必要とする。高精度と高速度の両方が重要であるシス テムにおいては、これらの変換は実施するのが非常に困難であり、これらはかな りな回路の複雑性及び電力消費を増大する。

多くのアナログシステムによって要求される付加的な特性はＳＨＡにおける利得 である。これは、如何なる演算増幅器によってもなされるように、フィードハッ クネットワークに減衰を置くことにより閉ループ技術において達成可能である。

しかしながらちょうど従来の演算増幅器の理論に見られるように、これは高周波 数においてかなりの厳しい制限がもたらされ、増幅器の利得帯域幅積によって用 いられる利得が大きければ大きい程、ＳＨＡの帯域幅が近くなるというトレード オフが課せられる。これはＳＨＡの帯域幅だけでなく、獲得時間及びサンプルア ンドホールドセトリング時間に厳しい結果をもたらし得る。

ＳＨＡ回路の付加的な一般的な原理及び背景はこの課題についての広汎な発行テ キスト及び論文から得ることができる。

従って、本発明の目的は、閉ループアーキテクチャを実施しているが依然として 良好な帯域幅及びサンプリング周波数を提供する改良されたサンプルアンドホー ルド増幅器を提供することにある。

本発明の別の目的は、電流出力を発生するサンプルアンドホールド増幅器を提供 することにある。

本発明の更なる目的は、電流出力と電圧出力の両方を発生するサンプルアンドホ ールド増幅器を提供することにある。

本発明の更に別の目的は、電流又は電圧入力を受け且つ出力に電流と電圧の表示 の両方を提供するであろうサンプルアンドホールド増幅器を提供することにある 。

発■Ω要約 本発明の上記及び他の利点は、保持信号が依然としてコンデンサの両端の電圧と して表示されるが、他の全ての信号が電流として表示されるサンプルアンドホー ルド増幅器において達成される。電圧入力は任意入力相互コンダクタンス段を通 して収容され、一方電流入力はループに直接配線される。入力電流は、直接ある いは相互コンダクタンス段を通してに拘らず、入力電流及びフィードバンク電流 が加算されて差電流を生成する加算ノードに供給される。追跡モードにおいて、 この差電流は閉しられた保持スイッチを通って積分器の入力に流れる。積分器は 差電流を保持コンデンサに蓄積し、ここで差電流は保持電圧になる。この保持電 圧は第１相互コンダクタンス増幅器によってフィードバンク電流に変換され、負 のフィードバックを加算ノードに与える。この保持電圧はまた第２相互コンダク タンスを増幅器の入力に通用され、この第２相互コンダクタンス増幅器は出力電 流を供給する。この２つの相互コンダクタンス利得の比は電流出力の利得精度及 び直線性を決定する。保持スイッチが開かれると、保持コンデンサにはもはや電 流径路は存在せず、出力電流はそれがこのスイッチが開かれた瞬間に存在した所 にとどまる。

本発明は以下に与えられる詳細な説明からより詳細に理解され、詳細な説明は添 付図面と関連して読まれるべきである。

凹皿の凰里困説朋 図面において、 第１図は、本発明に係る電流モードサンプルアンドホールド増幅器のブロック図 であり、 第２図は、第１図の原理に従うサンプルアンドホールド増幅器の第１の差動的な 実施のブロック図であり、 第３図は、第２図のサンプルアンドホールド増幅器のための回路のモノリンクＢ ｉＭＯ３寞施の簡易略回路図であり、そして第４図は、本発明に係るＳＨＡのだ めの第２の完全に差動的な実施のブロック図である。

謀槌魔説朋 ここで第１図について説明すると、本発明に係るサンプルアンドホールド増幅器 １０が示されている。入力電流１ｉｎは電流入力端子１２に適用することができ ：この端子からこの電流が加算ノード１４に供給される。あるいは入力電圧Ｖｉ ｎは端子１６から相互コンダクタンス値Ｒの入力相互コンダクタンス１８に通用 され：これにより加算ノード１４に入力電流Ｖｉｎ／Ｒを確立する。これらの入 力の一方のみ（電圧又は電流）が一度に用いられるが、これらは両方共同−の実 施例において実施され得る。フィードバック電流Ｉｆｂもノード１４に供給され る。入力電流ノード１４とフィードバンク電流の間の差はエラー電流ｔｅｒｒｏ ｒを形成する。サンプリング又は追跡モードにおいて、保持スイッチ２２は閉位 置にあり（開又はサンプリング位置が第１図に示されている）そして差電［１ｅ ｒｒｏｒが積分器２２の人力に適用される。積分器はその出力からその入力にフ ィードバックを供給するコンデンサ２６を有する増幅器２４を含んでいる。積分 器２３からの出力は第１相互コンダクタンス増幅器２８及び第２相互コンダクタ ンス増幅器３２に供給される「保持」電圧である。増幅器２８はフィードバンク 相互コンダクタンスＧａ＋を供給し、これはフィードバック電流１ｆｂをノード １４に発生する。第２相互コンダクタンス増幅器３２は相互コンダクタンスＧ、 を与え、これは出力電流１ｏｕｔを発生する。スイッチ２２が閉位置にある時、 保持コンデンサ２６はエラー電流の電荷を蓄積し、ここでこの電流は保持電圧に なる。保持スイッチ２２が開かれると、保持コンデンサ２６からの電荷もれの径 路が存在せず、保持電圧は固定された状態を保ちそして出力相互コンダクタンス 増幅器３２はスイッチが開かれる直前に存在した同一の保持電圧によって駆動さ れた状態を保ち、従って出力電流は変化しない。単純な理想的な場合において、 出力相互コンダクタンスＧ１はフィードハック相互コンダクタンス６．１の同等 の複写であり、フィードバック電流の同等の複写を生成する。実際には、相互コ ンダクタンスＧ、ＩのＧ１に対する比は回路の電流利得を決定する。フィードバ ックはフィードバック電流が入力電流と同じになるように強制したため、出力電 流はここで入力電流と同じになる。

増幅器２４が適切に実施されている場合、ループの帯域幅はフィードハック相互 コンダクタンス及び保持コンデンサ２６の値によって決定される。電流入力対電 圧出力伝達関数の規模及び直線性は主にＧ、、の値及び直線性に依存する。

電流入力対電流出力伝達関数の直線性はそれらがお互いに一致する程度に、相互 コンダクタンスの直線性に影響されない。

第２図は、第１図に斯かるサンプルアンドホールド増幅器の差動的な実施を示し ている。この場合、差動入力電流は第１及び第２電流人力４２及び４４に直接適 用することができ、あるいは差動入力電圧は差動相互コンダクタンス増幅器４６ に適用することができ、この増幅器は差動出力電流をライン４８及び５０に供給 する。内部ループの残りは対称的である。入力電流からフィードバック電流への 共通モード利得は差動利得と同じであり、従って入力電流から保持電圧への共通 モード拒絶は存在しない。差動出力相互コンダクタンス５２及び５４の接続は出 力電流における共通モード拒絶を提供する。この構成により、別々の共通モード フィードハックループの必要性がなくなり、依然として入力と出力信号との間の 良好な共通モード拒絶を提供する。保持電圧はバイアス電圧Ｖ　ｐｏｓＯ上に中 心付けられ、電流加算ノードはバイアス電圧ＶｏｆｆｓｅｔＯ上に中心付けられ る。

第２図のサンプルアンドホールド増幅器のための回路のモノリシックＢｉＣＭＯ ３実施の簡易略回路図が第３図に示されている。１Ｗｆｌｌのエレメントには類 似の参照番号が与えられているため、この回路の詳細な論述は必要でない。片方 の「側」　（２つの側は鏡像になっている）にだけに焦点を当てると、積分器７ ２は唯１つの段の利得及びエミッタフォロア出力ハンファ７３を有するＭＯ３入 力演算増幅器（Ｍｌｏ、Ｍｌｌ）である。これらの相互コンダクタンス増幅器５ ２゜５４．５６．及び５８は薄膜抵抗縮退ＮＰＮバイポーラトランジスタ差動対 によって実施されている。保持スイッチ２２Ａ及び２２Ｂは単純なＮＭＯＳデｔ ＜４スである。トランジスタＱ６及びＧ１６のエミンタには低インピーダンス電 流加算接合６２及び６４が配設されている。抵抗ＲＧ９は任意である。電圧入力 構成の場合、この抵抗は２つの電流加算ノードの間に接続されており、ノードＶ ｉｎａ及びＶ　ｉｎｂは高インピーダンス差動電圧入力となる。電流入力の場合 、ノードＶｉｎａ及びＶｉｎｂはバイアス電圧に接続されており、入力電流は電 流加算ノードに供給される。

電圧入力モードにおいて、この回路は非常に高速のハンファリングされた電圧対 １ｔｆＬ変換を行う、この回路はＲＯＭに対する抵抗値の種々の値をとり、これ により電圧入力のためのプログラム可能な利得増幅器効果を提供するように構成 することができる。

ブロックの形で示されているクランプ回路８２は、保持スイッチが開かれた時に トランジスタＱ６及びＧ１６のコレクタを安定化するように付加されている。

保持電圧は出力として用いられ得るため、電圧と電流出力の両方が得られる。

保持電圧の場合、規模及び直線性はフィードバック相互コンダクタンス増幅器に よって決定される。出力電流の場合は規模及び直線性は出力相互コンダクタンス のフィードバンク相互コンダクタンスに対する比及び整合によって決定される。

更に、出力相互コンダクタンスを調節することにより付加的な電流利得が与えら れ、従ってフィードバックループの動力学に衝撃を与えない。

第２図が示すように、本発明は別々の共通モードフィードバンクループの静力学 的及び動力学的複雑性を招くことなく、電力出力に対する良好な共通モード拒絶 を行う。しかしながら、この実施の１つの限度は、共通モード拒絶が出力段まで 達成されないことである。従って、保持電圧を含むＳＨＡフィートノ＼ツクルー プにおける内部ノードは共通モード信号を吸収するのに十分なコンプライアンス を持たなければならない。従って第４図には変種が示されており、第４図は完全 に差動的な実施を示している。

上記の例示において、活動的な積分器が示されていた。受動的な積分器も用いる ことができる一一即ち、関連の演算増幅器を有していない、相互コンダクタンス 段を有するループにおけるコンデンサである。これは依然として「エラー」信号 からの変化の蓄積を可能にすることができる。

これから判るように、本発明は基本的な点で全ての又は大抵の先行技術のＳＨＡ と異なる。即ち、本発明のＳＨＡは入力と出力の量のどちらも保持しない。−船 釣に、ＳＨＡ設計者は保持コンデンサの入力信号を写すことを試みる。ここで、 入力信号はその代わりに、保持される中間量に変換される。この中間量は信号を 再形成するのに十分な情報を運搬するということを除いて入力信号に対する如何 なる特殊な関係を持つ必要もない。電流モード信号を「保存する」電圧は入力に 対して直線的になる必要もない。

このように本発明の基本的な概念、基本的なプロンク図実施及び多重実施例につ いて述べてきたが、上記の詳細な開示は例示のみによって与えられ、限定的でな いと意図されることが当業者には容易に明白となろう０種々の変更、改良、及び 修正が、本明細書には明白に示されていないが当業者によって生じ且つ意図さ　 −れる、これらの修正、変更、及び改良は本明細書によって示唆されるように意 図されており、且つ本発明の精神及び範囲内にある。従って、本発明は以下の請 求の範囲及びそれと等価な項目によってのみ限定される。

請求の範囲は以下の通り。

補正書の翻訳文提出書 （特許法第１８４条の８）

Claims (1)

1. 【特許請求の範囲】 １．入力電流をサンプリングし且つ出力電圧を提供するためのサンプルアンドホ ールド増幅器において、 ａ．サンプリング信号に応答し且つ第１及び第２切換可能端子を有する保持スイ ッチ、 ｂ．上記保持スイッチの一方の端子に上記入力電流とフィードバック電流との差 であるエラー電流を提供するための手段、ｃ．上記サンプリングスイッチの第２ 端子に接続されている入力を有する積分器、 ｄ．上記積分器の出力端子に接続されている入力端子を有し且つその出力にフィ ードバック電流を供給するフィードバック相互コンダクタンス、を含み、そして ｅ．上記積分器がその入力に接続されている保持コンデンサであって上記サンプ リングスイッチが閉じられた時に上記エラー電流によって提供される電荷を保存 するための保持コンデンサを含む ことを特徴とするサンプルアンドホールド増幅器。 ２．出力相互コンダクタンス手段及び上記積分器の出力に接続されている上記入 力を更に含み、そしてその出力に出力電流を供給することを特徴とする請求項１ のサンプルアンドホールド増幅器。 ３．更に入力相互コンダクタンス手段を含み、上記サンプリングスイッチの第１ 端子に接続されている出力を有しそしてサンプリングされるべき入力電圧を受け るように接続されている入力を有する請求項１又は請求項２のサンプルアンドホ ールド増幅器。 ４．第一及び第２差動入力電流を含む一対の電流をサンプリングするための且つ 少なくとも１つの対応する出力電流を提供するためのサンプルアンドホールド増 幅器において、 ａ．サンプリング信号に応答し且つ第１及び第２切換可能端子を有する第１保持 スイッチ、 ｂ．上記第１保持スイッチの一方の端子に上記第１差動入力電流と第１フィード バック電流との間の差である第１エラー電流を提供するための手段、ｃ．第１差 動増幅器及び第１コンデンサから形成されている第１積分器であって、上記差動 増幅器が第１及び第２入力を有し、上記増幅器の第１入力が上記第１保持スイッ チの第２端子に接続されている第１積分器、ｄ．第１及び第２差動入力電圧を受 けるための且つ対応する出力電流を供給するための第１フィードバック差動相互 コンダクタンス増幅器であって、上記出力電流が上記第１フィードバック電流で ある第１フィードバック差動相互コンダクタンス増幅器 を含み、 ｅ．上記第１積分器の出力が上記第１差動入力電圧を上記第１フィードバック差 動相互コンダクタンス増幅器に供給するように接続されており、更に、 ｆ．サンプリング信号に応答し且つ第１及び第２切換可能端子を有する第２保持 スイッチ、 ｇ．上記第２保持スイッチの一方の端子に上記第２差動入力電流と第２フィード バック電流との差である第２エラー電流を提供するための手段、ｈ．第２差動増 幅器及び第２コンデンサから形成されている第２積分器であって、上記差動増幅 器が第１及び第２入力を有し、上記増幅器の第１入力が上記第２保持スイッチの 第２端子に接続されている第２積分器、ｉ．第２及び第３差動入力電圧を受ける ための且つ対応する出力電流を供給するための第２フィードバック差動相互コン ダクタンス増幅器であって、上記出力電流が上記第２フィードバック電流である 第２フィードバック差動相互コンダクタンス増幅器 を含み、 ｊ．上記第２積分器の出力が上記第３差動入力電圧を上記第２フィードバック差 動相互コンダクタンス増幅器に供給するように接続されており、ｋ．上記第１及 び第２フィードバック差動相互コンダクタンス増幅器に供給される上記第２差動 入力電圧がバイアス電圧であり、ｌ．上記第１及び第２差動増幅器がオフセット 電圧を受け、そして更に、 ｍ．上記第２差動入力電圧及び上記第１及び第３差動入力電圧の少なくとも１つ に応答する手段であって、上記電圧の値に対応する出力電流を供給するための手 段 を含むことを特徴とするサンプルアンドホールド増幅器。 ５．第１及び第２差動入力電流を含む一対の電流をサンプリングし且つ少なくと も１つの対応する出力電流を提供するためのサンプルアンドホールド増幅器にお いて、 ａ．各々がサンプリング信号に応答し且つ第１及び第２切換可能端子を有する第 １及び第２保持スイッチ を含み、 ｂ．上記第１保持スイッチの第１端子が上記第１差動入力電流と第１フィードバ ック電流との差である第１エラー電流を受けるように接続されており、ｃ．上記 第２保持スイッチの第１端子が上記第２差動入力電流と第２フィードバック電流 との差である第２エラー電流を受けるように接続されており、更に、 ｄ．第１作動増幅器及び第１及び第２コンデンサから形成されている積分器であ って、上記差動増幅器が等振幅であるが極性が反対の第１及び第２入力並びに第 １及び第２出力を有する積分器であって、１．上記増幅器の第１入力が上記第１ 保持スイッチの第２端子に且つ上記第１コンデンサの第１端子に接続されており 、２．上記増幅器の第２入力が上記第２保持スイッチの第２端子に且つ上記第２ コンデンサの第１端子に接続されており、３．上記増幅器の第１出力が上記第１ コンデンサの第２端子に接続されており、そして ４．上記増幅器の第２出力が上記第２コンデンサの第２端子に接続されている 該積分器、及び ｅ．第１及び第２差動入力電圧を受けるための第１及び第２差動入力並びに第１ 及び第２差動出力電流を供給するための第１及び第２出力を有する第１差動相互 コンダクタンス増幅器であって、上記第１差動入力が上記増幅器の第１出力に接 続されており且つ上記第２差動入力が上記増幅器の第２出力に接続されており、 上記第１出力が上記第１フィードバック電流を供給するように接続されており且 つ上記第２出力が上記第２フィードバック電流を供給するように接続されている 第１差動相互コンダクタンス増幅器 を含むことを特徴とするサンプルアンドホールド増幅器。 ６．更に、 ｆ．第１及び第２差動入力電圧を受けるための第１及び第２差動入力並びに第１ 及び第２差動出力電流を供給するための第１及び第２出力を有する第２差動相互 コンダクタンス増幅器であって、上記第１差動入力が上記増幅器の第１出力に接 続されており且つ上記第２差動入力が上記増幅器の第２出力に接続されている第 ２差動相互コンダクタンス増幅器 を含むことを特徴とする請求項５のサンプルアンドホールド増幅器。