JPH0695439B2 - 電流モードサンプルアンドホールド増幅器 - Google Patents

電流モードサンプルアンドホールド増幅器

Info

Publication number
JPH0695439B2
JPH0695439B2 JP2514517A JP51451790A JPH0695439B2 JP H0695439 B2 JPH0695439 B2 JP H0695439B2 JP 2514517 A JP2514517 A JP 2514517A JP 51451790 A JP51451790 A JP 51451790A JP H0695439 B2 JPH0695439 B2 JP H0695439B2
Authority
JP
Japan
Prior art keywords
current
amplifier
differential
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2514517A
Other languages
English (en)
Other versions
JPH04504779A (ja
Inventor
マンジェルスドルフ，クリストファー・ダブリュー
ロバートソン，デービッド・エイチ
マーサー，ダグラス・エイ
リアル，ピーター
Original Assignee
アナログ・ディバイセス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ・ディバイセス・インコーポレーテッド filed Critical アナログ・ディバイセス・インコーポレーテッド
Publication of JPH04504779A publication Critical patent/JPH04504779A/ja
Publication of JPH0695439B2 publication Critical patent/JPH0695439B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/028—Current mode circuits, e.g. switched current memories

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は、電流又は電圧入力を可能にし且つ出力に電流
と電圧の両方の表示を行う高速サンプルアンドホールド
（又はトラックアンドホールド）増幅器に関する。
発明の背景 サンプルアンドホールド増幅器（Sample-and-hold ampl
ifiers）及びそれらの密接ないとこ分であるトラックア
ンドホールド増幅器（track-and-hold amplif-iers）は
広汎に用いられている電子光学的ビルディングブロック
（building bl-ocks）である。これらは、例えば、信号
変換及び個別信号処理システムのために時変信号の瞬時
サンプルを得るのに用いられている。
サンプルアンドホールド増幅器の分野は、非常に多種に
わたるアーキテクチャの変化とモノリシック的に且つ個
別システムにおいて実施されている特殊な設計が得られ
るためよく開発されている。一般的に、SHAは２つの種
類、（１）低速度においてより大きな制度を提供する傾
向のある閉ループSHAアーキテクチャ、及び（２）最も
広い帯域幅を提供するが時々８ビットレベルを超える精
度を提供する閉ループ技術に分類することができる。
SHAは通常電圧モードにある信号を取り扱うように構成
されているが、電流モードアナログシステムによって与
えられる利点は、より大きなシステムの帯域幅及びクロ
ッキング周波数を求める時により顕著になる。しかしな
がら、従来の電圧モードSHAは電流モードシステムに適
合するのが極端に煩わしい。これらは電流電圧及び電圧
電流変換を必要とする。高精度と高速度の両方が重要で
あるシステムにおいては、これらの変換は実施するのが
非常に困難であり、これらはかなりな回路の複雑性及び
電力消費を増大する。
多くのアナログシステムによって要求される付加的な特
性はSHAにおける利得である。これは、如何なる演算増
幅器によってもなされるように、フィードバックネット
ワークに減衰を置くことにより閉ループ技術において達
成可能である。
しかしながらちょうど従来の演算増幅器の理論に見られ
るように、これは高周波数においてかなりの厳しい制限
がもたらされ、増幅器の利得帯域幅積によって用いられ
る利得が大きければ大きい程、SHAの帯域幅が低くなる
というトレードオフが課せられる。これはSHAの帯域幅
だけでなく、獲得時間及びサンプルアンドホールドセト
リング時間に厳しい結果をもたらし得る。
先行技術には、例えば、1988年９月22日発行のElectron
ic Designの63−74ページのエフ・グッドイナフによる
「サンプリング増幅器：選択は成長する」に示されてい
る。ハイブリッドシステムHS9714/16サンプリング増幅
器等の、出力電圧を形成するために選択的に積分される
エラー電流を形成するべく、他の電流の中で出力からの
フィードバック電流を入力電流が加算される電流加算接
合を有する電流モードで作動するサンプルアンドホール
ド増幅器が確かに存在する。しかしながら、斯かるデバ
イスは一般的に加算接合（ノート）のインピーダンスを
高くしてしまうかあるいはかなり変化せしめてしまい、
その結果、ループの帯域幅は容易に決定されず、実際大
きく可変する。更に、入力インピーダンスはフィードバ
ックループ動力学の関数となり、その結果、サンプリン
グ関数に誤差が導入される。帯域幅及び安定性を悪影響
を受け予想不可能である。
SHAに属ける付加的な一般的な原理及び背景はこの課題
についての広汎な発行テキスト及び論文から得ることが
できる。
従って、本発明の目的は、閉ループアーキテクチャを実
施しているが、依然として良好な帯域幅及びサンプリン
グ周波数を提供する改良されたサンプルアンドホールド
増幅器を提供することにある。
本発明の別の目的は、電流出力を発生するサンプルアン
ドホールド増幅器を提供することにある。
本発明の更なる目的は、電流出力と電圧出力の両方を発
生するサンプルアンドホールド増幅器を提供することに
ある。
本発明の更に別の目的は、電流又は電圧入力を受け且つ
出力に電流と電圧の表示の両方を提供するであろうサン
プルアンドホールド増幅器を提供することにある。
発明の要約 本発明の上記及び他の利点は、保持信号が依然としてコ
ンデンサの両端の電圧として表示されるが、他の全ての
信号が電流として表示されるサンプルアンドホールド増
幅器において達成される。電圧入力は任意入力相互コン
ダクタンス段を通して収容され、一方電流入力はループ
に直接配線される。入力電流は、直接あるいは相互コン
ダクタンス段を通してに拘らず、入力電流及びフィード
バック電流が加算されて差電流を生成する低インピーダ
ンス加算ノードに供給される。追跡モードにおいて、こ
の差電流は閉じられた保持スイッチを通って積分器の入
力に流れる。積分器は差電流を保持コンデンサに蓄積
し、ここで差電流は保持電圧になる。この保持電圧は第
１相互コンダクタンス増幅器によってフィードバック電
流に変換され、負のフィードバックを加算ノードに与え
る。この保持電圧はまた第２相互コンダクタンスを増幅
器の入力に適用され、この第２相互コンダクタンス増幅
器は出力電流を供給する。この２つの相互コンダクタン
ス利得の比は電流出力の利得精度及び直線性を決定す
る。保持スイッチが開かれると、保持コンデンサにはも
はや電流径路は存在せず、出力電流はそれがこのスイッ
チが開かれた瞬間に存在した所にとどまる。
本発明は以下に与えられる詳細な説明からより詳細に理
解され、詳細な説明は添付図面と関連して読まれるべき
である。
図面の簡単な説明 図面において、 第１図は、本発明に係る電流モードサンプルアンドホー
ルド増幅器のブロック図であり、 第２図は、第１図の原理に従うサンプルアンドホールド
増幅器の第１の差動的な実施のブロック図であり、 第３図は、第２図のサンプルアンドホールド増幅器のた
めの回路のモノリシックBiMOS実施の簡易略回路図であ
り、そして 第４図は、本発明に係るSHAのための第２の完全に差動
的な実施のブロック図である。
詳細な説明 ここで第１図について説明すると、本発明に係るサンプ
ルアンドホールド増幅器10が示されている。入力電流Ii
nは電流入力端子12に適用することができ、この端子か
らこの電流が加算ノード14に供給される。これらの入力
の一方のみ（電圧又は電流）が一度に用いられるが、こ
れらは両方共同一の実施例において実施され得る。フィ
ードバック電流Ifbもノード14に供給される。入力電流
ノード14とフィードバック電流との差はエラー電流Ierr
orを形成し、これは保持スイッチ22の第１端子21−１に
提供される。サンプリング又は追跡モードにおいて、保
持スイッチ22は閉位置にあり（開又はサンプリング位置
が第１図に示されている）そして差電流Ierrorがその第
２端子21−２から積分器23の入力に適用される。積分器
はその出力からその入力にフィードバックを供給するコ
ンデンサ26を有する増幅器24を含んでいる。積分器23か
らの出力は第１相互コンダクタンス増幅器28及び第２相
互コンダクタンス増幅器32に供給される「保持」電圧で
ある。増幅器281はフィードバック相互コンダクタンスG
m1を供給し、これはフィードバック電流Ifbをノード14
に発生する。第２相互コンダクタンス増幅器32は相互コ
ンダクタンスGm2を与え、これは出力電流Ioutを発生す
る。スイッチ22が閉位置にある時、保持コンデンサ26は
エラー電流の電荷を蓄積し、ここでこの電流は保持電圧
になる。保持スイッチ22が開かれると、保持コンデンサ
26からの電荷もれの径路が存在せず、保持電圧は固定さ
れた状態を保ちそして出力相互コンダクタンス増幅器32
はスイッチが開かれる直前に存在した同一の保持電圧に
よって駆動された状態を保ち、従って出力電流は変化し
ない。単純な理想的な場合において、出力相互コンダク
タンスGm2はフィードバック相互コンダクタンスGm1の同
等の複写であり、フィードバック電流の同等の複写を生
成する。実際には、相互コンダクタンスGm1のGm2に対す
る比は回路の電流利得を決定する。フィードバックはフ
ィードバック電流が入力電流と同じになるように強制し
たため、出力電流はここで入力電流と同じになる。
増幅器24が適切に実施されている場合、ループの帯域幅
はフィードバック相互コンダクタンス及び保持コンデン
サ26の値によって決定される。電流入力対電圧出力伝達
関数の規模及び直線性は主にGm1の値及び直線性に依存
する。
第２図は、第１図に斯かるサンプルアンドホールド増幅
器の差動的な実施を示している。この場合、差動入力電
流は第１及び第２電流入力42及び44に直接適用すること
ができ、あるいは差動入力電圧は差動相互コンダクタン
ス増幅器46に適用することができ、この増幅器は差動出
力電流を（又はライン48,50の電流の一方のみが用いら
れる場合は単一終端出力電流）ライン48及び50に供給す
る。内部ループの残りは対称的である。入力電流からフ
ィードバック電流への供給モード利得は差動利得と同じ
であり、従って入力電流から保持電圧への共通モード拒
絶は存在しない。差動出力相互コンダクタンス52及び54
の接続は出力電流における共通モード拒絶を提供する。
この構成により、別々の共通モードフィードバックルー
プの必要性がなくなり、依然として入力と出力信号との
間の良好な共通モード拒絶を提供する。保持電圧はバイ
アス電圧Vposの上に中心付けられ、電圧加算ノードはバ
イアス電圧Voffsetの上に中心付けられる。
第２図のサンプルアンドホールド増幅器のための回路の
モノリシックBiCMOS実施の簡易略回路図が第３図に示さ
れている。類似のエレメントには類似の参照番号が与え
られているため、この回路の詳細な論述は必要でない。
片方の「側」（２つの側は鏡像になっている）にだけに
焦点を当てると、積分器72は唯１つの段の利得及びエミ
ッタフォロア出力バッファ73を有するMOS入力演算増幅
器（M10,M11）である。これらの相互コンダクタンス増
幅器52,54,56,及び58は薄膜抵抗縮退NPNバイポーラトラ
ンジスタ差動対によって実施される。保持スイッチ22A
及び22Bは単純なNMOSデバイスである。トランジスタQ
INA及びQINBのエミッタには低インピーダンス電流加算
接合62及び64が配設されている。抵抗RGMは任意であ
る。電圧入力構成の場合、この抵抗は２つの電流加算ノ
ードの間に接続されており、ノードVina及びVinbは高イ
ンピーダンス差動電圧入力となる。電流入力の場合、ノ
ードVina及びVinbはバイアス電圧に接続されており、入
力電流は電流加算ノードに供給される。
電圧入力モードにおいて、この回路は非常に高速のバッ
ファリングされた電圧対電流変換を行う。この回路はR
GMに対する抵抗値の種々の値をとり、これにより電圧入
力のためのプログラム可能な利得増幅器効果を提供する
ように構成することができる。
ブロックの形で示されているクランプ回路82は、保持ス
イッチが開かれた時にトランジスタQ6及びQ16のコレク
タを安定化するように付加されている。
保持電圧は出力として用いられ得るため、電圧と電流出
力の両方が得られる。保持電圧の場合、規模及び直線性
はフィードバック相互コンダクタンス増幅器によって決
定される。出力電流の場合は規模及び直線性は出力相互
コンダクタンスのフィードバック相互コンダクタンスに
対する比及び整合によって決定される。更に出力相互コ
ンダクタンスを調節することにより付加的な電流利得が
与えられ、従ってフィードバックループの動力学に衝撃
を与えない。
第２図に示すように、本発明は別々の共通モードフィー
ドバックループの静力学的及び動力学的複雑性を招くこ
となく、電力出力に対する良好な共通モード拒絶を行
う。しかしながら、この実施の１つの限度は、共通モー
ド拒絶が出力段まで達成されないことである。従って、
保持電圧を含むSHAフィードバックループにおける内部
ノードは共通モード信号を吸収するのに十分なコンプラ
イアンスを持たなければならない。従って第４図には変
種が示されており、第４図は完全に差動的な実施を示し
ている。上記の例示において、活動的な積分器が示され
ていた。受動的な積分器も用いることができる−−即
ち、関連の演算増幅器を有していない、相互コンダクタ
ンス段を有するループにおけるコンデンサである。これ
は依然として「エラー」信号からの変化の蓄積を可能に
することができる。
これから判るように、本発明は基本的な点で全ての又は
大抵の先行技術のSHAと異なる。即ち、本発明のSHAは入
力と出力の量のどちらも保持しない。一般的に、SHA設
計者は保持コンデンサの入力信号を写すことを試みる。
ここで、入力信号はその代わりに、保持される中間量に
変換される。この中間量は信号を再形成するのに十分な
情報を運搬するということを除いて入力信号に対する如
何なる特殊な関係を持つ必要もない。電流モード信号を
「保存する」電圧は入力に対して直線的になる必要もな
い。
このように本発明の基本的な概念、基本的なブロック図
実施及び多重実施例について述べてきたが、上記の詳細
な開示は例示のみによって与えられ、限定的でないと意
図されることが当業者には容易に明白となろう。種々の
変更、改良、及び修正が、本明細書には明白に示されて
いないが当業者によって生じ且つ意図される。これらの
修正、変更、及び改良は本明細書によって示唆されるよ
うに意図されており、且つ本発明の精神及び範囲内にあ
る。従って、本発明は以下の請求の範囲及びそれと等価
な項目によってのみ限定される。
請求の範囲は以下の通り。
フロントページの続き (72)発明者 ロバートソン，デービッド・エイチ アメリカ合衆国マサチューセッツ州02145, サマーヴィル，フェルズウェイ・ウエスト 24 (72)発明者 マーサー，ダグラス・エイ アメリカ合衆国マサチューセッツ州01835, ブラッドフォード，ブレーウッド・ドライ ブ 13 (72)発明者 リアル，ピーター アメリカ合衆国マサチューセッツ州01834, グローブランド，スクール・ストリート 218 (56)参考文献 ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯ ＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ, Ｖｏｌ．24，ＮＯ．６，Ｄｅｃｅｍｂｅｒ 1989，ＭＥＨＲＤＡＮ ＮＡＹＥＢＩ ＡＮＤ ＢＲＵＣＥ Ａ．ＷＯＯＬＥＬ： “Ａ 10−ｂｉｔ Ｖｉｄｅｏ ＢｉＣＭ ＯＳ Ｔｒａｃｋ−ａｎｄ−Ｈｏｌｄ Ａ ｍｐｌｉｆｉｅｒ”，第1508頁（特に第１ 図の（ｂ），（ｃ）)

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】入力電流をサンプリングし且つ出力電流を
    提供するためのサンプルアンドホールド増幅器であっ
    て、サンプリング信号に応答し且つ第１及び第２切換可
    能端子（21−１及び21−２）を有する保持スイッチ（2
    2）、及び上記保持スイッチの第２端子（21−２）に接
    続されている入力を有する積分器（23）、上記積分器の
    出力端子に接続されている入力端子を有し且つその出力
    にフィードバック電流（Ifb）を供給するフィードバッ
    ク相互コンダクタンス（23）を有し、上記積分器がその
    入力に接続されている保持コンデンサ（26）であって、
    上記保持スイッチが閉じられた時にエラー電流によって
    与えられる電荷を保存するための保持コンデンサ（26）
    を含むサンプルアンドホールド増幅器において、 上記入力電流（Vin/RのIin）及び上記フィードバック電
    流を受け、同時に低インピーダンスを斯かる電流に与え
    るための且つ上記保持スイッチの第１端子に上記入力電
    流と上記フィードバック電流との差に振幅で等しいエラ
    ー電流を提供するための低インピーダンス電流加算接合
    手段（14） を特徴とするサンプルアンドホールド増幅器。
  2. 【請求項２】上記積分器の出力に接続されている入力を
    有する出力相互コンダクタンス手段（32）であって、そ
    こから電圧を受け且つその出力に出力電流（Iout）を供
    給するための出力相互コンダクタンス手段（32）を更に
    特徴とする請求項１のサンプルアンドホールド増幅器。
  3. 【請求項３】上記加算接合手段（14）に上記入力電流を
    供給するように接続されている出力を有し且つサンプル
    されるべき入力電圧を受けるように接続されている入力
    （16）を有する入力相互コンダクタンス手段（18）を更
    に特徴とする請求項１又は請求項２のサンプルアンドホ
    ールド増幅器。
  4. 【請求項４】第１及び第２差動入力電流を含む一対の電
    流をサンプリングするための且つ少なくとも１つの対応
    する出力電流を提供するためのサンプルアンドホールド
    増幅器において、 a.サンプリング信号に応答し且つ第１及び第２切換可能
    端子（22A−１及び22A−２）を有する第１保持スイッチ
    （22A）、 b.上記第１保持スイッチの一方の端子に上記第１差動入
    力電流（Iin1）と第１フィードバック電流（Ifb1）との
    間の差である第１エラー電流（IERROR1）を提供するた
    めの手段、 c.第１差動増幅器（72）及び第１コンデンサ（X2）から
    形成されている第１積分器であって、上記差動増幅器が
    第１及び第２入力を有し、上記増幅器の第１入力が上記
    第１保持スイッチ（22A）の第２端子（22A−２）に接続
    されている第１積分器、 d.第１及び第２差動入力電圧を受けるための且つ対応す
    る出力電流を供給するための第１フィードバック差動相
    互コンダクタンス増幅器であって、上記出力電流が上記
    第１フィードバック電流（Ifb1）である第１フィードバ
    ック差動相互コンダクタンス増幅器（56） を含み、 e.上記第１積分器の出力が上記第１差動入力電圧を上記
    第１フィードバック差動相互コンダクタンス増幅器に供
    給するように接続されており、 f.サンプリング信号に応答し且つ第１及び第２切換可能
    端子（22B−１及び22B−２）を有する第２保持スイッチ
    （22B）、 g.上記第２保持スイッチの一方の端子（22B−１）に上
    記第２差動入力電流（Iin2）と第２フィードバック電流
    （Ifb2）との差である第２エラー電流（IERROR2）を提
    供するための手段、 h.第２差動増幅器（74）及び第２コンデンサ（X3）から
    形成されている第２積分器であって、上記差動増幅器が
    第１及び第２入力を有し、上記増幅器の第１入力が上記
    第２保持スイッチの第２端子（22B−２）に接続されて
    いる第２積分器、 i.第２及び第３差動入力電圧を受けるための且つ対応す
    る出力電流を供給するための第２フィードバック差動相
    互コンダクタンス増幅器（58）であって、上記出力電流
    が上記第２フィードバック電流（Ifb2）である第２フィ
    ードバック差動相互コンダクタンス増幅器 を含み、 j.上記第２積分器の出力が上記第３差動入力電圧を上記
    第２フィードバック差動相互コンダクタンス増幅器に供
    給するように接続されており、 k.上記第１及び第２フィードバック差動相互コンダクタ
    ンス増幅器に供給される上記第２差動入力電圧がバイア
    ス電圧（Vpost）であり、 l.上記第１及び第２差動増幅器がオフセット電圧（Voff
    set）を受け、 そして更に、 m.上記第２差動入力電圧及び上記第１及び第３差動入力
    電圧の少なくとも１つに応答する相互コンダクタンス手
    段（52及び／又は54）であって、上記電圧の値に対応す
    る少なくとも１つの出力電流を供給するための相互コン
    ダクタンス手段（52及び／又は54） を特徴とするサンプルアンドホールド増幅器。
  5. 【請求項５】第１及び第２差動入力電流（IINA及び
    IINB）を含む一対の電流をサンプリングし且つ少なくと
    も１つの対応する出力電流（IOUTA,IOUTB）を提供する
    ためのサンプルアンドホールド増幅器において、 a.各々がサンプリング信号に応答し且つ第１及び第２切
    換可能端子（102−1,102−２及び104−1,104−２）を有
    する第１及び第２保持スイッチ（102,104） を含み、 b.上記第１保持スイッチ（102）の第１端子（102−１）
    が上記第１差動入力電流（IINA）と第１フィードバック
    電流（IFBA）との差である第１エラー電流を受けるよう
    に接続されており、 c.上記第２保持スイッチ（104）の第１端子（104−１）
    が上記第２差動入力電流（IINB）と第２フィードバック
    電流（IFBB）との差である第２エラー電流を受けるよう
    に接続されており、 更に、 d.第１作動増幅器（108）及び第１及び第２コンデンサ
    （110,112）から形成されている積分器（106）であっ
    て、上記差動増幅器が等振幅であるが極性が反対の第１
    及び第２入力並びに第１及び第２出力（VHOLD及び▲
    ▼）を有する積分器であって、 1.上記増幅器の第１入力（112）が上記第１保持スイッ
    チの第２端子（102−２）に且つ上記第１コンデンサ（1
    10）の第１端子に接続されており、 2.上記増幅器の第２入力（114）が上記第２保持スイッ
    チの第２端子（104−２）に且つ上記第２コンデンサ（1
    12）の第１端子に接続されており、 3.上記増幅器（108）の第１出力（116）が上記第１コン
    デンサ（110）の第２端子に接続されており、そして 4.上記増幅器の第２出力（118）が上記第２コンデンサ
    （112）の第２端子に接続されている 積分器、及び e.第１及び第２差動入力電圧を受けるための第１及び第
    ２差動入力並びに第１及び第２差動出力電流を供給する
    ための第１及び第２出力を有する第１差動相互コンダク
    タンス増幅器（120）であって、上記第１差動入力が上
    記増幅器（108）の第１出力に接続されており且つ上記
    第２差動入力が上記増幅器の第２出力に接続されてお
    り、上記相互コンダクタンス増幅器の上記第１差動出力
    が上記第１フィードバック電流（IIBA）を供給するよう
    に接続されており且つその第２出力が上記第２フィード
    バック電流（IFBB）を供給するように接続されている第
    １差動相互コンダクタンス増幅器 を特徴とするサンプルアンドホールド増幅器。
  6. 【請求項６】更に、 f.第１及び第２差動入力電圧を受けるための第１及び第
    ２差動入力並びに第１及び第２差動出力電流を供給する
    ための第１及び第２出力を有する第２差動相互コンダク
    タンス増幅器（122）であって、その第１差動入力が上
    記増幅器（108）の第１出力（116）に接続されており且
    つその第２差動入力が上記増幅器（108）の第２出力（1
    18）に接続されている第２差動相互コンダクタンス増幅
    器（108） を含むことを特徴とする請求項５のサンプルアンドホー
    ルド増幅器。
  7. 【請求項７】上記積分器が上記保持コンデンサからなる
    請求項１又は請求項２のサンプルアンドホールド増幅
    器。
JP2514517A 1989-09-26 1990-09-26 電流モードサンプルアンドホールド増幅器 Expired - Lifetime JPH0695439B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41241289A 1989-09-26 1989-09-26
US412,412 1989-09-26
PCT/US1990/005474 WO1991005350A1 (en) 1989-09-26 1990-09-26 Current mode sample-and-hold amplifier

Publications (2)

Publication Number Publication Date
JPH04504779A JPH04504779A (ja) 1992-08-20
JPH0695439B2 true JPH0695439B2 (ja) 1994-11-24

Family

ID=23632860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2514517A Expired - Lifetime JPH0695439B2 (ja) 1989-09-26 1990-09-26 電流モードサンプルアンドホールド増幅器

Country Status (5)

Country Link
US (1) US5418408A (ja)
EP (1) EP0494262B1 (ja)
JP (1) JPH0695439B2 (ja)
DE (1) DE69005312T2 (ja)
WO (1) WO1991005350A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3441320B2 (ja) * 1996-11-28 2003-09-02 株式会社東芝 電流増幅装置およびこれを用いた電流モードのアナログ−ディジタル変換器
US5841383A (en) * 1997-06-12 1998-11-24 National Instruments Corporation Current mode track and hold circuit
US5963156A (en) * 1997-10-22 1999-10-05 National Semiconductor Corporation Sample and hold circuit and method with common mode differential signal feedback for converting single-ended signals to differential signals
US6566949B1 (en) 2000-08-31 2003-05-20 International Business Machines Corporation Highly linear high-speed transconductance amplifier for Gm-C filters
US7187215B2 (en) * 2005-01-12 2007-03-06 Agilent Technologies High dynamic range current-mode track-and-hold circuit
US20070127149A1 (en) * 2005-12-02 2007-06-07 Texas Instruments Incorporated Offset cancellation scheme for perpendicular reader

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671782A (en) * 1970-12-01 1972-06-20 Rca Corp Sample-hold and read circuit
US4142117A (en) * 1977-04-11 1979-02-27 Precision Monolithics, Inc. Voltage sensitive supercharger for a sample and hold integrated circuit
US4302689A (en) * 1979-08-02 1981-11-24 John Fluke Mfg. Co., Inc. Sample and hold circuit
US4370572A (en) * 1980-01-17 1983-01-25 Trw Inc. Differential sample-and-hold circuit
JPS56137598A (en) * 1980-03-27 1981-10-27 Victor Co Of Japan Ltd Sample hold circuit
GB2113499B (en) * 1982-01-20 1985-05-01 Plessey Co Plc Electrical component simulator
GB8422754D0 (en) * 1984-09-08 1984-10-10 Lucas Ind Plc Transducer means
NL8501492A (nl) * 1985-05-24 1986-12-16 Philips Nv Bemonster- en houd-schakelinrichting.
JPS62132434A (ja) * 1985-12-05 1987-06-15 Clarion Co Ltd ゲ−ト回路
US4691125A (en) * 1986-10-03 1987-09-01 Motorola, Inc. One hundred percent duty cycle sample-and-hold circuit
JPH0633723Y2 (ja) * 1987-09-03 1994-08-31 山武ハネウエル株式会社 通信装置
US4833345A (en) * 1988-02-03 1989-05-23 Analog Devices, Incorporated Sample/hold amplifier for integrated circuits
US4893088A (en) * 1988-11-16 1990-01-09 Harris Corporation Transimpedance focal plane processor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE JOURNAL OF SOLID-STATE CIRCUITS=1989 *
ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ，Ｖｏｌ．２４，ＮＯ．６，Ｄｅｃｅｍｂｅｒ１９８９，ＭＥＨＲＤＡＮＮＡＹＥＢＩＡＮＤＢＲＵＣＥＡ．ＷＯＯＬＥＬ："Ａ１０−ｂｉｔＶｉｄｅｏＢｉＣＭＯＳＴｒａｃｋ−ａｎｄ−ＨｏｌｄＡｍｐｌｉｆｉｅｒ"，第１５０８頁（特に第１図の（ｂ），（ｃ））

Also Published As

Publication number Publication date
DE69005312T2 (de) 1994-04-07
DE69005312D1 (de) 1994-01-27
WO1991005350A1 (en) 1991-04-18
US5418408A (en) 1995-05-23
EP0494262B1 (en) 1993-12-15
JPH04504779A (ja) 1992-08-20
EP0494262A1 (en) 1992-07-15

Similar Documents

Publication Publication Date Title
JP3333239B2 (ja) 可変利得回路
KR100214456B1 (ko) 개선된 선형성과 신호 대 잡음비를 가지는 트랜스콘덕턴스 소자에 근거한 쌍극성 차동 소자
JP2000515701A (ja) 高周波応用のための電圧―電流コンバータ
JPS6355108B2 (ja)
US5130572A (en) Operational track-and-hold amplifier
JPS6161298A (ja) サンプルホールド回路
JPH077342A (ja) 差動増幅器
JPH0695439B2 (ja) 電流モードサンプルアンドホールド増幅器
US5258723A (en) Integrated instrumentation amplifier with integrated frequency-compensating capacitance
US5838175A (en) Low distortion track and hold circuit
US5204679A (en) Differential analog-digital converter
US6219261B1 (en) Differential voltage-to-current converter
US4757275A (en) Wideband closed loop amplifier
US4385364A (en) Electronic gain control circuit
US4682059A (en) Comparator input stage for interface with signal current
JPH11503590A (ja) 容量的に負荷状態とされたホロワ回路に対するひずみ補償
JPH04227306A (ja) 歪み補償付き差動回路
US4491803A (en) Current-limiting mechanism for a precision differential amplifier
JP3080488B2 (ja) 差動増幅器
US6060870A (en) Voltage-to-current converter with error correction
Brunner et al. The active feedback amplifier. a versatile analog building block
US7061300B2 (en) Low supply voltage analog multiplier
Wooley BiCMOS analog circuit techniques
Caiulo et al. On the design of high-speed high-resolution track and holds
Soo et al. A 750MS/s NMOS latched comparator

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081124

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091124

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101124

Year of fee payment: 16

EXPY Cancellation because of completion of term