JPH0450665A - 電圧測定回路 - Google Patents
電圧測定回路Info
- Publication number
- JPH0450665A JPH0450665A JP2154254A JP15425490A JPH0450665A JP H0450665 A JPH0450665 A JP H0450665A JP 2154254 A JP2154254 A JP 2154254A JP 15425490 A JP15425490 A JP 15425490A JP H0450665 A JPH0450665 A JP H0450665A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- transistor
- node
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Measuring voltage only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〉
本発明は、半導体集積回路内の未知電圧の検出に用いら
れ、電源電圧依存性及び温度依存性等が小さく、内部記
憶素子のデータ変更により目標検知電圧値の変更可能な
電圧測定回路に関するものである。
れ、電源電圧依存性及び温度依存性等が小さく、内部記
憶素子のデータ変更により目標検知電圧値の変更可能な
電圧測定回路に関するものである。
（従来の技術〉
単一電源で動作するＥＥＰＲＯＭ （Ｅｌ ｅｃｔｒｉ
ｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍ
ａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍ。
ｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍ
ａｂｌｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍ。
ｒｙ＞またはフラッシュＥＥＰＲＯＭにおいて、内部発
生の書込み用高電圧の適正な制御は、書込み後のセル闇
値を制御する上で重要である。その書込み用高電圧は、
いかなる環境下においても安定している必要があり、温
度変動、電源電圧変動等の依存性が小さいことが望まし
い。同時に、この書込み用高電圧は、書込電流または高
温下において増加する寄生リーク電流により、電圧降下
を起こさない程度に高い電流供給の能力が必要である。
生の書込み用高電圧の適正な制御は、書込み後のセル闇
値を制御する上で重要である。その書込み用高電圧は、
いかなる環境下においても安定している必要があり、温
度変動、電源電圧変動等の依存性が小さいことが望まし
い。同時に、この書込み用高電圧は、書込電流または高
温下において増加する寄生リーク電流により、電圧降下
を起こさない程度に高い電流供給の能力が必要である。
また、製造時の諸条件、例えば書込みにフローティング
ゲートと基板との間の酸化膜を介して流れるトンネル電
流を用いる場合、トンネル酸化膜厚やトンネリング領域
の面積等において、各デバイス間にバラツキがあると、
書込み用高電圧の適性な電圧値は、そのバラツキに対応
した異なった値が要求される。
ゲートと基板との間の酸化膜を介して流れるトンネル電
流を用いる場合、トンネル酸化膜厚やトンネリング領域
の面積等において、各デバイス間にバラツキがあると、
書込み用高電圧の適性な電圧値は、そのバラツキに対応
した異なった値が要求される。
以上の条件を満たすため、通常、昇圧回路としては、強
力なチャージポンプ回路を使用し、昇圧電圧が適正な目
標値まで上昇しているか否かを電圧計測回路により判断
して、目標値を越えた場合、チャージポンプ回路のポン
ピングを停止させるという方式が考えられている。
力なチャージポンプ回路を使用し、昇圧電圧が適正な目
標値まで上昇しているか否かを電圧計測回路により判断
して、目標値を越えた場合、チャージポンプ回路のポン
ピングを停止させるという方式が考えられている。
従来、この種の分野の技術としては、特開昭６３−３１
０２０７号公報等に記載されるものがあった。以下、こ
の構成を図を用いて説明する。
０２０７号公報等に記載されるものがあった。以下、こ
の構成を図を用いて説明する。
第２図は、従来の電圧測定回路の一構成例を示す回路図
である。
である。
この電圧測定回路は、デバイス内部で昇圧された被測定
用電圧Ｖｇを入力するための入力端子１ａを有し、その
入力端子１ａには被測定用電圧■ｇを分圧するための容
量１．２がフローティング用のノードＮ１を介して直列
接続されている。さらに、ノードＮ１には、リセット用
のＮ−ＭＯ８３が接続されると共に、所定の容量比を持
つ容量４〜６の一端が接続されている。そして、その容
量４〜６の他端が目標値設定部１０に接続されている。
用電圧Ｖｇを入力するための入力端子１ａを有し、その
入力端子１ａには被測定用電圧■ｇを分圧するための容
量１．２がフローティング用のノードＮ１を介して直列
接続されている。さらに、ノードＮ１には、リセット用
のＮ−ＭＯ８３が接続されると共に、所定の容量比を持
つ容量４〜６の一端が接続されている。そして、その容
量４〜６の他端が目標値設定部１０に接続されている。
目標値設定部１０は、図示しない内部記憶素子に記憶さ
れた３ビットデータＤｉ、Ｄ２．Ｄ３により、被測定用
電圧Ｖｇの目標電圧値を設定するための回路であり、ス
イッチング素子であるＮ−ＭＯ８１１〜１６及びインバ
ータ１７〜１９で構成されている。その上、Ｎ−ＭＯ８
１１〜１３に接続されたノードＮ２が、基準電圧発生用
の定電圧回路２０及び差動増幅器３０の入力側に接続さ
れている。
れた３ビットデータＤｉ、Ｄ２．Ｄ３により、被測定用
電圧Ｖｇの目標電圧値を設定するための回路であり、ス
イッチング素子であるＮ−ＭＯ８１１〜１６及びインバ
ータ１７〜１９で構成されている。その上、Ｎ−ＭＯ８
１１〜１３に接続されたノードＮ２が、基準電圧発生用
の定電圧回路２０及び差動増幅器３０の入力側に接続さ
れている。
ノードＮ２の他にノードＮ１が入力側に接続された差動
増幅器３０は、ノードＮ１とノードＮ２との電圧差を増
幅し、出力端子３０ａからディジタル値として出力信号
ＯＵＴを出力する回路て゛ある。
増幅器３０は、ノードＮ１とノードＮ２との電圧差を増
幅し、出力端子３０ａからディジタル値として出力信号
ＯＵＴを出力する回路て゛ある。
また、入力端子１ａには、図示しない被測定用電圧Ｖｇ
生成用のチャージポンプ回路が接続され、そのチャージ
ポンプ回路は出力ＯＵＴを用いてボンピング動作（昇圧
動作〉を制御する機能を有している。
生成用のチャージポンプ回路が接続され、そのチャージ
ポンプ回路は出力ＯＵＴを用いてボンピング動作（昇圧
動作〉を制御する機能を有している。
次に動作を説明する。
入力された被測定用電圧Ｖｇは、容量１．２の分圧比に
より分圧され、その結果、ノードＮ１には、定電圧回路
２０から出力される基準電圧に近い電圧値が発生する。
より分圧され、その結果、ノードＮ１には、定電圧回路
２０から出力される基準電圧に近い電圧値が発生する。
一方、ノードＮ２には、′“ＨＨレベルのデータＤｉ、
Ｄ２．Ｄ３によって接地レベルが、＋１１．”レベルの
データＤｉ、Ｄ２゜Ｄ３によって基準電圧レベルがそれ
ぞれ供給される。そして、ノードＮ１の電圧レベルがノ
ードＮ２のレベルを越えたときのみに、差動増幅器３０
により“Ｌパレベルの出力ＯＵＴを出力端子３０ａから
出力する。
Ｄ２．Ｄ３によって接地レベルが、＋１１．”レベルの
データＤｉ、Ｄ２゜Ｄ３によって基準電圧レベルがそれ
ぞれ供給される。そして、ノードＮ１の電圧レベルがノ
ードＮ２のレベルを越えたときのみに、差動増幅器３０
により“Ｌパレベルの出力ＯＵＴを出力端子３０ａから
出力する。
例えば、被測定用電圧Ｖｇが上昇して、目標検知電圧に
達したとき、ノードＮ１の電圧レベルがノードＮ２の電
圧レベルを越える。その結果、“Ｌ？ルベルの出力ＯＵ
Ｔが出力端子３０ａから出力され、チャージポンプ回路
のボンピング動作が停止される。被測定用電圧Ｖｇのレ
ベルが下がってくると、ノードＮ１の電圧レベルがノー
ドＮ２の電圧レベルを下回る。その結果、差動増幅器３
０の出力ＯＵＴが“Ｈ”レベルに変化してボンピング動
作が再び開始される。このような動作が繰り返されて、
被測定用電圧Ｖｇは目標値の近傍に安定する。
達したとき、ノードＮ１の電圧レベルがノードＮ２の電
圧レベルを越える。その結果、“Ｌ？ルベルの出力ＯＵ
Ｔが出力端子３０ａから出力され、チャージポンプ回路
のボンピング動作が停止される。被測定用電圧Ｖｇのレ
ベルが下がってくると、ノードＮ１の電圧レベルがノー
ドＮ２の電圧レベルを下回る。その結果、差動増幅器３
０の出力ＯＵＴが“Ｈ”レベルに変化してボンピング動
作が再び開始される。このような動作が繰り返されて、
被測定用電圧Ｖｇは目標値の近傍に安定する。
本回路を用いた被測定用電圧Ｖｇの検知レベルは、温度
依存性、電源電圧依存性の小さく、基準電圧と完全に線
形的な関係となり、安定した動作が得られる。
依存性、電源電圧依存性の小さく、基準電圧と完全に線
形的な関係となり、安定した動作が得られる。
（発明が解決しようとする課題）
しかしながら、上記構成の電圧測定回路では、次のよう
な課題があった。
な課題があった。
動作中において、ノードＮ１がフローティング（浮遊）
状態にある場合に、ノードＮ１を構成する導体の回りの
絶縁が不十分であると、動作中にノードＮ１から電荷が
漏れ出し、被測定用電圧■ｇが目標値からずれるという
問題があった。特に、フラッシュＥＥＰＲＯＭでは、す
べてのデータを消去するので、消去時間がＥＥＰＲＯＭ
に比べて長くなり、その分、フローティング状態が長く
なる。そのため、ノードＮ１から電荷が漏れ出す機会が
増大する。また、高温下でデータを消去する場合にも電
荷が漏れ出す機会が増大する。
状態にある場合に、ノードＮ１を構成する導体の回りの
絶縁が不十分であると、動作中にノードＮ１から電荷が
漏れ出し、被測定用電圧■ｇが目標値からずれるという
問題があった。特に、フラッシュＥＥＰＲＯＭでは、す
べてのデータを消去するので、消去時間がＥＥＰＲＯＭ
に比べて長くなり、その分、フローティング状態が長く
なる。そのため、ノードＮ１から電荷が漏れ出す機会が
増大する。また、高温下でデータを消去する場合にも電
荷が漏れ出す機会が増大する。
本発明は前記従来技術の持っていた課題として、被測定
用電圧が目標値からずれるという点について解決した電
圧測定回路を提供するものである。
用電圧が目標値からずれるという点について解決した電
圧測定回路を提供するものである。
（課題を解決するための手段）
本発明では、前記課題を解決するために、被測定用電圧
を第１の電流に変換し、該第１の電流を入力するための
入力側電極を有する電流変換用トランジスタと、少なく
とも前記入力側電極に対して所定の電圧を印加する定電
圧印加手段と、前記定電圧印加手段と共働して前記第１
の電流と基準電流との電流差を電圧に変換する電流／電
圧変換部と、所定のデータに基づき前記基準電流を生成
する基準電流生成回路とを、備えたものである。
を第１の電流に変換し、該第１の電流を入力するための
入力側電極を有する電流変換用トランジスタと、少なく
とも前記入力側電極に対して所定の電圧を印加する定電
圧印加手段と、前記定電圧印加手段と共働して前記第１
の電流と基準電流との電流差を電圧に変換する電流／電
圧変換部と、所定のデータに基づき前記基準電流を生成
する基準電流生成回路とを、備えたものである。
また、前記定電圧印加手段を、一定電圧により導通状態
が制御され、前記電流変換用１ヘランジスタの入力側電
極に亘列接続された所定のインピーダンスの第１のトラ
ンジスタと、前記一定電圧により導通状態が制御され、
前記第２のトランジスタと同一インピーダンスの第２の
トランジスタとを備えるように構成し、さらに、前記基
準電流生成手段を、前記第２のトランジスタに接続され
前記データに基づきオン・オフ動作するスイッチングト
ランジスタと、前記スイッチングトランジスタに直列接
続された電流源とを、備えるように構成してもよい。
が制御され、前記電流変換用１ヘランジスタの入力側電
極に亘列接続された所定のインピーダンスの第１のトラ
ンジスタと、前記一定電圧により導通状態が制御され、
前記第２のトランジスタと同一インピーダンスの第２の
トランジスタとを備えるように構成し、さらに、前記基
準電流生成手段を、前記第２のトランジスタに接続され
前記データに基づきオン・オフ動作するスイッチングト
ランジスタと、前記スイッチングトランジスタに直列接
続された電流源とを、備えるように構成してもよい。
（作用）
本発明は、以上のように電圧測定回路を構成したので、
電流変換用トランジスタは、被測定用電圧を第１の電流
に変換し、定電圧印加手段は、電流変換用トランジスタ
の入力側電極に対して所定の電圧を印加し、被測定用電
圧の目標値における電源電圧や温度依存を抑制するよう
に働く。電流／電圧変換部は、定電圧印加手段と共働し
て第１の電流と基準電流との電流差を電圧に変換するよ
うに働く。基準電流生成回路は、被測定用電圧の目標値
を設定するための所定のデータに基づき基準電流を生成
する。
電流変換用トランジスタは、被測定用電圧を第１の電流
に変換し、定電圧印加手段は、電流変換用トランジスタ
の入力側電極に対して所定の電圧を印加し、被測定用電
圧の目標値における電源電圧や温度依存を抑制するよう
に働く。電流／電圧変換部は、定電圧印加手段と共働し
て第１の電流と基準電流との電流差を電圧に変換するよ
うに働く。基準電流生成回路は、被測定用電圧の目標値
を設定するための所定のデータに基づき基準電流を生成
する。
したがって、前記課題を解決できるのである。
（実施例）
第１図は、本発明の実施例を示す電圧測定回路の構成ブ
ロック図である。
ロック図である。
この電圧測定回路は、被測定用電圧Ｖｇを第１の電流■
１０に変換する電流変換用トランジスタであるＮ−ＭＯ
８５０及び基準電流生成回路６０を有している。そのＮ
−ＭＯ８５０のゲートが被測定用電圧Ｖｇ入力用の入力
端子５０ａに、ソースがグランドＧＮＤに、ドレインが
ノードＮＩＯを介して定電圧印加手段７０にそれぞれ接
続されている。
１０に変換する電流変換用トランジスタであるＮ−ＭＯ
８５０及び基準電流生成回路６０を有している。そのＮ
−ＭＯ８５０のゲートが被測定用電圧Ｖｇ入力用の入力
端子５０ａに、ソースがグランドＧＮＤに、ドレインが
ノードＮＩＯを介して定電圧印加手段７０にそれぞれ接
続されている。
一方、基準電流生成回路６０は、ノードＮｉｌとグラン
ドＧＮＤとの間に、スイッチングトランジスタであるＮ
−ＭＯ８６１，６２，６３・・・・・・とＮ−ＭＯＳ等
で構成された電流源６１ａ〜６３ａとがそれぞれ直列接
続されると共に、電流源６４ａが接続されている。ここ
で、Ｎ−ＭＯ８６１゜６２．６３・・・・・・は、図示
しないデバイス内部に蓄積された不揮発性メモリからの
ｎビットデータＤ１０、Ｄｌｌ、ＤＩ２・・・・・・に
よりスイッチングする機能を有している。このスイッチ
ングにより基準電流生成回路６０は、所定の基準電流１
１１を生成する回路として構成されている。
ドＧＮＤとの間に、スイッチングトランジスタであるＮ
−ＭＯ８６１，６２，６３・・・・・・とＮ−ＭＯＳ等
で構成された電流源６１ａ〜６３ａとがそれぞれ直列接
続されると共に、電流源６４ａが接続されている。ここ
で、Ｎ−ＭＯ８６１゜６２．６３・・・・・・は、図示
しないデバイス内部に蓄積された不揮発性メモリからの
ｎビットデータＤ１０、Ｄｌｌ、ＤＩ２・・・・・・に
よりスイッチングする機能を有している。このスイッチ
ングにより基準電流生成回路６０は、所定の基準電流１
１１を生成する回路として構成されている。
定電圧印加手段７０は、ノードＮＩＯにソースが接続さ
れた第１のトランジスタであるＮ−Ｍ○Ｓ７１とノード
Ｎｉｌにソースが接続された第２のトランジスタである
Ｎ−ＭＯ８７２とで構成されている。これらＮ−ＭＯ８
７１，７２は同一インピーダンスを有し、そのＮ−ＭＯ
８７１，７２のゲートには、定電圧源８０が接続されて
いる。
れた第１のトランジスタであるＮ−Ｍ○Ｓ７１とノード
Ｎｉｌにソースが接続された第２のトランジスタである
Ｎ−ＭＯ８７２とで構成されている。これらＮ−ＭＯ８
７１，７２は同一インピーダンスを有し、そのＮ−ＭＯ
８７１，７２のゲートには、定電圧源８０が接続されて
いる。
定電圧源８０は、ＰチャネルＭＯＳトランジスタ（以下
、Ｐ−ＭＯＳという）８１及びＮ−ＭＯ８８２〜８４で
構成され、そのＰ−ＭＯ３８１とＮ−ＭＯ８８４との各
ゲートがリセット信号Ｒ８Ｔに接続されている。
、Ｐ−ＭＯＳという）８１及びＮ−ＭＯ８８２〜８４で
構成され、そのＰ−ＭＯ３８１とＮ−ＭＯ８８４との各
ゲートがリセット信号Ｒ８Ｔに接続されている。
ここで、Ｎ−ＭＯ８７１，７２は、ノードＮ１０の電圧
とノードＮｉｌの電圧との電圧差を増幅する機能を有し
、Ｎ−ＭＯ８７１は、ノードＮ１１に対して所定の電圧
を印加する機能を有している。そして、Ｎ−ＭＯ８７１
，７２の各ドレインが電流／電圧変換部９０に接続され
ている。
とノードＮｉｌの電圧との電圧差を増幅する機能を有し
、Ｎ−ＭＯ８７１は、ノードＮ１１に対して所定の電圧
を印加する機能を有している。そして、Ｎ−ＭＯ８７１
，７２の各ドレインが電流／電圧変換部９０に接続され
ている。
電流／電圧変換部９０は、定電圧印加手段７０と共働し
て第１の電流■、。と基準電流１１１との電流差を電圧
に変換する回路であり、電源電圧ＶＣＣと定電圧印加手
段７０のＮ−ＭＯ８７１のトレインとにソースとドレイ
ンとがそれぞれ接続されたＰ−ＭＯ３９１と、電源電圧
ＶＣＣと定電圧印加手段７０のＮ ＭＯ３７２のトレ
インとにソースとドレインとがそれぞれ接続されたＰ
−Ｍ ＯＳ９２とで構成されている。さらに、Ｐ−ＭＯ
３９１，９２の各ゲートがＰ−ＭＯ３９２のトレインに
共通接続されて、これらＰ−ＭＯ３９１，９２でカレン
トミラー回路を構成している。そして、Ｐ−ＭＯ８９１
のドレインとＰ−ＭＯ８９１，９′２の各ゲートとが、
それぞれノードＮ１２．１３を介して差動増幅回路１０
０に接続されている。
て第１の電流■、。と基準電流１１１との電流差を電圧
に変換する回路であり、電源電圧ＶＣＣと定電圧印加手
段７０のＮ−ＭＯ８７１のトレインとにソースとドレイ
ンとがそれぞれ接続されたＰ−ＭＯ３９１と、電源電圧
ＶＣＣと定電圧印加手段７０のＮ ＭＯ３７２のトレ
インとにソースとドレインとがそれぞれ接続されたＰ
−Ｍ ＯＳ９２とで構成されている。さらに、Ｐ−ＭＯ
３９１，９２の各ゲートがＰ−ＭＯ３９２のトレインに
共通接続されて、これらＰ−ＭＯ３９１，９２でカレン
トミラー回路を構成している。そして、Ｐ−ＭＯ８９１
のドレインとＰ−ＭＯ８９１，９′２の各ゲートとが、
それぞれノードＮ１２．１３を介して差動増幅回路１０
０に接続されている。
差動増幅回路１００は、ノードＮ１２における電圧Ｖ１
２とノードＮ１３の電圧Ｖ１３との電圧差を増幅してデ
ィジタル値として出力する回路であり、Ｐ−ＭＯ８ＩＯ
Ｉ、１０２．１０３及びＮ−ＭＯ８１０４，１０５で構
成されている。さらに、差動増福回１１００の出力側に
は、リセット信号Ｒ８Ｔと差動増幅回８１００の出力と
を入力して出力ＯＵＴを出力するＮＯＲゲートからなる
リセット手段が接続されている。
２とノードＮ１３の電圧Ｖ１３との電圧差を増幅してデ
ィジタル値として出力する回路であり、Ｐ−ＭＯ８ＩＯ
Ｉ、１０２．１０３及びＮ−ＭＯ８１０４，１０５で構
成されている。さらに、差動増福回１１００の出力側に
は、リセット信号Ｒ８Ｔと差動増幅回８１００の出力と
を入力して出力ＯＵＴを出力するＮＯＲゲートからなる
リセット手段が接続されている。
また、入力端子５０ａには、図示しない被測定用電圧Ｖ
ｇ生成用のチャージポンプ回路が接続され、そのチャー
ジポンプ回路は出力ＯＵＴを用いて昇圧制御を行う機能
を有している。
ｇ生成用のチャージポンプ回路が接続され、そのチャー
ジポンプ回路は出力ＯＵＴを用いて昇圧制御を行う機能
を有している。
以上のように構成される電圧測定回路の動作について説
明する。
明する。
被測定用電圧Ｖｇが入力端子５０ａに印加されると、Ｎ
−ＭＯ８７１のゲートには定電圧源８０から２ｖ程度の
定電圧Ｖｃが与えられているので、ノードＮＩＯの電圧
■１ｏ（＝ＶＣ−■■、ＶＩＮ＝ＭＯ８の闇値）は、１
ｖ程度に一定となる。
−ＭＯ８７１のゲートには定電圧源８０から２ｖ程度の
定電圧Ｖｃが与えられているので、ノードＮＩＯの電圧
■１ｏ（＝ＶＣ−■■、ＶＩＮ＝ＭＯ８の闇値）は、１
ｖ程度に一定となる。
被測定用電圧Ｖｇは電源電圧ＶＣＣ以上の電圧であるた
め、（Ｖｇ ＶＴ ）は、ノードＮＩＯの電圧Ｖ１ｏ
により常時大きく、したがって、Ｎ−ＭＯ８５０は、ソ
ース・ドレイン間の電流が（ゲート電圧−Ｖ、）に比例
する三極管領域（第３図に示す）で動作する。即ち、ノ
ードＮＩＯの電圧Ｖ１゜の電圧が一定の時、（Ｖｇ
ＶＴ ）と第１の電流工、。とが比例する。この様にし
て被測定用電圧■ｇが第１の電流■１ｏに変換される。
め、（Ｖｇ ＶＴ ）は、ノードＮＩＯの電圧Ｖ１ｏ
により常時大きく、したがって、Ｎ−ＭＯ８５０は、ソ
ース・ドレイン間の電流が（ゲート電圧−Ｖ、）に比例
する三極管領域（第３図に示す）で動作する。即ち、ノ
ードＮＩＯの電圧Ｖ１゜の電圧が一定の時、（Ｖｇ
ＶＴ ）と第１の電流工、。とが比例する。この様にし
て被測定用電圧■ｇが第１の電流■１ｏに変換される。
一方、基準電流生成回路６０では、ｎビットデータＤＩ
Ｏ，Ｄｌｌ、Ｄｉ２・・・・・・により、Ｎ−ＩＶＩＯ
８６１，６２，６３・・・・・・がオン・オフ動作する
。
Ｏ，Ｄｌｌ、Ｄｉ２・・・・・・により、Ｎ−ＩＶＩＯ
８６１，６２，６３・・・・・・がオン・オフ動作する
。
したがって、基準電流■１１は、Ｎ−ＭＯ８６１゜６２
．６３・・・・・・により選択される電流源の和となり
、ｎビットデータＤＩＯ，Ｄｉ １．Ｄ１２＝・＝・・
・が、“Ｈ°°レベルの場合に°１゛“°Ｌ′°レベル
の場合に“０”をとる変数ＡＯ、Ａ１．Ａ２・・・・・
・を用いて基準電流■１１を表すと、 Ｉｔ１＝Ｉｏ ＋Ａｏ Ｉｏ ＋Ａｉ １１＋Ａ２
Ｉ２ ＋”・（１〉 となる。
．６３・・・・・・により選択される電流源の和となり
、ｎビットデータＤＩＯ，Ｄｉ １．Ｄ１２＝・＝・・
・が、“Ｈ°°レベルの場合に°１゛“°Ｌ′°レベル
の場合に“０”をとる変数ＡＯ、Ａ１．Ａ２・・・・・
・を用いて基準電流■１１を表すと、 Ｉｔ１＝Ｉｏ ＋Ａｏ Ｉｏ ＋Ａｉ １１＋Ａ２
Ｉ２ ＋”・（１〉 となる。
第５図は、被測定用電圧ＶｇをＶｇｌ 、Ｖｇ２（Ｖｇ
ｌ ＜Ｖｇ２ ）に設定した場合の第１の電流■１ｏと
基準電流■１１との関係を示す図である。この図が示す
ように、第１の電流工、。は、基準電流■１１の値に依
存せす、被測定用電圧Ｖｇにほぼ比例している。
ｌ ＜Ｖｇ２ ）に設定した場合の第１の電流■１ｏと
基準電流■１１との関係を示す図である。この図が示す
ように、第１の電流工、。は、基準電流■１１の値に依
存せす、被測定用電圧Ｖｇにほぼ比例している。
この基準電流■１１と第１の電流■１゜との電流差が、
定電圧印加手段７０及び電流／電圧変換部９０によって
電圧に変換され、ノードＮ１２．Ｎ１３にそれぞれ電圧
■１２．電圧Ｖ１３として出力される。この電圧■１２
．電圧■１３は、定電圧印加手段７０によりノードＮ１
０の電圧■１ｏ及びノードＮ１１の電圧■１１に比べて
、第４図（ａ＞、（ｂ）に示すように２０倍程度に増幅
される。その後、電圧■１２及び電圧■１３が差動増幅
回路１００のＮ−ＭＯ３Ｉ○１．１０２にそれぞれ印加
されると、その電圧Ｖ と電圧”１３との電圧差が増幅
され、ディジタル値として出力される。このディジタル
値は、リセット手段１１０を経て出力ＣＵＴとして出力
される。 例えば、被測定用電圧Ｖｇが上昇して、目標
検知電圧に達したとき、“Ｌ”レベルの出力ＯＵＴが出
力され、チャージポンプ回路のポンピング動作が停止さ
れる。被測定用電圧■ｇのレベルが書込み電流等により
下がってくると、出力ＯＵＴが“Ｈ”レベルに変化して
ボンピング動作が再び開始される。このような動作が繰
り返されて、被測定用電圧Ｖｇは目標値の近傍に安定す
る。
定電圧印加手段７０及び電流／電圧変換部９０によって
電圧に変換され、ノードＮ１２．Ｎ１３にそれぞれ電圧
■１２．電圧Ｖ１３として出力される。この電圧■１２
．電圧■１３は、定電圧印加手段７０によりノードＮ１
０の電圧■１ｏ及びノードＮ１１の電圧■１１に比べて
、第４図（ａ＞、（ｂ）に示すように２０倍程度に増幅
される。その後、電圧■１２及び電圧■１３が差動増幅
回路１００のＮ−ＭＯ３Ｉ○１．１０２にそれぞれ印加
されると、その電圧Ｖ と電圧”１３との電圧差が増幅
され、ディジタル値として出力される。このディジタル
値は、リセット手段１１０を経て出力ＣＵＴとして出力
される。 例えば、被測定用電圧Ｖｇが上昇して、目標
検知電圧に達したとき、“Ｌ”レベルの出力ＯＵＴが出
力され、チャージポンプ回路のポンピング動作が停止さ
れる。被測定用電圧■ｇのレベルが書込み電流等により
下がってくると、出力ＯＵＴが“Ｈ”レベルに変化して
ボンピング動作が再び開始される。このような動作が繰
り返されて、被測定用電圧Ｖｇは目標値の近傍に安定す
る。
ところで、定電圧印加手段７０及び電流／電圧変換部９
０により、電圧■１２と電圧■１３が等しくなるのは１
１０” 工１１の場合であり、電圧”１２と電圧Ｖ１３
の差動出力である出力ＯＵＴは、■１ｏ＞１１１の場合
には゛じレベルになり、１１０く”１１の場合には１１
ＨＩ＋レベルとなる。即ち、基準電流■１１を制御す
ることにより、出力ＯＵＴが反転する時の被測定用電圧
Ｖｇを任意に変化させることができる。また、基準電流
■１１と被測定用電圧Ｖｇとの関係は、−玄関数 ｖｇ＝αＪ１１＋β ・・・・・・（２〉 で表すことができる。上記（１〉式及び（２）式により
被測定用電圧Ｖｇは、 Ｖｇ”Ａ□ （ｌ Ｉ Ｏ＋ＡＩ ＣＩ Ｉ １ ＋Ａ
２ ＣＩ Ｉ ２ ＋”・＋αＩＤ＋β ・
・・・・・（３）となる。ここで、改めて、α工０＝α
０．α■１−α１．α■２−α２．・・・・・・、αＩ
Ｄ＋β＝Ｂと定義し直せば、被測定用電圧Ｖｇは、 ■ｇ＝Ａｏα０ ＋Ａ１ α１ ＋Ａ２ ａ２＋−＋Ｂ
・・・・（４） と表せる。即ち、被測定用電圧Ｖｇのレベルをｎとット
データＤＩＯ，Ｄｌｌ、Ｄ１２・・・・・・を用いて任
意に設定可能となる。例えば、データＤＩＯＤ１１．Ｄ
１２の３ビツトのみを用いて、電流源の電流■。、１１
．Ｉ、の比を１：２＋４になるように構成すれば、被測
定用電圧Ｖｇは８等分の等間隔に設定できる。
０により、電圧■１２と電圧■１３が等しくなるのは１
１０” 工１１の場合であり、電圧”１２と電圧Ｖ１３
の差動出力である出力ＯＵＴは、■１ｏ＞１１１の場合
には゛じレベルになり、１１０く”１１の場合には１１
ＨＩ＋レベルとなる。即ち、基準電流■１１を制御す
ることにより、出力ＯＵＴが反転する時の被測定用電圧
Ｖｇを任意に変化させることができる。また、基準電流
■１１と被測定用電圧Ｖｇとの関係は、−玄関数 ｖｇ＝αＪ１１＋β ・・・・・・（２〉 で表すことができる。上記（１〉式及び（２）式により
被測定用電圧Ｖｇは、 Ｖｇ”Ａ□ （ｌ Ｉ Ｏ＋ＡＩ ＣＩ Ｉ １ ＋Ａ
２ ＣＩ Ｉ ２ ＋”・＋αＩＤ＋β ・
・・・・・（３）となる。ここで、改めて、α工０＝α
０．α■１−α１．α■２−α２．・・・・・・、αＩ
Ｄ＋β＝Ｂと定義し直せば、被測定用電圧Ｖｇは、 ■ｇ＝Ａｏα０ ＋Ａ１ α１ ＋Ａ２ ａ２＋−＋Ｂ
・・・・（４） と表せる。即ち、被測定用電圧Ｖｇのレベルをｎとット
データＤＩＯ，Ｄｌｌ、Ｄ１２・・・・・・を用いて任
意に設定可能となる。例えば、データＤＩＯＤ１１．Ｄ
１２の３ビツトのみを用いて、電流源の電流■。、１１
．Ｉ、の比を１：２＋４になるように構成すれば、被測
定用電圧Ｖｇは８等分の等間隔に設定できる。
なお、本発明は、図示の実施例に限定されず、種々の変
形が可能である。例えば、その変形例として次のような
ものがある。
形が可能である。例えば、その変形例として次のような
ものがある。
（イ〉上記実施例では、電流変換用トランジスタ及び定
電圧印加手段７０としてＮ−ＭＯＳを用いたが、例えば
、Ｐ−ＭＯＳやバイポーラトランジスタを用いて構成す
ることも可能である。
電圧印加手段７０としてＮ−ＭＯＳを用いたが、例えば
、Ｐ−ＭＯＳやバイポーラトランジスタを用いて構成す
ることも可能である。
（ロ）上記実施例では、電流／電圧変換部９０としてカ
レンｌへミラー回路を用いたが、例えば、第６図に示す
ように、抵抗９１ａ、９２ａ″Ｃ″構成してもよい。
レンｌへミラー回路を用いたが、例えば、第６図に示す
ように、抵抗９１ａ、９２ａ″Ｃ″構成してもよい。
（ハ）上記実施例では、電流源６１ａ〜６３ａとしてＮ
−ＭＯＳを用いたが、これに限定されず、例えば抵抗等
を用いて構成してもよい。
−ＭＯＳを用いたが、これに限定されず、例えば抵抗等
を用いて構成してもよい。
（発明の効果）
以上詳細に説明したように、本発明によれば、電流変換
用トランジスタにより被測定用電圧を第１の電流に変換
し、その第１の電流と基準電流との電流差を電圧に変換
して出力するようにしたので、フローティングノードを
用いずに回路構成することができ、被測定用電圧の目標
値の変動を防止できる。さらに、被測定用電圧の目標値
の温度依存性や電源電圧依存性等についても、従来とは
ぼ同等の性能を保つことができる。
用トランジスタにより被測定用電圧を第１の電流に変換
し、その第１の電流と基準電流との電流差を電圧に変換
して出力するようにしたので、フローティングノードを
用いずに回路構成することができ、被測定用電圧の目標
値の変動を防止できる。さらに、被測定用電圧の目標値
の温度依存性や電源電圧依存性等についても、従来とは
ぼ同等の性能を保つことができる。
第１図は本発明の実施例を示す電圧測定回路の構成ブロ
ック図、第２図は従来の電圧測定回路の構成ブロック図
、第３図はＮ−ＭＯ８５０の動作領域図、第４図（ａ）
、（ｂ）は第１図の動作時の各ノードの電圧を示す図、
第５図は第１の電流と基準電流の関係を示す図、第６図
は本発明の変形例を示す図である。 ５０・・・・・・電流変換用トランジスタ、６０・・・
・・・基準電流生成回路、６１，６２．６３・・・・・
・スイッチングトランジスタ、６１ａ、６２ａ、６３ａ
・電流源、７０・・・・・・定電圧印加手段、７１．７
２・・・・・・第１及び第２のトランジスタ、９０・・
・・・・電流／電圧変換部、Ｖｇ・・・・・・被測定用
電圧、■１ｏ・・・・・・第１の電流、工１１・・・・
・・基準電流。
ック図、第２図は従来の電圧測定回路の構成ブロック図
、第３図はＮ−ＭＯ８５０の動作領域図、第４図（ａ）
、（ｂ）は第１図の動作時の各ノードの電圧を示す図、
第５図は第１の電流と基準電流の関係を示す図、第６図
は本発明の変形例を示す図である。 ５０・・・・・・電流変換用トランジスタ、６０・・・
・・・基準電流生成回路、６１，６２．６３・・・・・
・スイッチングトランジスタ、６１ａ、６２ａ、６３ａ
・電流源、７０・・・・・・定電圧印加手段、７１．７
２・・・・・・第１及び第２のトランジスタ、９０・・
・・・・電流／電圧変換部、Ｖｇ・・・・・・被測定用
電圧、■１ｏ・・・・・・第１の電流、工１１・・・・
・・基準電流。
Claims (1)
- 【特許請求の範囲】 １、被測定用電圧を第１の電流に変換し、該第１の電流
を入力するための入力側電極を有する電流変換用トラン
ジスタと、 少なくとも前記入力側電極に対して所定の電圧を印加す
る定電圧印加手段と、 前記定電圧印加手段と共働して前記第１の電流と基準電
流との電流差を電圧に変換する電流／電圧変換部と、 所定のデータに基づき前記基準電流を生成する基準電流
生成回路とを、 備えたことを特徴とする電圧測定回路。 ２、請求項１記載の電圧測定回路において、前記定電圧
印加手段は、 一定電圧により導通状態が制御され、前記電流変換用ト
ランジスタの入力側電極に直列接続された所定のインピ
ーダンスの第１のトランジスタと、前記一定電圧により
導通状態が制御され、前記第２のトランジスタと同一イ
ンピーダンスの第２のトランジスタとを備え、 前記基準電流生成手段は、 前記第２のトランジスタに接続され、前記データに基づ
きオン・オフ動作するスイッチングトランジスタと、 前記スイッチングトランジスタに直列接続された電流源
とを、 備えた電圧測定回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154254A JP3142542B2 (ja) | 1990-06-13 | 1990-06-13 | 電圧測定回路 |
| US07/713,796 US5180929A (en) | 1990-06-13 | 1991-06-12 | Voltage measuring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154254A JP3142542B2 (ja) | 1990-06-13 | 1990-06-13 | 電圧測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0450665A true JPH0450665A (ja) | 1992-02-19 |
| JP3142542B2 JP3142542B2 (ja) | 2001-03-07 |
Family
ID=15580194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02154254A Expired - Fee Related JP3142542B2 (ja) | 1990-06-13 | 1990-06-13 | 電圧測定回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5180929A (ja) |
| JP (1) | JP3142542B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2882163B2 (ja) * | 1992-02-26 | 1999-04-12 | 日本電気株式会社 | 比較器 |
| GB9222455D0 (en) * | 1992-10-26 | 1992-12-09 | Philips Electronics Uk Ltd | A current sensing circuit |
| FR2703526B1 (fr) * | 1993-04-02 | 1995-05-19 | Gemplus Card Int | Circuit de déclenchement automatique. |
| US5537072A (en) * | 1994-06-30 | 1996-07-16 | Sgs-Thomson Microelectronics, Inc. | Charge pump switch circuits |
| JP3022410B2 (ja) * | 1997-06-17 | 2000-03-21 | 日本電気株式会社 | インタフェース回路およびその判定レベル設定方法 |
| US8867595B1 (en) * | 2012-06-25 | 2014-10-21 | Rambus Inc. | Reference voltage generation and calibration for single-ended signaling |
| TWI602001B (zh) * | 2016-09-13 | 2017-10-11 | 友達光電股份有限公司 | 壓電感應器讀取電路 |
| US11892864B2 (en) * | 2020-01-14 | 2024-02-06 | Texas Instruments Incorporated | Voltage supervisor with low quiescent current |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587442A (en) * | 1983-12-01 | 1986-05-06 | Motorola, Inc. | Current threshold detector |
| US4752699A (en) * | 1986-12-19 | 1988-06-21 | International Business Machines Corp. | On chip multiple voltage generation using a charge pump and plural feedback sense circuits |
| JPH0827662B2 (ja) * | 1987-06-12 | 1996-03-21 | 沖電気工業株式会社 | 比較電圧発生回路及びそれを用いた電圧検出回路 |
| US5075572A (en) * | 1990-05-18 | 1991-12-24 | Texas Instruments Incorporated | Detector and integrated circuit device including charge pump circuits for high load conditions |
-
1990
- 1990-06-13 JP JP02154254A patent/JP3142542B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-12 US US07/713,796 patent/US5180929A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3142542B2 (ja) | 2001-03-07 |
| US5180929A (en) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW578294B (en) | Voltage generating circuit | |
| JP2860308B2 (ja) | Ｍｏｓ集積回路の閾値を調整する方法 | |
| JP3120795B2 (ja) | 内部電圧発生回路 | |
| JP3247402B2 (ja) | 半導体装置及び不揮発性半導体記憶装置 | |
| US5898335A (en) | High voltage generator circuit | |
| US7489184B2 (en) | Device and method for generating a low-voltage reference | |
| US6624685B2 (en) | Level detection by voltage addition/subtraction | |
| US6026023A (en) | Non-volatile semiconductor memory | |
| US20010003507A1 (en) | Nonvolatile semiconductor memory device | |
| US12436042B2 (en) | Temperature sensor and memory device having same | |
| US20180075921A1 (en) | Word line voltage generator for programmable memory array | |
| JP2013246627A (ja) | 基準電圧発生回路及び基準電圧発生方法 | |
| US7269092B1 (en) | Circuitry and device for generating and adjusting selected word line voltage | |
| JPH0450665A (ja) | 電圧測定回路 | |
| JP2006520943A (ja) | 差動デュアル・フローティング・ゲート回路及びプログラミング方法 | |
| CN109164863B (zh) | Sonos栅端控制电压产生电路 | |
| JP6506968B2 (ja) | 電圧検出器 | |
| JP2008270732A (ja) | 半導体装置 | |
| KR100596082B1 (ko) | 반도체 기억 장치의 승압 회로 | |
| US7518930B2 (en) | Method for generating and adjusting selected word line voltage | |
| CN116129972B (zh) | 钳位电压产生电路、读出电路、电源电路 | |
| WO2008039624A2 (en) | Sense amplifier circuit for low voltage applications | |
| US6791879B1 (en) | Structure and method for programmable and non-volatile analog signal storage for a precision voltage reference | |
| US6049480A (en) | Circuit for performing auto-verifying program on non-volatile memory device | |
| JP3979268B2 (ja) | 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |