JP3142542B2 - 電圧測定回路 - Google Patents
電圧測定回路Info
- Publication number
- JP3142542B2 JP3142542B2 JP02154254A JP15425490A JP3142542B2 JP 3142542 B2 JP3142542 B2 JP 3142542B2 JP 02154254 A JP02154254 A JP 02154254A JP 15425490 A JP15425490 A JP 15425490A JP 3142542 B2 JP3142542 B2 JP 3142542B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- voltage level
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Measuring voltage only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体集積回路内の未知電圧の検出に用い
られ、電源電圧依存性及び温度依存性等が小さく、内部
記憶素子のデータ変更により目標検知電圧値の変更可能
な電圧測定回路に関するものである。
られ、電源電圧依存性及び温度依存性等が小さく、内部
記憶素子のデータ変更により目標検知電圧値の変更可能
な電圧測定回路に関するものである。
（従来の技術） 単一電源で動作するEEPROM（Electrically Erasable
Programmable Read Only Memory）またはフラッシ
ュEEPROMにおいて、内部発生の書込み用高電圧の適正な
制御は、書込み後のセル閾値を制御する上で重要であ
る。その書込み用高電圧は、いかなる環境下においても
安定している必要があり、温度変動、電源電圧変動等の
依存性が小さいことが望ましい。同時に、この書込み用
高電圧は、書込み電流または高温下において増加する寄
生リーク電流により、電圧降下を起こさない程度に高い
電流供給の能力が必要である。
Programmable Read Only Memory）またはフラッシ
ュEEPROMにおいて、内部発生の書込み用高電圧の適正な
制御は、書込み後のセル閾値を制御する上で重要であ
る。その書込み用高電圧は、いかなる環境下においても
安定している必要があり、温度変動、電源電圧変動等の
依存性が小さいことが望ましい。同時に、この書込み用
高電圧は、書込み電流または高温下において増加する寄
生リーク電流により、電圧降下を起こさない程度に高い
電流供給の能力が必要である。
また、製造時の諸条件、例えば書込みにフローティン
グゲートと基板との間の酸化膜を介して流れるトンネル
電流を用いる場合、トンネル酸化膜厚やトンネリング領
域の面積等において、各デバイス間にばらつきがある
と、書込み用高電圧の適性な電圧値は、そのばらつきに
対応した異なった値が要求される。
グゲートと基板との間の酸化膜を介して流れるトンネル
電流を用いる場合、トンネル酸化膜厚やトンネリング領
域の面積等において、各デバイス間にばらつきがある
と、書込み用高電圧の適性な電圧値は、そのばらつきに
対応した異なった値が要求される。
以上の条件を満たすため、通常、昇圧回路としては、
強力なチャージポンプ回路を使用し、昇圧電圧が適正な
目標値まで上昇しているか否かを電圧計測回路により判
断して、目標値を越えた場合、チャージポンプ回路のポ
ンピングを停止させるという方式が考えられている。
強力なチャージポンプ回路を使用し、昇圧電圧が適正な
目標値まで上昇しているか否かを電圧計測回路により判
断して、目標値を越えた場合、チャージポンプ回路のポ
ンピングを停止させるという方式が考えられている。
従来、この種の分野の技術としては、特開昭63−3102
07号公報等に記載されるものがあった。以下、この構成
を図を用いて説明する。
07号公報等に記載されるものがあった。以下、この構成
を図を用いて説明する。
第２図は、従来の電圧測定回路の一構成例を示す回路
図である。
図である。
この電圧測定回路は、入力信号（例えば、デバイス内
部で昇圧された被測定用電圧）Vgを入力するための入力
端子1aを有し、その入力端子1aには被測定用電圧Vgを分
圧するための容量1,2がフローティング用のノードN1を
介して直列接続されている。さらに、ノードN1には、リ
セット用のＮチャネルMOSトランジスタ（以下「Ｎ−MO
S」という。）３が接続されると共に、所定の容量比を
持つ容量４〜６の一端が接続されている。そして、その
容量４〜６の他端が目標値設定部10に接続されている。
部で昇圧された被測定用電圧）Vgを入力するための入力
端子1aを有し、その入力端子1aには被測定用電圧Vgを分
圧するための容量1,2がフローティング用のノードN1を
介して直列接続されている。さらに、ノードN1には、リ
セット用のＮチャネルMOSトランジスタ（以下「Ｎ−MO
S」という。）３が接続されると共に、所定の容量比を
持つ容量４〜６の一端が接続されている。そして、その
容量４〜６の他端が目標値設定部10に接続されている。
目標値設定部10は、図示しない内部記憶素子に記憶さ
れた３ビットデータD1,D2,D3により、被測定用電圧Vgの
目標電圧値を設定するための回路であり、スイッチング
素子であるＮ−MOS11〜16及びインバータ17〜19で構成
されている。その上、Ｎ−MOS11〜13に接続されたノー
ドN2が、基準電圧発生用の定電圧回路20及び差動増幅器
30の入力側に接続されている。
れた３ビットデータD1,D2,D3により、被測定用電圧Vgの
目標電圧値を設定するための回路であり、スイッチング
素子であるＮ−MOS11〜16及びインバータ17〜19で構成
されている。その上、Ｎ−MOS11〜13に接続されたノー
ドN2が、基準電圧発生用の定電圧回路20及び差動増幅器
30の入力側に接続されている。
ノードN2の他にノードN1が入力側に接続された差動増
幅器30は、ノードN1とノードN2との電圧差を増幅し、出
力端子30aからディジタル値として出力信号OUTを出力す
る回路である。
幅器30は、ノードN1とノードN2との電圧差を増幅し、出
力端子30aからディジタル値として出力信号OUTを出力す
る回路である。
また、入力端子1aには、図示しない被測定用電圧Vg生
成用のチャージポンプ回路が接続され、そのチャージポ
ンプ回路は出力信号OUTを用いてポンピング動作（昇圧
動作）を制御する機能を有している。
成用のチャージポンプ回路が接続され、そのチャージポ
ンプ回路は出力信号OUTを用いてポンピング動作（昇圧
動作）を制御する機能を有している。
次に動作を説明する。
入力された被測定用電圧Vgは、容量1,2の分圧比によ
り分圧され、その結果、ノードN1には、定電圧回路20か
ら出力される基準電圧に近い電圧値が発生する。一方、
ノードN2には、“H"レベルのデータD1,D2,D3によって接
地レベルが、“L"レベルのデータD1,D2,D3によって基準
電圧レベルが、それぞれ供給される。そして、ノードN1
の電圧レベルがノードN2のレベルを越えたときのみに、
差動増幅器30により“L"レベルの出力信号OUTを出力端
子30aから出力する。
り分圧され、その結果、ノードN1には、定電圧回路20か
ら出力される基準電圧に近い電圧値が発生する。一方、
ノードN2には、“H"レベルのデータD1,D2,D3によって接
地レベルが、“L"レベルのデータD1,D2,D3によって基準
電圧レベルが、それぞれ供給される。そして、ノードN1
の電圧レベルがノードN2のレベルを越えたときのみに、
差動増幅器30により“L"レベルの出力信号OUTを出力端
子30aから出力する。
例えば、被測定用電圧Vgが上昇して、目標検知電圧に
達したとき、ノードN1の電圧レベルがノードN2の電圧レ
ベルを越える。その結果、“L"レベルの出力信号OUTが
出力端子30aから出力され、チャージポンプ回路のポン
ピング動作が停止される。被測定用電圧Vgのレベルが下
がってくると、ノードN1の電圧レベルがノードN2の電圧
レベルを下回る。その結果、差動増幅器30の出力信号OU
Tが“H"レベルに変化してポンピング動作が再び開始さ
れる。このような動作が繰り返されて、被測定用電圧Vg
は目標値の近傍に安定する。
達したとき、ノードN1の電圧レベルがノードN2の電圧レ
ベルを越える。その結果、“L"レベルの出力信号OUTが
出力端子30aから出力され、チャージポンプ回路のポン
ピング動作が停止される。被測定用電圧Vgのレベルが下
がってくると、ノードN1の電圧レベルがノードN2の電圧
レベルを下回る。その結果、差動増幅器30の出力信号OU
Tが“H"レベルに変化してポンピング動作が再び開始さ
れる。このような動作が繰り返されて、被測定用電圧Vg
は目標値の近傍に安定する。
本回路を用いた被測定用電圧Vgの検知レベルは、温度
依存性、電源電圧依存性が小さく、基準電圧と完全に線
形的な関係となり、安定した動作が得られる。
依存性、電源電圧依存性が小さく、基準電圧と完全に線
形的な関係となり、安定した動作が得られる。
（発明が解決しようとする課題） しかしながら、上記構成の電圧測定回路では、次のよ
うな課題があった。
うな課題があった。
動作中において、ノードN1がフローティング（浮遊）
状態にある場合に、ノードN1を構成する導体の回りの絶
縁が不十分であると、動作中にノードN1から電荷が漏れ
出し、被測定用電圧Vgが目標値からずれるという問題が
あった。特に、フラッシュEEPROMでは、すべてのデータ
を消去するので、消去時間がEEPROMに比べて長くなり、
その分、フローティング状態が長くなる。そのため、ノ
ードN1から電荷が漏れ出す機会が増大する。また、高温
下でデータを消去する場合にも電荷が漏れ出す機会が増
大する。
状態にある場合に、ノードN1を構成する導体の回りの絶
縁が不十分であると、動作中にノードN1から電荷が漏れ
出し、被測定用電圧Vgが目標値からずれるという問題が
あった。特に、フラッシュEEPROMでは、すべてのデータ
を消去するので、消去時間がEEPROMに比べて長くなり、
その分、フローティング状態が長くなる。そのため、ノ
ードN1から電荷が漏れ出す機会が増大する。また、高温
下でデータを消去する場合にも電荷が漏れ出す機会が増
大する。
本発明は、前記従来技術の持っていた課題を解決した
電圧測定回路を提供するものである。
電圧測定回路を提供するものである。
（課題を解決するための手段） 前記課題を解決するために、本発明のうちの第１の発
明では、入力信号の電圧レベルが基準電圧レベルを満た
しているか否かを検出し、該検出結果に応じた電圧レベ
ルを有する出力信号を出力する電圧測定回路において、
複数の電流源が並列に配置され、格納手段に格納された
データに基づき、前記複数の電流源の並列接続状態を制
御して、前記データに応じた、前記基準電圧レベルに対
応する第１の電流を発生する電流発生回路と、前記入力
信号の電圧レベルに応じた第２の電流を発生し、前記第
１の電流と該第２の電流とをそれぞれ第１の電圧と第２
の電圧に変換する電流／電圧変換回路と、を有し、前記
第２の電圧に対する前記第１の電圧のレベルに基づいた
電圧レベルを有する前記出力信号を出力するようにして
いる。
明では、入力信号の電圧レベルが基準電圧レベルを満た
しているか否かを検出し、該検出結果に応じた電圧レベ
ルを有する出力信号を出力する電圧測定回路において、
複数の電流源が並列に配置され、格納手段に格納された
データに基づき、前記複数の電流源の並列接続状態を制
御して、前記データに応じた、前記基準電圧レベルに対
応する第１の電流を発生する電流発生回路と、前記入力
信号の電圧レベルに応じた第２の電流を発生し、前記第
１の電流と該第２の電流とをそれぞれ第１の電圧と第２
の電圧に変換する電流／電圧変換回路と、を有し、前記
第２の電圧に対する前記第１の電圧のレベルに基づいた
電圧レベルを有する前記出力信号を出力するようにして
いる。
第２の発明では、第１の発明において、前記電圧測定
回路は、前記第１の電圧と前記第２の電圧を差動増幅す
る差動増幅回路を有し、増幅された前記第１の電圧に基
づいて前記出力信号が出力される。
回路は、前記第１の電圧と前記第２の電圧を差動増幅す
る差動増幅回路を有し、増幅された前記第１の電圧に基
づいて前記出力信号が出力される。
第３の発明では、第１または第２の発明において、前
記データは、少なくとも２ビット以上のデータである。
記データは、少なくとも２ビット以上のデータである。
第４の発明では、入力信号の電圧レベルが基準電圧レ
ベルを満たしているか否かを検出し、該検出結果に応じ
た電圧レベルを有する出力信号を出力する電圧測定回路
において、定電圧を発生する定電圧発生回路と、前記基
準電圧レベルに対応する第１の電流を発生する電流発生
回路と、前記入力信号の電圧レベルに応じた第２の電流
を発生し、前記第１の電流と該第２の電流とをそれぞれ
第１の電圧と第２の電圧に変換するものであって、前記
第１の電流の電流量が前記定電圧によって制御される電
流／電圧変換回路と、前記第１の電圧と前記第２の電圧
を差動増幅し、増幅された前記第１の電圧に基づく電圧
を有する信号を出力する差動増幅回路と、制御信号の電
圧レベルが第１の電圧レベルの時に、前記差動増幅回路
から出力される信号を受信し、該受信した信号の電圧レ
ベルに応じた電圧レベルを有する前記出力信号を出力
し、前記制御信号の電圧レベルが前記第１の電圧レベル
とは異なる第２の電圧レベルの時に、所定の電圧レベル
に固定された前記出力信号を出力する論理回路と、を有
している。
ベルを満たしているか否かを検出し、該検出結果に応じ
た電圧レベルを有する出力信号を出力する電圧測定回路
において、定電圧を発生する定電圧発生回路と、前記基
準電圧レベルに対応する第１の電流を発生する電流発生
回路と、前記入力信号の電圧レベルに応じた第２の電流
を発生し、前記第１の電流と該第２の電流とをそれぞれ
第１の電圧と第２の電圧に変換するものであって、前記
第１の電流の電流量が前記定電圧によって制御される電
流／電圧変換回路と、前記第１の電圧と前記第２の電圧
を差動増幅し、増幅された前記第１の電圧に基づく電圧
を有する信号を出力する差動増幅回路と、制御信号の電
圧レベルが第１の電圧レベルの時に、前記差動増幅回路
から出力される信号を受信し、該受信した信号の電圧レ
ベルに応じた電圧レベルを有する前記出力信号を出力
し、前記制御信号の電圧レベルが前記第１の電圧レベル
とは異なる第２の電圧レベルの時に、所定の電圧レベル
に固定された前記出力信号を出力する論理回路と、を有
している。
第５の発明では、第４の発明において、前記定電圧発
生回路は、前記制御信号が前記第１の電圧レベルの時
に、前記定電圧を発生可能に動作し、前記制御信号が前
記第２の電圧レベルの時に、前記定電圧の発生が抑制さ
れる。
生回路は、前記制御信号が前記第１の電圧レベルの時
に、前記定電圧を発生可能に動作し、前記制御信号が前
記第２の電圧レベルの時に、前記定電圧の発生が抑制さ
れる。
第６の発明では、第４または第５の発明において、前
記差動増幅回路は、前記制御信号が前記第１の電圧レベ
ルの時に、前記第１及び第２の電圧に基づく差動増幅を
可能に動作し、前記制御信号が前記第２の電圧レベルの
時に、前記差動増幅の動作が抑制される。
記差動増幅回路は、前記制御信号が前記第１の電圧レベ
ルの時に、前記第１及び第２の電圧に基づく差動増幅を
可能に動作し、前記制御信号が前記第２の電圧レベルの
時に、前記差動増幅の動作が抑制される。
（作用） 第１及び第３の発明では、格納手段に格納されたデー
タに基づき、電流発生回路から、基準電圧レベルに対応
する第１の電流が発生し、電流／電圧変換回路に与えら
れる。電流／電圧変換回路では、入力信号の電圧レベル
に応じた第２の電流を発生し、前記第１の電流と該第２
の電流とをそれぞれ第１の電圧と第２の電圧に変換す
る。これらの第２の電圧に対する第１の電圧のレベルに
基づいた電圧レベルの出力信号が、検出結果として出力
される。
タに基づき、電流発生回路から、基準電圧レベルに対応
する第１の電流が発生し、電流／電圧変換回路に与えら
れる。電流／電圧変換回路では、入力信号の電圧レベル
に応じた第２の電流を発生し、前記第１の電流と該第２
の電流とをそれぞれ第１の電圧と第２の電圧に変換す
る。これらの第２の電圧に対する第１の電圧のレベルに
基づいた電圧レベルの出力信号が、検出結果として出力
される。
第２の発明では、電流／電圧変換回路で変換された第
１の電圧と第２の電圧が、差動増幅回路で差動増幅さ
れ、該増幅された第１の電圧に基づいて、検出結果の出
力信号が出力される。
１の電圧と第２の電圧が、差動増幅回路で差動増幅さ
れ、該増幅された第１の電圧に基づいて、検出結果の出
力信号が出力される。
第４の発明では、定電圧発生回路から定電圧が発生
し、さらに電流発生回路から、基準電圧レベルに対応す
る第１の電流が発生し、これらの定電圧及び第１の電流
が電流／電圧変換回路に与えられる。直流／電圧変換回
路では、入力信号の電圧レベルに応じた第２の電流を発
生すると共に、前記定電圧によって前記第１の電流の電
流量を制御し、この第１の電流と該第２の電流とをそれ
ぞれ第１の電圧と第２の電圧に変換する。第１の電圧と
第２の電圧は、差動増幅回路によって差動増幅され、該
増幅された第１の電圧に基づく電圧を有する信号が該差
動増幅回路から出力され、論理回路に与えられる。論理
回路では、制御信号が第１の電圧レベルの時に、差動増
幅回路の出力信号を受信し、該受信した信号の電圧レベ
ルに応じた電圧レベルの出力信号を出力し、制御信号が
第２の電圧レベルの時に、所定の電圧レベルに固定され
た出力信号を出力する。
し、さらに電流発生回路から、基準電圧レベルに対応す
る第１の電流が発生し、これらの定電圧及び第１の電流
が電流／電圧変換回路に与えられる。直流／電圧変換回
路では、入力信号の電圧レベルに応じた第２の電流を発
生すると共に、前記定電圧によって前記第１の電流の電
流量を制御し、この第１の電流と該第２の電流とをそれ
ぞれ第１の電圧と第２の電圧に変換する。第１の電圧と
第２の電圧は、差動増幅回路によって差動増幅され、該
増幅された第１の電圧に基づく電圧を有する信号が該差
動増幅回路から出力され、論理回路に与えられる。論理
回路では、制御信号が第１の電圧レベルの時に、差動増
幅回路の出力信号を受信し、該受信した信号の電圧レベ
ルに応じた電圧レベルの出力信号を出力し、制御信号が
第２の電圧レベルの時に、所定の電圧レベルに固定され
た出力信号を出力する。
第５の発明では、制御信号が第１の電圧レベルの時
に、定電圧発生回路から定電圧が発生し、制御信号が第
２の電圧レベルの時に、その定電圧の発生が抑制され
る。
に、定電圧発生回路から定電圧が発生し、制御信号が第
２の電圧レベルの時に、その定電圧の発生が抑制され
る。
第６の発明では、制御信号が第１の電圧レベルの時
に、差動増幅回路が動作し、制御信号が第２の電圧レベ
ルの時に、その動作が抑制される。
に、差動増幅回路が動作し、制御信号が第２の電圧レベ
ルの時に、その動作が抑制される。
（実施例） 第１図は、本発明の実施例を示す電圧測定回路の回路
図である。
図である。
この電圧測定回路は、入力信号である被測定用電圧Vg
を第２の電流I10に変換する電流変換用トランジスタで
あるＮ−MOS50と、第１の電流である基準電流I11を発生
する電流発生回路である基準電流生成回路60とを有して
いる。Ｎ−MOS50は、ゲートが被測定用電圧Vg入力用の
入力端子50aに、ソースがグランドGNDに、ドレインがノ
ードN10を介して定電圧印加手段70に、それぞれ接続さ
れている。
を第２の電流I10に変換する電流変換用トランジスタで
あるＮ−MOS50と、第１の電流である基準電流I11を発生
する電流発生回路である基準電流生成回路60とを有して
いる。Ｎ−MOS50は、ゲートが被測定用電圧Vg入力用の
入力端子50aに、ソースがグランドGNDに、ドレインがノ
ードN10を介して定電圧印加手段70に、それぞれ接続さ
れている。
一方、基準電流生成回路60は、ノードN11とグランドG
NDとの間に、スイッチングトランジスタであるＮ−MOS6
1,62,6,……とＮ−MOS等で構成された電流源61a,62a,63
a,……とがそれぞれ直列接続されると共に、電流源64a
が接続されている。ここで、Ｎ−MOS61,62,63,……は、
図示しないデバイス内部に蓄積された格納手段である不
揮発性メモリからのｎビットデータD10,D11,D12,……に
よりスイッチングする機能を有している。このスイッチ
ングにより基準電流生成回路60は、所定の基準電流I11
を生成する回路として構成されている。
NDとの間に、スイッチングトランジスタであるＮ−MOS6
1,62,6,……とＮ−MOS等で構成された電流源61a,62a,63
a,……とがそれぞれ直列接続されると共に、電流源64a
が接続されている。ここで、Ｎ−MOS61,62,63,……は、
図示しないデバイス内部に蓄積された格納手段である不
揮発性メモリからのｎビットデータD10,D11,D12,……に
よりスイッチングする機能を有している。このスイッチ
ングにより基準電流生成回路60は、所定の基準電流I11
を生成する回路として構成されている。
定電圧印加手段70は、ノードN10にソースが接続され
た第１のトランジスタであるＮ−MOS71と、ノードN11に
ソースが接続された第２のトランジスタであるＮ−MOS7
2とで構成されている。これらＮ−MOS71,72は同一イン
ピーダンスを有し、そのＮ−MOS71,72のゲートには、定
電圧発生回路である定電圧源80が接続されている。
た第１のトランジスタであるＮ−MOS71と、ノードN11に
ソースが接続された第２のトランジスタであるＮ−MOS7
2とで構成されている。これらＮ−MOS71,72は同一イン
ピーダンスを有し、そのＮ−MOS71,72のゲートには、定
電圧発生回路である定電圧源80が接続されている。
定電圧源80は、ＰチャネルMOSトランジスタ（以下
「Ｐ−MOS」という。）81及びＮ−MOS82〜84で構成さ
れ、そのＰ−MOS81とＮ−MOS84との各ゲートが制御信号
であるリセット信号RSTに接続されている。
「Ｐ−MOS」という。）81及びＮ−MOS82〜84で構成さ
れ、そのＰ−MOS81とＮ−MOS84との各ゲートが制御信号
であるリセット信号RSTに接続されている。
ここで、Ｎ−MOS71,72は、ノードN10の電圧とノードN
11の電圧との電圧差を増幅する機能を有し、Ｎ−MOS71
は、ノードN11に対して所定の電圧を印加する機能を有
している。そして、Ｎ−MOS71,72の各ドレインが、電流
／電圧変換部90に接続されている。
11の電圧との電圧差を増幅する機能を有し、Ｎ−MOS71
は、ノードN11に対して所定の電圧を印加する機能を有
している。そして、Ｎ−MOS71,72の各ドレインが、電流
／電圧変換部90に接続されている。
電流／電圧変換部90は、定電圧印加手段70と共働して
電流I10と基準電流I11との電流差を電圧に変換する回路
であり、電源電圧VCCと定電圧印加手段70のＮ−MOS71の
ドレインとにソースとドレインとがそれぞれ接続された
Ｐ−MOS91と、電源電圧VCCと定電圧印加手段70のＮ−MO
S72のドレインとにソースとドレインとがそれぞれ接続
されたＰ−MOS92とで構成されている。さらに、Ｐ−MOS
91,92の各ゲートがＰ−MOS92のドレインに共通接続され
て、これらＰ−MOS91,92でカレントミラー回路を構成し
ている。このような電流／電圧変換部90、定電圧印加手
段70、及びＮ−MOS50により、電流／電圧変換回路が構
成されている。
電流I10と基準電流I11との電流差を電圧に変換する回路
であり、電源電圧VCCと定電圧印加手段70のＮ−MOS71の
ドレインとにソースとドレインとがそれぞれ接続された
Ｐ−MOS91と、電源電圧VCCと定電圧印加手段70のＮ−MO
S72のドレインとにソースとドレインとがそれぞれ接続
されたＰ−MOS92とで構成されている。さらに、Ｐ−MOS
91,92の各ゲートがＰ−MOS92のドレインに共通接続され
て、これらＰ−MOS91,92でカレントミラー回路を構成し
ている。このような電流／電圧変換部90、定電圧印加手
段70、及びＮ−MOS50により、電流／電圧変換回路が構
成されている。
電流／電圧変換部90内のＰ−MOS91のドレインとＰ−M
OS91,92の各ゲートとが、それぞれノードN12,N13を介し
て差動増幅回路100に接続されている。差動増幅回路100
は、ノードN12上の第２の電圧V12とノードN13上の第１
の電圧V13との電圧差を増幅してディジタル値として出
力する回路であり、Ｐ−MOS101,102,103及びＮ−MOS10
4,105で構成されている。さらに、差動増幅回路100の出
力側には、リセット信号RSTと該差動増幅回路100の出力
信号とを入力して出力信号OUTを出力する論理回路であ
るNORゲートからなるリセット手段110が接続されてい
る。
OS91,92の各ゲートとが、それぞれノードN12,N13を介し
て差動増幅回路100に接続されている。差動増幅回路100
は、ノードN12上の第２の電圧V12とノードN13上の第１
の電圧V13との電圧差を増幅してディジタル値として出
力する回路であり、Ｐ−MOS101,102,103及びＮ−MOS10
4,105で構成されている。さらに、差動増幅回路100の出
力側には、リセット信号RSTと該差動増幅回路100の出力
信号とを入力して出力信号OUTを出力する論理回路であ
るNORゲートからなるリセット手段110が接続されてい
る。
また、入力端子50aには、図示しない被測定用電圧Vg
生成用のチャージポンプ回路が接続され、そのチャージ
ポンプ回路は出力信号OUTを用いて昇圧制御を行う機能
を有している。
生成用のチャージポンプ回路が接続され、そのチャージ
ポンプ回路は出力信号OUTを用いて昇圧制御を行う機能
を有している。
以上のように構成される電圧測定回路の動作を、第３
図、第４図（ａ），（ｂ）及び第５図を参照しつつ説明
する。なお、第３図はＮ−MOS50の動作領域図、第４図
（ａ），（ｂ）は第１図の動作時の各ノードの電圧を示
す図、及び第５図は電流I10と基準電流I11との関係を示
す図である。
図、第４図（ａ），（ｂ）及び第５図を参照しつつ説明
する。なお、第３図はＮ−MOS50の動作領域図、第４図
（ａ），（ｂ）は第１図の動作時の各ノードの電圧を示
す図、及び第５図は電流I10と基準電流I11との関係を示
す図である。
被測定用電圧Vgが入力端子50aに印加されると、Ｎ−M
OS71のゲートには定電圧源80から2v程度の定電圧Vcが与
えられているので、ノードN10の電圧V10（＝Vc−VT、
VT;N−MOSの閾値）は、1v程度に一定となる。被測定用
電圧Vgは電源電圧VCC以上の電圧であるため、（Vg−
VT）は、ノードN10の電圧V10により常時大きく、したが
って、Ｎ−MOS50は、第３図に示すようにソース・ドレ
イン間の電流が（ゲート電圧−VT）に比例する三極管領
域で動作する。即ち、ノードN10の電圧V10が一定の時、
（Vg−VT）と電流I10とが比例する。この様にして被測
定用電圧Vgが電流I10に変換される。
OS71のゲートには定電圧源80から2v程度の定電圧Vcが与
えられているので、ノードN10の電圧V10（＝Vc−VT、
VT;N−MOSの閾値）は、1v程度に一定となる。被測定用
電圧Vgは電源電圧VCC以上の電圧であるため、（Vg−
VT）は、ノードN10の電圧V10により常時大きく、したが
って、Ｎ−MOS50は、第３図に示すようにソース・ドレ
イン間の電流が（ゲート電圧−VT）に比例する三極管領
域で動作する。即ち、ノードN10の電圧V10が一定の時、
（Vg−VT）と電流I10とが比例する。この様にして被測
定用電圧Vgが電流I10に変換される。
一方、基準電流生成回路60では、ｎビットデータD10,
D11,D12,……により、Ｎ−MOS61,62,63,……がオン・オ
フ動作する。したがって、基準電流I11は、Ｎ−MOS61,6
2,63,……により選択される電流源の和となり、ｎビッ
トデータD10,D11,D12,……が、“H"レベルの場合に
“1"、“L"レベルの場合に“0"をとる変数A0,A1,A2,…
…を用いて基準電流I11を表すと、 I11＝ID＋A0I0＋A1I1＋A2I2＋… ……（１） となる。
D11,D12,……により、Ｎ−MOS61,62,63,……がオン・オ
フ動作する。したがって、基準電流I11は、Ｎ−MOS61,6
2,63,……により選択される電流源の和となり、ｎビッ
トデータD10,D11,D12,……が、“H"レベルの場合に
“1"、“L"レベルの場合に“0"をとる変数A0,A1,A2,…
…を用いて基準電流I11を表すと、 I11＝ID＋A0I0＋A1I1＋A2I2＋… ……（１） となる。
第５図は、被測定用電圧VgをVg1,Vg2（Vg1＜Vg2）に
設定した場合の電流I10と基準電流I11との関係を示す図
である。この図が示すように、電流I10は、基準電流I11
の値に依存せず、被測定用電圧Vgにほぼ比例している。
設定した場合の電流I10と基準電流I11との関係を示す図
である。この図が示すように、電流I10は、基準電流I11
の値に依存せず、被測定用電圧Vgにほぼ比例している。
この基準電流I11と電流I10との電流差が、定電圧印加
手段70及び電流／電圧変換部90によって電圧に変換さ
れ、ノードN12,N13にそれぞれ電圧V12,V13として出力さ
れる。この電圧V12,V13は、定電圧印加手段70によりノ
ードN10の電圧V10及びノードN11の電圧V11に比べて、第
４図（ａ），（ｂ）に示すように20倍程度に増幅され
る。その後、電圧V12及び電圧V13が差動増幅回路100の
Ｎ−MOS101,102にそれぞれ印加されると、その電圧V12
と電圧V13との電圧差が増幅され、ディジタル値として
出力される。このディジタル値は、リセット手段110を
経て出力信号OUTとして出力される。
手段70及び電流／電圧変換部90によって電圧に変換さ
れ、ノードN12,N13にそれぞれ電圧V12,V13として出力さ
れる。この電圧V12,V13は、定電圧印加手段70によりノ
ードN10の電圧V10及びノードN11の電圧V11に比べて、第
４図（ａ），（ｂ）に示すように20倍程度に増幅され
る。その後、電圧V12及び電圧V13が差動増幅回路100の
Ｎ−MOS101,102にそれぞれ印加されると、その電圧V12
と電圧V13との電圧差が増幅され、ディジタル値として
出力される。このディジタル値は、リセット手段110を
経て出力信号OUTとして出力される。
例えば、被測定用電圧Vgが上昇して、目標検知電圧に
達したとき、“L"レベルの出力信号OUTが出力され、チ
ャージポンプ回路のポンピング動作が停止される。被測
定用電圧Vgのレベルが書込み電流等により下がってくる
と、出力信号OUTが“H"レベルに変化してポンピング動
作が再び開始される。このような動作が繰り返されて、
被測定用電圧Vgは目標値の近傍に安定する。
達したとき、“L"レベルの出力信号OUTが出力され、チ
ャージポンプ回路のポンピング動作が停止される。被測
定用電圧Vgのレベルが書込み電流等により下がってくる
と、出力信号OUTが“H"レベルに変化してポンピング動
作が再び開始される。このような動作が繰り返されて、
被測定用電圧Vgは目標値の近傍に安定する。
ところで、定電圧印加手段70及び電流／電圧変換部90
により、電圧V12と電圧V13が等しくなるのはI10＝I11の
場合であり、電圧V12と電圧V13の差動出力である出力信
号OUTは、I10＞I11の場合には“L"レベルになり、I10＜
I11の場合には“H"レベルとなる。即ち、基準電流I11を
制御することにより、出力信号OUTが反転する時の被測
定用電圧Vgを任意に変化させることができる。また、基
準電流I11と被測定用電圧Vgとの関係は、一次関数 Vg＝αI11＋β ……（２） で表すことができる。上記（１）式及び（２）式により
被測定用電圧Vgは、 Vg＝A0αI0＋A1αI1＋A2αI2＋…＋αID＋β ……（３） となる。ここで、改めて、αI0＝α0,αI1＝α1,αI2＝
α2,……，αID＋β＝Ｂと定義し直せば、被測定用電圧
Vgは、 Vg＝A0α０＋A1α１＋A2α２＋…＋Ｂ ……（４） と表せる。即ち、被測定用電圧Vgのレベルをｎビットデ
ータD10,D11,D12,……を用いて任意に設定可能となる。
例えば、データD10,D11,D12の３ビットのみを用いて、
電流源61a,62a,63aの電流I0,I1,I2の比を1:2:4になるよ
うに構成すれば、被測定用電圧Vgは８等分の等間隔に設
定できる。
により、電圧V12と電圧V13が等しくなるのはI10＝I11の
場合であり、電圧V12と電圧V13の差動出力である出力信
号OUTは、I10＞I11の場合には“L"レベルになり、I10＜
I11の場合には“H"レベルとなる。即ち、基準電流I11を
制御することにより、出力信号OUTが反転する時の被測
定用電圧Vgを任意に変化させることができる。また、基
準電流I11と被測定用電圧Vgとの関係は、一次関数 Vg＝αI11＋β ……（２） で表すことができる。上記（１）式及び（２）式により
被測定用電圧Vgは、 Vg＝A0αI0＋A1αI1＋A2αI2＋…＋αID＋β ……（３） となる。ここで、改めて、αI0＝α0,αI1＝α1,αI2＝
α2,……，αID＋β＝Ｂと定義し直せば、被測定用電圧
Vgは、 Vg＝A0α０＋A1α１＋A2α２＋…＋Ｂ ……（４） と表せる。即ち、被測定用電圧Vgのレベルをｎビットデ
ータD10,D11,D12,……を用いて任意に設定可能となる。
例えば、データD10,D11,D12の３ビットのみを用いて、
電流源61a,62a,63aの電流I0,I1,I2の比を1:2:4になるよ
うに構成すれば、被測定用電圧Vgは８等分の等間隔に設
定できる。
なお、本発明は、図示の実施例に限定されず、種々の
変形が可能である。例えば、その変形例として次のよう
なものがある。
変形が可能である。例えば、その変形例として次のよう
なものがある。
（イ）上記実施例では、電流変換用トランジスタ及び定
電圧印加手段70としてＮ−MOSを用いたが、例えば、Ｐ
−MOSやバイポーラトランジスタを用いて構成すること
も可能である。
電圧印加手段70としてＮ−MOSを用いたが、例えば、Ｐ
−MOSやバイポーラトランジスタを用いて構成すること
も可能である。
（ロ）上記実施例では、電流／電圧変換部90としてカレ
ントミラー回路を用いたが、例えば、本発明の変形例を
示す第６図のように、抵抗91a,92aで構成してもよい。
ントミラー回路を用いたが、例えば、本発明の変形例を
示す第６図のように、抵抗91a,92aで構成してもよい。
（ハ）上記実施例では、電流源61a〜63aとしてＮ−MOS
を用いたが、これに限定されず、例えば抵抗等を用いて
構成してもよい。
を用いたが、これに限定されず、例えば抵抗等を用いて
構成してもよい。
（発明の効果） 以上詳細に説明したように、第１〜第３の発明によれ
ば、基準電圧レベルに対応する第１の電流を発生する電
流発生回路に複数の電流源を並列に配置し、データに基
づいて、これら電流源の並列接続状態を制御して、第１
の電流を任意に設定可能としている。特に、データは格
納手段に格納するようにしている。このため、格納手段
に格納されたデータを換えることで、容易に基準電圧レ
ベルが変更可能となる。よって、入力信号の電圧レベル
に対応して、適切な基準電圧レベルを設定することが容
易に行える。
ば、基準電圧レベルに対応する第１の電流を発生する電
流発生回路に複数の電流源を並列に配置し、データに基
づいて、これら電流源の並列接続状態を制御して、第１
の電流を任意に設定可能としている。特に、データは格
納手段に格納するようにしている。このため、格納手段
に格納されたデータを換えることで、容易に基準電圧レ
ベルが変更可能となる。よって、入力信号の電圧レベル
に対応して、適切な基準電圧レベルを設定することが容
易に行える。
第４〜第６の発明によれば、制御信号の電圧レベルに
応じて、電圧測定回路としての出力信号の電圧レベル
を、固定可能としている。このため、例えば、電圧測定
回路による電圧測定が要求されていない時には、制御信
号により、出力信号の電圧レベルを固定することができ
る。よって、入力信号としてノイズが入力されたとして
も、出力信号として誤った検出結果を出力することを抑
制することができる。
応じて、電圧測定回路としての出力信号の電圧レベル
を、固定可能としている。このため、例えば、電圧測定
回路による電圧測定が要求されていない時には、制御信
号により、出力信号の電圧レベルを固定することができ
る。よって、入力信号としてノイズが入力されたとして
も、出力信号として誤った検出結果を出力することを抑
制することができる。
第１図は本発明の実施例を示す電圧測定回路の回路図、
第２図は従来の電圧測定回路の回路図、第３図はＮ−MO
S50の動作領域図、第４図（ａ），（ｂ）は第１図の動
作時の各ノードの電圧を示す図、第５図は電流I10と基
準電流I11の関係を示す図、第６図は本発明の変形例を
示す図である。 50……Ｎ−MOS（電流変換用トランジスタ）、60……基
準電流生成回路、61,62,63……スイッチングトランジス
タ、61a,62a,63a,64a……電流源、70……定電圧印加手
段、71,72……Ｎ−MOS（第１及び第２のトランジス
タ）、90……電流／電圧変換部、Vg……被測定用電圧、
I10……第１の電流、I11……基準電流。
第２図は従来の電圧測定回路の回路図、第３図はＮ−MO
S50の動作領域図、第４図（ａ），（ｂ）は第１図の動
作時の各ノードの電圧を示す図、第５図は電流I10と基
準電流I11の関係を示す図、第６図は本発明の変形例を
示す図である。 50……Ｎ−MOS（電流変換用トランジスタ）、60……基
準電流生成回路、61,62,63……スイッチングトランジス
タ、61a,62a,63a,64a……電流源、70……定電圧印加手
段、71,72……Ｎ−MOS（第１及び第２のトランジス
タ）、90……電流／電圧変換部、Vg……被測定用電圧、
I10……第１の電流、I11……基準電流。
Claims (6)
- 【請求項１】入力信号の電圧レベルが基準電圧レベルを
満たしているか否かを検出し、該検出結果に応じた電圧
レベルを有する出力信号を出力する電圧測定回路におい
て、 複数の電流源が並列に配置され、格納手段に格納された
データに基づき、前記複数の電流源の並列接続状態を制
御して、前記データに応じた、前記基準電圧レベルに対
応する第１の電流を発生する電流発生回路と、 前記入力信号の電圧レベルに応じた第２の電流を発生
し、前記第１の電流と該第２の電流とをそれぞれ第１の
電圧と第２の電圧に変換する電流／電圧変換回路と、を
有し、 前記第２の電圧に対する前記第１の電圧のレベルに基づ
いた電圧レベルを有する前記出力信号を出力することを
特徴とする電圧測定回路。 - 【請求項２】前記電圧測定回路は、前記第１の電圧と前
記第２の電圧を差動増幅する差動増幅回路を有し、増幅
された前記第１の電圧に基づいて前記出力信号が出力さ
れることを特徴とする請求項１記載の電圧測定回路。 - 【請求項３】前記データは、少なくとも２ビット以上の
データであることを特徴とする請求項１または２記載の
電圧測定回路。 - 【請求項４】入力信号の電圧レベルが基準電圧レベルを
満たしているか否かを検出し、該検出結果に応じた電圧
レベルを有する出力信号を出力する電圧測定回路におい
て、 定電圧を発生する定電圧発生回路と、 前記基準電圧レベルに対応する第１の電流を発生する電
流発生回路と、 前記入力信号の電圧レベルに応じた第２の電流を発生
し、前記第１の電流と該第２の電流とをそれぞれ第１の
電圧と第２の電圧に変換するものであって、前記第１の
電流の電流量が前記定電圧によって制御される電流／電
圧変換回路と、 前記第１の電圧と前記第２の電圧を差動増幅し、増幅さ
れた前記第１の電圧に基づく電圧を有する信号を出力す
る差動増幅回路と、 制御信号の電圧レベルが第１の電圧レベルの時に、前記
差動増幅回路から出力される信号を受信し、該受信した
信号の電圧レベルに応じた電圧レベルを有する前記出力
信号を出力し、前記制御信号の電圧レベルが前記第１の
電圧レベルとは異なる第２の電圧レベルの時に、所定の
電圧レベルに固定された前記出力信号を出力する論理回
路と、 を有することを特徴とする電圧測定回路。 - 【請求項５】前記定電圧発生回路は、前記制御信号が前
記第１の電圧レベルの時に、前記定電圧を発生可能に動
作し、前記制御信号が前記第２の電圧レベルの時に、前
記定電圧の発生が抑制されることを特徴とする請求項４
記載の電圧測定回路。 - 【請求項６】前記差動増幅回路は、前記制御信号が前記
第１の電圧レベルの時に、前記第１及び第２の電圧に基
づく差動増幅を可能に動作し、前記制御信号が前記第２
の電圧レベルの時に、前記差動増幅の動作が抑制される
ことを特徴とする請求項４または５記載の電圧測定回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154254A JP3142542B2 (ja) | 1990-06-13 | 1990-06-13 | 電圧測定回路 |
| US07/713,796 US5180929A (en) | 1990-06-13 | 1991-06-12 | Voltage measuring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154254A JP3142542B2 (ja) | 1990-06-13 | 1990-06-13 | 電圧測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0450665A JPH0450665A (ja) | 1992-02-19 |
| JP3142542B2 true JP3142542B2 (ja) | 2001-03-07 |
Family
ID=15580194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02154254A Expired - Fee Related JP3142542B2 (ja) | 1990-06-13 | 1990-06-13 | 電圧測定回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5180929A (ja) |
| JP (1) | JP3142542B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2882163B2 (ja) * | 1992-02-26 | 1999-04-12 | 日本電気株式会社 | 比較器 |
| GB9222455D0 (en) * | 1992-10-26 | 1992-12-09 | Philips Electronics Uk Ltd | A current sensing circuit |
| FR2703526B1 (fr) * | 1993-04-02 | 1995-05-19 | Gemplus Card Int | Circuit de déclenchement automatique. |
| US5537072A (en) * | 1994-06-30 | 1996-07-16 | Sgs-Thomson Microelectronics, Inc. | Charge pump switch circuits |
| JP3022410B2 (ja) * | 1997-06-17 | 2000-03-21 | 日本電気株式会社 | インタフェース回路およびその判定レベル設定方法 |
| US8867595B1 (en) * | 2012-06-25 | 2014-10-21 | Rambus Inc. | Reference voltage generation and calibration for single-ended signaling |
| TWI602001B (zh) * | 2016-09-13 | 2017-10-11 | 友達光電股份有限公司 | 壓電感應器讀取電路 |
| US11892864B2 (en) * | 2020-01-14 | 2024-02-06 | Texas Instruments Incorporated | Voltage supervisor with low quiescent current |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587442A (en) * | 1983-12-01 | 1986-05-06 | Motorola, Inc. | Current threshold detector |
| US4752699A (en) * | 1986-12-19 | 1988-06-21 | International Business Machines Corp. | On chip multiple voltage generation using a charge pump and plural feedback sense circuits |
| JPH0827662B2 (ja) * | 1987-06-12 | 1996-03-21 | 沖電気工業株式会社 | 比較電圧発生回路及びそれを用いた電圧検出回路 |
| US5075572A (en) * | 1990-05-18 | 1991-12-24 | Texas Instruments Incorporated | Detector and integrated circuit device including charge pump circuits for high load conditions |
-
1990
- 1990-06-13 JP JP02154254A patent/JP3142542B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-12 US US07/713,796 patent/US5180929A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5180929A (en) | 1993-01-19 |
| JPH0450665A (ja) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11031050B2 (en) | Power line compensation for flash memory sense amplifiers | |
| JP3954245B2 (ja) | 電圧発生回路 | |
| KR100790040B1 (ko) | 온도 종속성이 보상된 전류를 가지는 비휘발성 메모리 셀및 그 데이터 판독 방법 | |
| US20110018634A1 (en) | Method and Apparatus for Systematic and Random Variation and Mismatch Compensation for Multilevel Flash Memory Operation | |
| KR920001077B1 (ko) | 불휘발성 메모리회로장치 | |
| JPH0528777A (ja) | 不揮発性半導体記憶装置 | |
| US9837168B1 (en) | Word line voltage generator for programmable memory array | |
| US12436042B2 (en) | Temperature sensor and memory device having same | |
| US8588021B2 (en) | Sense amplifier apparatus and methods | |
| JP3142542B2 (ja) | 電圧測定回路 | |
| US7269092B1 (en) | Circuitry and device for generating and adjusting selected word line voltage | |
| JPH02282995A (ja) | 半導体記憶装置 | |
| US20020125936A1 (en) | Raised voltage generation circuit | |
| JP3753898B2 (ja) | 半導体記憶装置の昇圧回路 | |
| US6906957B2 (en) | Sensing circuitry for reading and verifying the contents of electrically programmable and erasable non-volatile memory cells, useful in low supply-voltage technologies | |
| JP3814488B2 (ja) | 負昇圧回路及び不揮発性半導体記憶装置 | |
| US7518930B2 (en) | Method for generating and adjusting selected word line voltage | |
| US6707725B2 (en) | Reference voltage generation circuit for semiconductor memory device, memory reading circuit including same, and electronic information device including the same | |
| WO2008039624A2 (en) | Sense amplifier circuit for low voltage applications | |
| JPWO2006106571A1 (ja) | 半導体装置及び基準電圧生成方法 | |
| US9470582B2 (en) | Temperature sensing circuit and method for sensing temperature | |
| JP2812074B2 (ja) | 半導体装置 | |
| WO2022059378A1 (ja) | 不揮発性メモリ | |
| JPH11203882A (ja) | 半導体記憶装置 | |
| JPS58108764A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |