JPH0450666A

JPH0450666A - ヒステリシスコンパレータ

Info

Publication number: JPH0450666A
Application number: JP2153847A
Authority: JP
Inventors: Takeshi Katayama; 猛片山
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 1990-06-13
Filing date: 1990-06-13
Publication date: 1992-02-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（１）発明の属する技術分野本発明はヒステリシス特性をもった比較器に関するもの
てあって、入力信号の波形整形などに用いられる。

（２）従来の技術従来この種のヒステリシスコンパレータは第４図に示す
ような回路か用いられている。このヒステリシスコンパ
レータではトランジスタＱ１は入力信号により、トラン
ジスタＱ２はトランジスタＱ１のコレクタ電圧によりド
ライブされる。この時、トランジスタＱ１のコレクタは
比較的高抵抗であるＲ２及びＲ４とその分布容量を駆動
するためトランジスタＱ２を高速に駆動できないという
欠点かあった。この欠点の解決方法としてはＲ３に並列
にコンデンサを入れることが考えられるか、用途によっ
ては例えば２０　ＭＨｚ以上において弊害かあり、Ｒ３
及びＲ４の抵抗値を小さくすることか一般的な方法であ
る。

信号発生器の三角波発生回路などに使用する場合には、
ヒステリシス幅とその中心電圧が正確であることか必要
である。ヒステリシス幅とその中心電圧を決定するため
には複雑な計算式を解かなければならず、Ｒ３およびＲ
４の抵抗値を小さ（することによってより複雑になると
いう欠点かあった。

トランジスタＱ１がオフ、オンした時のトランジスタＱ
２のベース電圧をそれぞれＶ　＋　、　Ｖ　２とすると
、次のように表わせる。（Ｑ、かオンした時のＲ３，Ｒ
４に流れる電流は無視する）Ｖｌ”Ｖｃｃ　（Ｒ１＋Ｒ
３ＸＶ、ｃ　Ｖ、、）／　（Ｒ１＋Ｒ３＋Ｒ４）Ｖ２＝Ｖ　ｃｃ　ＩＲ＋　　Ｒ３（Ｖ　Ｃ−［Ｒ＋　　
Ｖ−）／　（Ｒ３＋Ｒ４）さらにＲ３およびＲ４の抵抗値を小さくした場合には、
Ｑｌかオンになった時のこれらの抵抗に流れる電流が無
視てきなくなり、より複雑となる。

ヒステリシス幅および中心電圧を正確に決定したい場合
、入出力の信号を観測しなから、定電流源の電流値Ｉ及
びＲ４の値を可変するような方法が考えられるが、互い
に影響しあうため容易に決定することはできない。

（３）発明の目的本発明は、この欠点を解決して、動作を高速化し、ヒス
テリシス幅、中心電圧を容易に決定できるようにすると
共に、さらに必要により、温度による比較電圧の変動を
除くことのできるヒステリシスコンパレータを提供する
ものである。

（４）発明の構成と作用この目的を達成するために、本願第１の発明によるヒス
テリシスコンパレータは、互いのエミッタを接続した一
対のトランジスタからなる差動増幅器と、前記差動増幅器のエミッタに接続された第１の定電流源
と、前記差動増幅器の一方のトランジスタのコレクタに接続
された第１のエミッタフォロワと、電圧源と、２分割されてその一方の端子か該第１のエミッタフォロ
ワのエミッタに接続されるとともに中間点か前記差動増
幅器の他方のトランジスタのベースに接続されさらに他
方の端子が前記電圧源に接続された抵抗とを備えた構成を有している。

また、本願第２の発明によるヒステリシスコンパレータ
は、第１の発明において、前記第１のエミッタフォロワ
が接続されている前記一方のトランジスタのベースに第
２のエミッタフォロワか接続され、さらに前記第１のエ
ミッタフォロワに接続されている２分割された抵抗の内
前記電圧源に接続されている抵抗と電圧源の代わりに第
２の定電流源か接続されたことを特徴とする構成を有し
ている。

以下図面により本発明の詳細な説明する。

第１図は本発明の一実施例である。第１図において、１
，２は差動増幅器を構成するトランジスタ、３は帰還回
路を構成するトランジスタ、４は入力信号を受けるトラ
ンジスタ、２０は第１の定電流源、３０は第２の定電流
源である。

入力信号はトランジスタ４からなるエミッタフォロワを
介し、トランジスタ１をドライブする。

トランジスタ１のエミッタはトランジスタ２のエミッタ
に接続され、さらに第１の定電流電源２０に接続される
。トランジスタ１のコレクタはトランジスタ３のベース
に接続され、トランジスタ３のエミッタ抵抗ＲＩ４はト
ランジスタ２のベース及び第２の定電流源３０に接続さ
れる。

トランジスタ１かオフ、オンした時のトランジスタ２の
ベース電圧をそれぞれｖｌｏ、Ｖ２°とする。

今トランジスタ１がオン、トランジスタ２かオフの状態
であったとする。この時入力信号の電圧か下かり、トラ
ンジスタ１のベース電圧かｖ２゛より低くなるとトラン
ジスタ１はオフとなり、トランジスタ１のコレクタ電圧
か上昇しトランジスタ３を介しトランジスタ２のベース
電圧を上昇させトランジスタ２かオンとなる。この時ト
ランジスタ２のベース電圧はＶ＋’となる。この状態で
入力信号の電圧が上昇し、トランジスタ１のベース電圧
かＶ＋’より高くなるとトランジスタｌはオンとなり、
トランジスタ１のコレクタ電圧は下かり、トランジスタ
３を介しトランジスタ２のベース電圧を下げトランジス
タ２がオフとなる。この時トランジスタ２のベース電圧
はＶ２’となる。

このような構造であると、Ｖ　１’　、　Ｖ　２”はそ
れぞれ次のように表わせる。

Ｖ　＋　　＝　Ｖ　ｅｃＶ　ＢＥ　　［２Ｒ＋　４Ｖ　
２　　＝　Ｖ　ｃ−Ｉ　＋　Ｒｌ　２　　Ｖ　Ｂ　Ｅ　
　Ｉ　２　Ｒｌ　４従ってヒステリシス幅、中心電圧は
、ヒステリシス幅　　１＋Ｒ＋□ 中心電圧　　Ｖ、　　ＶＢＥ　　＋２Ｒ１４１１Ｒ１２
／　２となり、ヒステリシス幅を先に決定すれは互いの
影響はなくなり容易に２つの値を決定てきる。

本発明の他の実施例について説明する。第２図は本発明
の他の一実施例であって、トランジスタ１のコレクタは
トランジスタ３からなるエミッタフォロワを介し低イン
ピーダンスてトランジスタ２をドライブしているので、
高速に動作させることが可能である。しかし、トランジ
スタ３を接続すると、トランジスタ３のベース・エミッ
タ間電圧が温度により変動するため、トランジスタ２の
ベース電圧も温度により変化する。

これを補償するためには、第３図に示すように、トラン
ジスタ３と同一特性のトランジスタ４を入力側に接続す
ればよい。

さらにトランジスタ３のエミッタ抵抗はＲ１４゜ＲＩ５
により分割され、分割点がトランジスタ２のベースに接
続されているので、トランジスタｌ。

２のベース電圧の温度による変動は同一にならないとい
う欠点は残る。

この欠点は、第１図に示すようにトランジスタ３の２分
割したエミッタ抵抗の内、電圧源に接続されている抵抗
と電圧源のかわりに、第２の低電流源３０を接続するこ
とにより除去することがてきる。このような接続にする
と、トランジスタ３のエミッタから定電流源３０をみた
インピーダンスは無限大となり、トランジスタ３のエミ
ッタ電圧の温度による変動はトランジスタ２のベース電
圧の変動と同一となる。この結果ｌ・ランジスタｌ、　
　２のベース電圧は同じ温度特性を持ち誤差の少ない比
較をすることかできる。

（５）発明の詳細な説明したように、本発明によれば入力信号の電圧を基
準電圧と高速に、かつ温度変化の少ない比較が可能とな
る。

示す回路図である。

１．２，３．４・・・トランジスタ、・・・抵抗、　２０・・・第１の定電流源、定電流源、
　４０・・・差動増幅器。

Ｒ１１〜Ｒ１４３０・・・第２の

Claims

【特許請求の範囲】

（１）互いのエミッタを接続した一対のトランジスタか
らなる差動増幅器と、前記差動増幅器のエミッタに接続された第１の定電流源
と、前記差動増幅器の一方のトランジスタのコレクタに接続
された第１のエミッタフォロワと、電圧源と、２分割されてその一方の端子が該第１のエミッタフォロ
ワのエミッタに接続されるとともに中間点が前記差動増
幅器の他方のトランジスタのベースに接続されさらに他
方の端子が前記電圧源に接続された抵抗とを備えたヒステリシスコンパレータ。
（２）請求項（１）に記載のヒステリシスコンパレータ
において、前記第１のエミッタフォロワが接続されてい
る前記一方のトランジスタのベースに第２のエミッタフ
ォロワが接続され、さらに前記第１のエミッタフォロワ
に接続されている２分割された抵抗の内前記電圧源に接
続されている抵抗と電圧源の代わりに第２の定電流源が
接続されたことを特徴とするヒステリシスコンパレータ
。