JPS61264910A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPS61264910A JPS61264910A JP10760785A JP10760785A JPS61264910A JP S61264910 A JPS61264910 A JP S61264910A JP 10760785 A JP10760785 A JP 10760785A JP 10760785 A JP10760785 A JP 10760785A JP S61264910 A JPS61264910 A JP S61264910A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- level shift
- differential amplifier
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
本発明はバイポーラトランジスタで構成され。
単電源で負入力を有するレベルシフト回路において、定
電流源と定電圧素子とを用いることにより差動増幅回路
への入力電流がレベルシフト回路の回路素子によって変
動することなく入力信号のレベルを定電圧素子を用いて
シフトすることのできるレベルシフト回路を提供する。
電流源と定電圧素子とを用いることにより差動増幅回路
への入力電流がレベルシフト回路の回路素子によって変
動することなく入力信号のレベルを定電圧素子を用いて
シフトすることのできるレベルシフト回路を提供する。
本発明はバイポーラｒｃに係り、特に単一電源で動作す
るバイポーラＩＣのレベルシフト回路に関する。
るバイポーラＩＣのレベルシフト回路に関する。
単一電源で動作する差動増幅器等のＩＣは電源のコスト
さらには簡単化等によって多く使用されている。しかし
ながら、単一電源であるため例えば正方向と負方向の両
方に変化する信号の片方に対しては動作しないという問
題があった。
さらには簡単化等によって多く使用されている。しかし
ながら、単一電源であるため例えば正方向と負方向の両
方に変化する信号の片方に対しては動作しないという問
題があった。
従来、前述のような場合には、第２図に示す差動増幅器
を用いてレベル変換を行っていた。すなわち、非反転入
力側に特定の電圧ｖ８例えば、差動増幅器Ａ＋に印加さ
れている電圧Ｖｃｃの１／２に等しい電圧を印加し１反
転入力がＯＶの時にあらかじめ前述の特定の電圧が出力
されるように設定していた。
を用いてレベル変換を行っていた。すなわち、非反転入
力側に特定の電圧ｖ８例えば、差動増幅器Ａ＋に印加さ
れている電圧Ｖｃｃの１／２に等しい電圧を印加し１反
転入力がＯＶの時にあらかじめ前述の特定の電圧が出力
されるように設定していた。
第３図は入力、出力のそれぞれの波形である。
入力ｖ１Ｎに対し出力■０は信号の波形の位相が１８０
°すなわち反転しており、さらに電圧■８なるバイアス
が設定されている。なお、差動増幅器の反転入力には、
一端が出力に接続されている抵抗Ｒ２と一端が入力に接
続されている抵抗Ｒ１とが接続されており、この抵抗に
よって入力電圧と出力電圧との関係（利得）が決定する
。
°すなわち反転しており、さらに電圧■８なるバイアス
が設定されている。なお、差動増幅器の反転入力には、
一端が出力に接続されている抵抗Ｒ２と一端が入力に接
続されている抵抗Ｒ１とが接続されており、この抵抗に
よって入力電圧と出力電圧との関係（利得）が決定する
。
前述した従来の方式は入力信号に対しその出力は反転波
形となるので１例えば非反転波形を必要とする時には第
２図に示したと同様の回路をさらに用いて反転させ、非
反転波形を得ていた。このため９回路が増大する問題を
有していて、さらに入力電流が抵抗Ｒ１や基準電圧■８
の変化によって変るという問題、さらには抵抗Ｒ＋、Ｒ
２の変化によって入出力の利得も変ってしまうという問
題を有していた。
形となるので１例えば非反転波形を必要とする時には第
２図に示したと同様の回路をさらに用いて反転させ、非
反転波形を得ていた。このため９回路が増大する問題を
有していて、さらに入力電流が抵抗Ｒ１や基準電圧■８
の変化によって変るという問題、さらには抵抗Ｒ＋、Ｒ
２の変化によって入出力の利得も変ってしまうという問
題を有していた。
本発明は前記問題を解決するものであり、その特徴とす
るところは、単電源で動作する差動増幅器を有するバイ
ポーラＩＣにおいて、前記差動増幅器の一方の入力に第
１の定電流源と、電圧差を有する第１の定電圧素子とを
設け、入力信号は前記電圧差を有する定電圧素子を介し
て前記差動増幅器に加わることを特徴としたレベルシフ
ト回路にある。
るところは、単電源で動作する差動増幅器を有するバイ
ポーラＩＣにおいて、前記差動増幅器の一方の入力に第
１の定電流源と、電圧差を有する第１の定電圧素子とを
設け、入力信号は前記電圧差を有する定電圧素子を介し
て前記差動増幅器に加わることを特徴としたレベルシフ
ト回路にある。
単一電源で動作する差動増幅器の一方の入力に定電流源
と電圧差を有する第１の定電圧素子を接続して、入力に
対して特定の電流が流れるようにするとともに、前記電
圧差を有する第１の定電圧素子を介して入力信号が差動
増幅器に加えられて。
と電圧差を有する第１の定電圧素子を接続して、入力に
対して特定の電流が流れるようにするとともに、前記電
圧差を有する第１の定電圧素子を介して入力信号が差動
増幅器に加えられて。
差動増幅器の動作範囲内とし、さらに他方の入力に特定
の電圧を印加し差動増幅器の出力も動作範囲内として、
正負両方向に変化する信号を増０幅する。
の電圧を印加し差動増幅器の出力も動作範囲内として、
正負両方向に変化する信号を増０幅する。
第１図は本発明の実施例の回路構成図である。
バイポーラトランジスタからなるトランジスタＱ１のベ
ースは入力端子に接続され、入力電圧ｖ ＋Ｎが加わる
。このトランジスタＱ１のコレクタとエミッタは共通に
定電流源１＋とバイポーラトランジスタからなるトラン
ジスタＱ２のベースに接続される。なお、定電流源１１
の他端は電源■ＣＣに接続されている。トランジスタＱ
１はコレクタとエミッタが共通に接続されているので。
ースは入力端子に接続され、入力電圧ｖ ＋Ｎが加わる
。このトランジスタＱ１のコレクタとエミッタは共通に
定電流源１＋とバイポーラトランジスタからなるトラン
ジスタＱ２のベースに接続される。なお、定電流源１１
の他端は電源■ＣＣに接続されている。トランジスタＱ
１はコレクタとエミッタが共通に接続されているので。
ツェナーダイオードとして動作する。不発明の実施例に
おいては入力からは正並びに負方向の電圧が加わるが、
この時トランジスタＱ１のベースエミッタ間にブレーク
ダウンが発生し、トランジスタＱ１は定電圧素子として
動作する。すなわちトランジスタＱ２のベースには入力
に対しブレークダウン電圧を加算した電圧が加わる。ト
ランジスタＱ２のエミッタは抵抗Ｒに接続され、この抵
抗Ｒと定電流源■２の接続点にベースが接続されており
、バイポーラトランジスタからなるトランジスタＱ３に
は入力電圧からトランジスタＱｌのブレークダウン電圧
を加算し、さらにトランジスタＱ２のベース・エミッタ
間の電圧（シリコンＩ−ランジスタの場合には約０．７
Ｖ）と抵抗によって低下する電圧（Ｉ２・Ｒ）を差し引
いた電圧が加わる。トランジスタＱ３のコレクタは電源
■ＣＣに接続されている。そして、エミッタは定電流源
Ｉ３を介して接地されている。よってトランジスタＱ３
のエミッタはベースに加わる電圧よりペースエミッタ間
電圧を差し引いた電圧が発生する。
おいては入力からは正並びに負方向の電圧が加わるが、
この時トランジスタＱ１のベースエミッタ間にブレーク
ダウンが発生し、トランジスタＱ１は定電圧素子として
動作する。すなわちトランジスタＱ２のベースには入力
に対しブレークダウン電圧を加算した電圧が加わる。ト
ランジスタＱ２のエミッタは抵抗Ｒに接続され、この抵
抗Ｒと定電流源■２の接続点にベースが接続されており
、バイポーラトランジスタからなるトランジスタＱ３に
は入力電圧からトランジスタＱｌのブレークダウン電圧
を加算し、さらにトランジスタＱ２のベース・エミッタ
間の電圧（シリコンＩ−ランジスタの場合には約０．７
Ｖ）と抵抗によって低下する電圧（Ｉ２・Ｒ）を差し引
いた電圧が加わる。トランジスタＱ３のコレクタは電源
■ＣＣに接続されている。そして、エミッタは定電流源
Ｉ３を介して接地されている。よってトランジスタＱ３
のエミッタはベースに加わる電圧よりペースエミッタ間
電圧を差し引いた電圧が発生する。
この［・ランジスタＱ３のエミッタは差動増幅器Ａ１の
非反転入力（正規入力）に接続されているので、この非
反転入力には入力電圧からトランジスタＱＩのブレーク
ダウン電圧を加え、さらにトランジスタＱ２．Ｑ３のエ
ミッタ・ベース間電圧（約１．４Ｖ ）と抵抗Ｒによっ
て低下する電圧（１２・Ｒ）を引いた電圧が加わる。
非反転入力（正規入力）に接続されているので、この非
反転入力には入力電圧からトランジスタＱＩのブレーク
ダウン電圧を加え、さらにトランジスタＱ２．Ｑ３のエ
ミッタ・ベース間電圧（約１．４Ｖ ）と抵抗Ｒによっ
て低下する電圧（１２・Ｒ）を引いた電圧が加わる。
一方、差動増幅器Ａ１の反転入力には負電極が接地され
た電源ｖ８が接続されているので、前述した非反転入力
に加わる電圧からｖｌを引いた値を増幅して出力する。
た電源ｖ８が接続されているので、前述した非反転入力
に加わる電圧からｖｌを引いた値を増幅して出力する。
第４図は、第２図に示した入力信号に対する出力電圧Ｖ
ｏを表わす波形図である。
ｏを表わす波形図である。
増幅器Ａ１の出力がＯ〜Ｖ ｏ ｍａｘまで変化可能と
するならば＋ １／２ Ｖ ｏ ｍａｘの点にＶ８を
設定すれば入力に対するダイナミックレンジは最大とな
る。
するならば＋ １／２ Ｖ ｏ ｍａｘの点にＶ８を
設定すれば入力に対するダイナミックレンジは最大とな
る。
よって前述したように特定の正負方向に変化する入力信
号に対し０〜Ｖ ｏ ｎｒａχまで変化するレベルシフ
トを行なった増幅器が可能となる。
号に対し０〜Ｖ ｏ ｎｒａχまで変化するレベルシフ
トを行なった増幅器が可能となる。
そして、そのレベルシフト量についてみると。
バイポーラトランジスタＱ２．Ｑ３の接続段数。
抵抗Ｒの値および定電流源ＩＩ、１２．Ｉ：ｌから流れ
る電流の大きさを選択することにより適当なレベルシフ
ト量を設定することができる。また。
る電流の大きさを選択することにより適当なレベルシフ
ト量を設定することができる。また。
入力電流は、定電流源Ｉ＋によって決められるので、他
のレベル回路素子の影響で変動することがない。
のレベル回路素子の影響で変動することがない。
前述した第１図に示した本発明の実施例においては、Ｖ
、＝ １／２ＶｏｍａｘとしてもトランジスタＱ１に
おけるブレークダウン電圧さらにはトランジスタＱ２．
Ｑ３のエミッタ・ベース間電圧の変化によって入力電圧
が０■の時に増幅器の非反転入力に加わる電圧ｖＬがｖ
８と等しいとは限らない。そのために第１の実施例にお
いては必ずＶＲとｖＬとの電圧差がオフセット電圧Ｖ。
、＝ １／２ＶｏｍａｘとしてもトランジスタＱ１に
おけるブレークダウン電圧さらにはトランジスタＱ２．
Ｑ３のエミッタ・ベース間電圧の変化によって入力電圧
が０■の時に増幅器の非反転入力に加わる電圧ｖＬがｖ
８と等しいとは限らない。そのために第１の実施例にお
いては必ずＶＲとｖＬとの電圧差がオフセット電圧Ｖ。
ＦＦとして発生する（尚、これを零とすることは困難で
ある）。このため例えば、第４図に示すように正方向に
Ｖｏが発生した時には正方向の入力電圧が出力可能範囲
を越えてしまい、出力波形が歪んでしまう場合がある。
ある）。このため例えば、第４図に示すように正方向に
Ｖｏが発生した時には正方向の入力電圧が出力可能範囲
を越えてしまい、出力波形が歪んでしまう場合がある。
第５図は本発明の第２実施例の回路構成図である。なお
、第１図と同一の素子は同一符号を付して説明を略す。
、第１図と同一の素子は同一符号を付して説明を略す。
第１図と異なる点は電源Ｖ８のがわりに非反転入力に接
続されたレベルシフト回路と同様な構成にして入力が接
地された基準電圧回路が接続された点である。この基準
電圧回路において、レベルシフト回路の各素子と対応す
る部分には、同一符号にダッシュを付して示した。すな
わち、第５図において、トランジスタＱｌ、Ｑ２゜Ｑ３
とＱ＋ ’、Ｑ２ ’、Ｑ３ ’および定電流源ＩＩ、
Ｉ２，１３と１＋’、Ｔ２’、１３’および抵抗ＲとＲ
′とは互いに対応する。ただし、トランジスタＱ＋’の
入力は接地される。ここで。
続されたレベルシフト回路と同様な構成にして入力が接
地された基準電圧回路が接続された点である。この基準
電圧回路において、レベルシフト回路の各素子と対応す
る部分には、同一符号にダッシュを付して示した。すな
わち、第５図において、トランジスタＱｌ、Ｑ２゜Ｑ３
とＱ＋ ’、Ｑ２ ’、Ｑ３ ’および定電流源ＩＩ、
Ｉ２，１３と１＋’、Ｔ２’、１３’および抵抗ＲとＲ
′とは互いに対応する。ただし、トランジスタＱ＋’の
入力は接地される。ここで。
トランジスタＱ＋ ’、Ｑ２ ’、Ｑ３ ’、定電流源
１１’、Ｉ２’＋ １３’あるいは抵抗Ｒ′の特性は
、入力■、Ｎに対して非反転入力に加わる電圧と入力■
１Ｎだけの差を有する電圧が反転入力に加わるように設
定される。このため、Ｖ、ＮがＯＶ（接地レベル）の時
には非反転入力と反転入力との電圧差が０となり、その
出力はほぼ最大出力電圧ｖ ｏ ｍａｘの半分の電圧Ｖ
８′となる。なお、差動増幅器Ａ１の利得を１とするな
らば、■８′は反転入力の電圧ｖ８′とほぼ等しい電圧
となる。入力電圧Ｖ、Ｎが零のとき、差動増幅器Ａ１の
入力電圧■、′と基準電圧Ｖ 、 ｌとは等しくなる。
１１’、Ｉ２’＋ １３’あるいは抵抗Ｒ′の特性は
、入力■、Ｎに対して非反転入力に加わる電圧と入力■
１Ｎだけの差を有する電圧が反転入力に加わるように設
定される。このため、Ｖ、ＮがＯＶ（接地レベル）の時
には非反転入力と反転入力との電圧差が０となり、その
出力はほぼ最大出力電圧ｖ ｏ ｍａｘの半分の電圧Ｖ
８′となる。なお、差動増幅器Ａ１の利得を１とするな
らば、■８′は反転入力の電圧ｖ８′とほぼ等しい電圧
となる。入力電圧Ｖ、Ｎが零のとき、差動増幅器Ａ１の
入力電圧■、′と基準電圧Ｖ 、 ｌとは等しくなる。
したがって、第６図に示すように、オフセット電圧を零
とすることができる。
とすることができる。
すなわち、第５図に示した実施例においては。
差動増幅器の基準電圧回路をレベルシフト回路と同じ構
成とすることにより、オフセント電圧を各素子の温度特
性に関係なく小さくすることが可能となり、差動増幅器
の出力電圧の動作範囲を広く設定することができる。
成とすることにより、オフセント電圧を各素子の温度特
性に関係なく小さくすることが可能となり、差動増幅器
の出力電圧の動作範囲を広く設定することができる。
本発明によれば、単電源で負入力を扱うバイポーラレベ
ルシフト回路において、出力波形が反転せず、かつ、レ
ベルシフト量を所定量に設定できるばかりか、差動増幅
器の入力電流が基準電圧や入力回路素子によって変化し
てしまうことがなく。
ルシフト回路において、出力波形が反転せず、かつ、レ
ベルシフト量を所定量に設定できるばかりか、差動増幅
器の入力電流が基準電圧や入力回路素子によって変化し
てしまうことがなく。
かつオフセット電圧も少なくできるので、動作範囲の広
いレベルシフト回路を提供できる。
いレベルシフト回路を提供できる。
第１図は本発明の一実施例の回路図。
第２図は従来のレベルシフト回路の回路図。
第３図は単電源で負入力を有する回路の出力信号のレベ
ルシフトを示す波形図。 第４図は第１図に示した実施例の出力信号の波形図。 第５図は２本発明の他の実施例の回路図。 第６図は第５図に示した実施例の出力信号の波形図であ
る。 Ｑｌ、Ｑ２．Ｑａ・・・トランジスタ。 ＩＩ、１２．１３・・・定電流源。 Ｒ・・・抵抗。 Ａ＋ ・・・差動増幅器。 ｃｃ 第３図 Ｖ。
ルシフトを示す波形図。 第４図は第１図に示した実施例の出力信号の波形図。 第５図は２本発明の他の実施例の回路図。 第６図は第５図に示した実施例の出力信号の波形図であ
る。 Ｑｌ、Ｑ２．Ｑａ・・・トランジスタ。 ＩＩ、１２．１３・・・定電流源。 Ｒ・・・抵抗。 Ａ＋ ・・・差動増幅器。 ｃｃ 第３図 Ｖ。
Claims (4)
- （１）単電源で動作する差動増幅器Ａ＿１を有するバイ
ポーラＩＣにおいて、 前記差動増幅器の一方の入力に第１の定電流源Ｉ＿１と
、電圧差を有する第１の定電圧素子Ｑ＿１とを設け、入
力信号は前記電圧差を有する定電圧素子を介して前記差
動増幅器Ａ＿１に加わることを特徴としたレベルシフト
回路。 - （２）前記差動増幅器の他方の入力には前記第１の定電
流源と第１の定電圧素子と特性が同一の第２の定電流源
と第２の定電圧素子とが接続されたこと を特徴とした特許請求の範囲第１項記載のレベルシフト
回路。 - （３）前記定電圧素子はバイポーラトランジスタのエミ
ッタコレクタをショートした定電圧素子であること を特徴とした特許請求の範囲第１項記載のレベルシフト
回路。 - （４）前記第１の定電流源と第１の定電圧素子とに接続
され、バイポーラトランジスタと、該バイポーラトラン
ジスタに接続された抵抗とからなり、前記差動増幅器の
出力信号のレベルシフト量を設定する手段を設けたこと を特徴とする特許請求の範囲第１項記載のレベルシフト
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10760785A JPS61264910A (ja) | 1985-05-20 | 1985-05-20 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10760785A JPS61264910A (ja) | 1985-05-20 | 1985-05-20 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264910A true JPS61264910A (ja) | 1986-11-22 |
Family
ID=14463456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10760785A Pending JPS61264910A (ja) | 1985-05-20 | 1985-05-20 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264910A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201864A (ja) * | 2006-01-27 | 2007-08-09 | Yokogawa Electric Corp | レベルシフト回路 |
-
1985
- 1985-05-20 JP JP10760785A patent/JPS61264910A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201864A (ja) * | 2006-01-27 | 2007-08-09 | Yokogawa Electric Corp | レベルシフト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682270B2 (ja) | 磁気抵抗効果素子回路 | |
| GB2137039A (en) | Improvements in or relating to high precision voltage-to-current converters suitable for low supply voltages | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0521445B2 (ja) | ||
| JPH06101671B2 (ja) | 電圧比較回路 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JPH0310243B2 (ja) | ||
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPS619008A (ja) | 定電流回路 | |
| JPH0339928Y2 (ja) | ||
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH03237809A (ja) | 増幅回路 | |
| JPH0246093Y2 (ja) | ||
| JPH044285Y2 (ja) | ||
| JPS63178310A (ja) | 低入出力電圧差電源回路 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| JPS6125319A (ja) | 比較装置 | |
| JPS63120261A (ja) | 比較回路 | |
| JPS60261209A (ja) | Ｉｃ化安定抵抗回路 | |
| JPH0588566B2 (ja) | ||
| JPH0732357B2 (ja) | 論理レベル設定回路 | |
| JPH01162407A (ja) | 電圧・電流変換回路 | |
| JPH0193919A (ja) | レベルシフト回路 | |
| JPH0357648B2 (ja) |