JPH04507032A - プラスチックのピンのグリッドアレイ用プロセスプレート - Google Patents

プラスチックのピンのグリッドアレイ用プロセスプレート

Info

Publication number
JPH04507032A
JPH04507032A JP2511529A JP51152990A JPH04507032A JP H04507032 A JPH04507032 A JP H04507032A JP 2511529 A JP2511529 A JP 2511529A JP 51152990 A JP51152990 A JP 51152990A JP H04507032 A JPH04507032 A JP H04507032A
Authority
JP
Japan
Prior art keywords
plate
diameter
support
holes
terminal pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2511529A
Other languages
English (en)
Inventor
チャング,キン ― シウング
アーマー,トーマス,エイ.
ブラデン,ジェフリィ,エス.
アンダーソン,ジョージ,エイ.
Original Assignee
オリン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレイション filed Critical オリン コーポレイション
Publication of JPH04507032A publication Critical patent/JPH04507032A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0441Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/20Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve
    • H01R43/205Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for assembling or disassembling contact members with insulating base, case or sleeve with a panel or printed circuit board
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/53087Means to assemble or disassemble with signal, scale, illuminator, or optical viewer
    • Y10T29/53091Means to assemble or disassemble with signal, scale, illuminator, or optical viewer for work-holder for assembly or disassembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53261Means to align and advance work part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53265Means to assemble electrical device with work-holder for assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明の成形プラスチックの電子パッケージを製造する間に使用するプロセスプ レートに関する。特に、本発明はプラスチックのビンのグリッドアレイパッケー ジを組みたてる開端子ビンやその他の要素を位置づけるためのプロセスプレート に関する。本発明の一実施例は端子ビンをいずれかの従来のアレイ配列に位置づ ける万能プロセスプレートを提供する。
ビンのグリッドアレイ(PGA)は端子ビンが本体の表面から突出している全体 的に平坦で通常は四角の本体を含む集積回路デバイスである。前記本体はセラミ ックあるいはプラスチックのような電気絶縁材料である。端子ビンは導電性で、 通常鋼、鋼ベースの合金あるいはKOVARのような低膨張性の鉄−ニッケル合 金である。
パッケージ本体内のくぼみが、例えばシリコンベースの半導体デバイスのような 電子デバイスを受け入れるようにされている。前記デバイスは端子ビンからくぼ みの周囲まで延びているメタライゼーションパターンによって端子ビンに電気的 に接続されている。ワイヤボンドあるいはテープ自動結合ボンド(T A、 B  )かメタライゼーションパターンを電子デバイスにおける個々の結合個所に電 気的に接合する。
端子ビンは電気デバイスを外部回路に電気的に接続するように機能する。ビンは 典型的には本体の周囲に沿って隔置され、−辺当り15本の列のように対称的な グリッド状に配列される。この配列は15X15グリツドと称される。
ビンの数、従ってデバイスに対する電気接続の数を増加させるためには、第1の グリッドの内側にビンの第2の対称的なグリッドを位置させればよい。例えば、 15X15グリツドの内側に13X13グリツドを配置して、104個の端子、 ビンを存するPGAを作ることができる。
端子ビン間の間隔とグリッドサイズとに関してはある規格がある。顕著なのは「 ソリッドステート プロダクト アウトラインJ (”5oljdstate  Product 0utline” )と称するJEDEC(Jointε1e ctron Device EngineeringCouncil )の登録 番号MO−083が20X20グリツドまでの端子ビン間の中心間距離を2.5 ミリ(100ミル)と規定している。
典型的には端子ビン間の中心間距離並びにグリッド配列とはパッケージによって 異なる。パッケージ設計が多いと、組立て作業中端子ビンを位置づけるための固 定具を設計せねばならないパッケージ製造業者に対して深刻な問題を生み出して いる。
ブリッジス他(Bridges etal ) ヘの米国特許第4゜816.4 26号はプラスチックのビンのグリッドアレイタイプのパッケージのための製造 方法を開示している。
端子ビンは装てん具に穿孔された孔のアレイに装てんされる。前記アレイは仕上 りパッケージの希望する端子ビン配列に合致する。
希望するメタライゼーションした回路パターンを含む可撓性あるいは半剛性テー プが端子ビンに接合される。
接合を促進するために、回路テープにおける貫通孔か端子ビンとの接触点に位置 される。端子ビンの頭が前記孔を通り、はんだ付は等によってメタライゼーショ ンした回路パターンに電気的に接続される。
次いで、端子ビンと回路テープとの組立体が第2の固定具まで搬送され、該固定 具は成形の開端子ビンを適正整合状態に保持する。成形は端子ビンと回路テープ との少なくとも一部をポリマ樹脂でカプセル化することを含む。通常、トラスン ファ成形あるいは射出成形のような方法か採用される。成形の後、端子ビンは成 形樹脂によって適所にしっかりと保持されるので、付加的な固定は必要でない。
(1)回路テープを位置決めする間、(2)ビンを回路テープにはんだ付けする 間、および(3)成形の間、端子ビンを確実に適正整合させるために3個までの 固定具か必要とされることか判る。各パッケージ設計に対して3個の固定具を作 るコストは極めて重大である。各パッケージ設計が1組3個の固定具を必要とす る。典型的には約64から500個以上までの多数の孔を各固定具において緊密 な公差で穿孔する必要がある。典型的には、端子ビンの間の中心間距離は+/− 0,13ミリ(5ミル)まで精密であることを要する。現在のところ、2.5ミ リ(100ミル)の間隔が標準的であるが、将来のPGA規格では多分中心間距 離か+、Sミリ(50ミル)か、あるいは千鳥配列では中心間距離が2.5ミリ (100ミル)必要とされるであろう。千鳥配列では、ビンの列は1.3ミリ( 50ミル)離されている。端子ビンの密度が増えるにつれて、成形固定具の複雑 さや、コストも同様に増える。
種々配列において端子ビンを安価な方法で支持し、かつ位置づける手段がマーフ ィ(Murphy )への米国特許第RE32,540号とアレマンニ(Ale manni ) ヘの米国特許第4,549,651号とに開示されている。
米国特許第RE32,540号はビンを位置づけるために薄いプラスチックシー トを使用することを開示している。希望する配列の孔が、はんだ付けのためにビ ンを支えているプラスチックシートに穿孔される。はんだ付けの後、テープをビ ンの頭から剥離すればよい。プラスチックシートは再使用できず、各PGAに対 して2個別のシートか穿孔される。プラスチックシートを整合させている間に端 子ビンを適所に保持するために支持固定具が必要とされる。各々のアレイパター ンは個別の固定プレートを必要とする。
米国特許第4,549,651号はビングリッドアレイのための支持体を開示し ている。前記支持体は万能フレームと、該フレームにはまり込む所望のアレイパ ターンを存するプラスチックインサートとから構成されている。前記支持体はP GAが組み立てられた後は有用であるが、組立て作業中は端子ビンを支持しない 。
従って、本発明によれな、成形されたプラスチックの電子パッケージを組み立て るためのプロセスプレートか提供される。本発明の利点は、電気接続およびカプ セル化の双方を行っている間端子ビンとその他のパッケージ要素とをプロセスプ レートが整合させ、かつ支持することである。本発明の特徴はその一実施例にお いて、プロセスプレートが端子ビンのいずれかの標準化された配列と、希望する 端子ビン配列にパターン化された薄いマスクプレートとを受け入れるように設計 された万能の支持プレートからなることである。固定具のコストを下げることが ツーピースのプロセスプレートの利点である。本発明の別の利点は、万能ベース プレートを受け入れるように1個の成形固定具を設計でき、かついずれかの標準 化したビン配列を存するビンのグリッドアレインを単一の成形固定具内でカプセ ル化できることである。この実施例の特徴は希望する配列以外の端子ビンの装て んをカバープレートが阻止することである。本発明の別の利点は一層装てんされ たビンがプロセスプレートに残ることにより装てんコストを低下させ、装てん効 率を上げることである。
従って、電子パッケージを製作するためのプロセスプレートが提供される。プロ セスプレートは支持ビンのアレイを含む支持プレートとカバープレートとからな る。
カバープレートは位置決め孔のアレイを育している。位置決め孔の直径の方か支 持孔の直径より大きい。各位置決め孔か支持孔と概ね同心状となるようにカバー プレートと支持プレートとを整合させる手段か提供される。
本発明の前述並びにその池の目的、特徴および利点は以下の説明並びに添付図面 から当該技術分野の専門家には明らかとなる。
第1図は本発明の第1の実施例によるプロセスプレートの上平面図、 第2図は本発明の第1の実施例のプロセスプレートの断面図、 第3図は成形されたビンのグリッドアレイパッケージを組み立てる間のプロセス プレートの使用を示す断面図、第4図は本発明の第2の実施例による万能支持プ レートの上平面図、 第5図は万能支持プレートの断面図、 第6図は本発明の第2の実施例によるカバープレートの上平面図、 第7図はカバープレートの断面図、 第8図は成形されたビンのグリッドアレイン・7ケージを組み立てる間の万能支 持プレートとカバープレートとの断面図、 第9図は支持プレートか孤立ビンを提供している、万能支持プレートとカバープ レートとの断面図である。
本発明の第1の実施例において、第1図から第3図までにモノリシックプロセス プレートlOが示されてしする。
第1図はプロセスプレート10を上平面図で示す。第2図はプロセスプレー1− 10を断面で示す。プロセスプレートIOは中央領域14の周りで希望配列にノ くターン化された支持孔12のアレイを含んでいる。中央領域4は電子デバイス (図示せず)の位置を決める。シリコンベースの半導体でよい電子デバイスが次 いで前述のように端子ビンに電気的に接続される。
中央配置のくぼみI6が任意に設けられる。くぼみ16は熱だめを受け入れるよ うにされている。次いで熱だめは成形樹脂により少なくとも部分的にカプセル化 される。
支持孔12の配列は成形されたビンのグリ・ソドアレイパッケージの端子ビンの 希望するノくターンと同一である。
支持孔12の直径は端子ビンの挿入端の直径より僅かに大きい。
第2図に示すように、支持孔12は製作をしやすくするためにプロセスプレート 10を貫通している。プロセスプレート10の厚さ以内で終わる盲孔を採用する ことも本発明の範囲に入る。プロセスプレート10の厚さは組立て過程を通して 端子ビンを支持するに十分であり、かつカプセル化の間ビンの挿入端をポリマか ら遮断するに十分である。一般的に厚さが少なくとも約2.5ミリ(0,100 インチ)のプレートが望ましい。特にプロセスプレートの厚さは約3.8ミリ( 0,150インチ)から約6.4ミリ(0,250インチ)であることが好まし い。
プロセスプレート10は機械加工が容易で、約250°Cのはんだ付は温度にお いて熱的に安定している金属あるいは合金から作られる。熱的に安定した材料と は、はんだ付は温度に露出されたとき、溶解したり、反ったり、腐蝕したり、酸 化したり、あるいは非可逆的に汚染しない材料である。好ましいプロセスプレー トは鋼、陽極酸化したアルミニウム、高強度鋼合金を含む。その他の適当な材料 はチタンと、例えば液晶ポリマ、ポリアミド・イミド、ポリエーテルイミド、ポ リエーテルスルフすン、ポリフェニレンサルファイドおよびポリエーテル・エー テルケトンのような高温熱可塑性プラスチックを含む。
熱可塑プラスチックのいずれもその物質を向上させるためにさらに二次材料を充 てんすることができる。以下詳述するAl5I D2のような工具鋼はプロセス プレート10を作る好適材料である。
第3図を参照すれば、ビン装てん、回路テープの位置づけ、はんだ付けおよび成 形からなる組立て作業を通してのプロセスプレートの使用の態様が示されている 。第3図はプロセスプレート10の一部を示す。プロセスプレートIOは直径1 8を存する複数の支持孔12を含む。
支持孔の直径18は端子ビン24の挿入端22の直径20より僅かに大きい。典 型的には、支持孔12の直径は端子ビン24の挿入端の直径20より約0.03 EIJ(0,,001インチ)から約0.030ミリ(0,010インチ)大き い。好ましい支持孔の直径18は約 0.13 ミリ(0,OO5インチ)から 約0.20ミリ(0,008インチ)より大きい。
端子ビン24は挿入端22と頭部端26とを含む。挿入端22と頭部26との間 には第1と第2の環状肩部28.30が配置されている。第1の肩28の直径は 支持孔12の直径より大きい。第2の肩30の直径(図示せず)はビンの頭部の 直径より大きが、典型的に必らずしも第1の肩28の直径と等しくある必要はな い。第3図はビンの明確な要素として第1と第2の肩を示しているが、第1と第 2の肩は1988年8月25日に発行されたPCT/US 88100384に 示す単一構造に組み込みつる。
端子ビン24は、手動あるいは自動いずれかの従来のシステムによりプロセスプ レート10に装てんされる。
満足のいく自動システムの一つは振動フィーダである。
端子ビン24は挿入端22を支持孔12へ進入させることにより支持される。ビ ンの進入深さは、直径32が大きく支持孔12へ入ることのできない第1の肩2 8によって規制される。
一層端子ピンか装てんされると、誘電担持層36と少なくとも一枚のメタライゼ ーション回路層とからなる回路テープ34がビンの頭26から挿入される。ビン の頭26の直径より僅かに大きい直径を育する開口40により挿入か促進される 。
次いで回路テープにはんだ42あるいはその他の接合手段か付与される。組立体 か加熱され、はんだ42を溶解させたビン頭26を回路テープ34のメタライゼ ーションした回路層38に接合し電気的に接続させる。
はんだ付けに続いて、成形カバー44がはんだ付けされた組立体を囲繞し、かつ プロセスプレートlOと緊密に接触するように位置される。プロセスプレートの 内側寸法はPGAパッケージの周囲寸法を規定するように選定される。ポリマ樹 脂、例えば熱硬化エポキシ樹脂が、例えばゲート46のようないずれか公知の手 段によって導入される。ポリマ樹脂には例えばシリカのような無機媒体を充てん しその特性を向上させることができる。成形カバーはポリマ樹脂が組立体の一部 をカプセル化するように設計されている。ポリマ樹脂は端子ビン24の第1の肩 28により支持孔I2へ入らないように阻止される。樹脂か支持孔へ入るのを阻 止するシール性を向上させるために、皿穴47を設ければよい。皿穴47の直径 は第1の肩28よりも約0.03ミリco、ootインチ)から約0.13 ミ リ(0,005インチ)だけ僅かに大きい。
第1の肩はプロセスプレートに装てんされると皿穴に位置してシール性を向上さ せる。ビンの挿入端22は樹脂が付与されていないので外部の回路との電気接続 に利用しつる。
成形はプロセスプレートと成形カバーとの組立体を従来のトランスファ成形装置 あるいは押出し成形装置に挿入し、ゲート46を介してポリマ樹脂を導入するこ とにより行われる。
一体のプロセスプレートにより成形されたプラスチックのビンのグリッドアレイ パッケージを作るのに要する固定具の数を3個から1個に減少させる。ビンは1 回のみ装てんされ、プロセスプレート内に留るので、組立てコストとエラーとが 低減する。しかしながら、プロセスプレートは依然として各々の特定の端子ビン 配列に対して作る必要がある。第1図に示すプロセスプレート10は9×9のグ リッドを囲むIIXIIグリッドを示す。
プロセスプレートIOは例えばl0XIOグリツドを囲む例えば13X13グリ ツドあるいは12X12グリツドのような他のビン配列の組立体に対しては使用 できない。
本発明の第2の実施例によれば、第4図から第8図までに示す万能プロセスプレ ートが提供される。第4図と第5図とは万能プロセスプレートの一部をなす支持 プレート50を示す。支持プレートは多数の好ましいアレイに配置された複数の 支持孔51を含む。同じ支持プレート50上に奇数の配列52と偶数の配列54 との双方が設けられている。図面では15×15配列からll×1、1配列まで の配列を示しているか、いずれのサイズの配列も用いることかできる。最も有用 なアレイは50×50から9×9までであると考えられる。端子ビン配列が前述 のように千鳥配列を要する場合50X50のような高密度アレイか用いられる。
同じ配列内で奇数および偶数の双方のアレイが採用されている。
前述の一体構造のくモノリシック)なプロセスプレート10と同様に、支持孔5 1の直径は成形されたビンのグリッド組立体に組み立てるべき端子ビンの挿入端 の直径より僅かに大きい。支持プレート50の厚さは組立の間端子ビンを支持し 、カプセル化の間挿大端を遮蔽するに十分なものである。少なくとも約2゜5ミ リ(0,100インチ)の厚さが望ましい。特に、支持プレートの厚さは約3. 8ミリ(0,150インチ)から約6.4ミリ(0,250インチ)までである 。
熱だめを受け取るためのくぼみをモノリシックなプロセスプレートについて前述 したように支持プレートに作ることができる。
支持プレート50の成分ははんだ付は温度に耐えることかでき、一方熱安定性を 保ついずれかの材料である。
モノリシックなプロセスプレートについて前述した材料は一例である。支持プレ ートの好ましい材料はAl5ID2て指示される工具鋼である。D2鋼は11% −13%のクロームと、1.4%−1,6%の炭素と、0,7%−1,2%のモ リブテンと、1.10%のバナジウムと、1.00%のコバルトと、1%以下の マンガンと、リンと、イオウとシリコンとを含み、残りか鉄である。D2は機械 加工か容易で、成形温度において寸法上の安定性を保つので好ましい支持プレー ト材料である。
万能プロセスプレートの第2の実施例はカバープレートである。第6図はカバー プレート60の上平面図で、一方策7図はカバープレート60を断面で示してい る。
カバープレート60は希望する端子ビンの配列において位置決め孔62のアレイ を含んでいる。位置決め孔の直径はカプセル化すべき端子ビンの第1の肩の直径 より僅かに大きい。位置決め孔は端子ビンを緊密な公差で整合させるので、位置 決め孔の直径は第1の肩の直径より約0.03ミリ (0,001インチ)から 約0.30ミリ(0,010インチ)まで大きいことか好ましい。
カバープレート60は比較的薄い。カバープレート60の厚さは約2.5ミリ( 0−100インチ)以下であり、約0.05ミリ(0,002インチ)から約1 .5ミリ(0,060インチ)程度の厚さであることが好ましい。
最も好ましいカバープレートの厚さは約0.15ミリ(0,006インチ)から 約0.51ミリ(0,020インチ)である。
カバープレート60は約250℃のはんだ付は温度に耐えうるいずれかの材料か ら作ることができる。さらに、カバープレートは成形樹脂が容易に接着する材料 であってはならない。カバープレート60は容易に加工しうる材料から作ること が好ましい。モノリシックのプロセスプレートに関して先に列挙した材料の中の いずれかを採用しつるが、304タイプのステンレス鋼は製作が容易で、寸法の 安定性を保持しているので好ましい材料である。
位置決め孔62は正確な位置づけを保証するいずれかの技術により形成される。
最も好ましい技術はエツチングである。カバープレート60はフォトレジストで コーティングされ、従来の写真製版技術により形像される。
位置決め孔の位置は、形像の後、溶剤で洗滌することによりレジストを位置決め 孔の位置から除去しつるように(もし負のフォトレジストが採用されているとす れば)露出されるか、あるいは(もし正のフォトレジストが採用されているとす れば)遮蔽される。次いで、カバープレー)60は適当なエツチング剤に浸漬さ れ、位置決め孔62を形成する。304ステンレス鋼のカバープレートに対する 適当なエツチング剤は7%の硫酸溶液である。
位置決め孔62を形成するその他の適当なプロセスは、穿孔、フライス加工、C NC穿孔、打抜き、圧印、穴抜き、放電加工およびレーザアブレーションを含む 。
一般的に位置決め孔は例えば四角のグリッドのような長方形に形成される。しか しながら、万能支持プレートの孔と整合する端子ビンのいずれかの標準的な配列 を支持プレートにパターン化すればよい。
第8図は希望する端子ビン配列を有する成形されたビンのグリッドアレイを作る ための支持プレート50とカバープレー1−60との組合せを断面で示す。支持 プレー1−50は複数の支持孔5Iを含み、支持孔のごく一部が希望する端子ビ ンアレイに対して必要とされる。カバープレート60は、希望する端子ビン配列 に対応する複数の位置決め孔62を含む。端子ビンは手作業あるいは機械的な送 り装置によりプロセスプレートに装てんされる。
余分の支持孔51′はカバープレート60によって遮蔽され、端子ビン24は希 望する配列においてのみ装てんされる。
支持孔51の直径64は端子ビンの挿入端22の直径より大きい。端子ビン24 の第1の肩28の直径32は支持孔51の直径64よりも大きい。このように第 1の肩28は支持プレート50へ進入することができ、全ての端子ビン24が同 じ高さで支持されている。
位置決め孔62の直径66は支持孔51の直径64よりおおきく、かつ端子ビン 24の第1の肩28の直径32よりも僅かに大きい。位置決め孔62は希望する アレイにおいて端子ビン24をプロセスプレートに対して概ね垂直方向に位置さ せる。
カバープレート60の一連の開ロア0を通してベースプレート50から延びる一 連のビン68のような割出し手段が支持孔51に対する位置決め孔62の整合を 保証する。割出し手段は樹脂の漏洩を阻止するために成形カバーの外側に位置す ることか好ましい。外部の割出し手段は必要でなく、端子ビン自体を用いて位置 決め孔を支持孔に整合させればよい。
各位置決め孔62は支持孔51と概ね同心となるように整合している。端子ビン がプロセスプレート固定具に対して基本的に垂直関係で支持されている。端子ビ ン24の軸線は支持孔51と位置決め孔62との双方の軸線に沿って位置するこ とか好ましい。
ツーピースのプロセスプレートの利点の中、端子ビンの各配列に対してカバープ レート60のみを作ればよいということかある。支持プレート50は支持孔の広 範囲のマトリックスを存し、いずれかの標準サイズのマトリックスに対して採用 すればよい。端子ビンの配列は通常は四角マトリックスの形態であるか、カバー プレート上の位置決め孔のパターンを変えることにより長方形の配列、ビンの無 い四角のマトリックスあるいはその他いずれかの任意の配列を作ることができる 。
カバープレート60はその機能か端子ビンを位置づけ、かつ希望しない配列のと ころは遮蔽することであって、組立て作業の間にビンを支持することではないの で比較的薄くされている。カバープレートの厚さは約0.05 ミリ(0,00 2インチ)から約1.5 ミリ(0,060インチ)であることか好ましい。カ バープレートが比較的薄いことによって緊密な公差での製作をしやすくする。各 各の端子ビン配列に対してプロセスプレートを製作することよりも製作コストか はるかに少なくなる。カバーブレートは多数回使用するに十分な強度を存してい る。各各成形ビンのグリッドアレイに対して新しいカバープレートが必要とされ ない。汚れることなく何千個もの成形プラスチックのビンのグリッドアレイを製 るのに1個のカバープレートを使用すればよいと考えられる。
第9図において断面で示すように、成形ビンのグリッドアレイパッケージは孤立 ビン72を含むことかよくある。孤立ビンはビンの挿入端22に沿って延びる細 長い第1の肩28′を有している。細長い第1の肩28′は、例えばプリント回 路盤のような外部の回路へ一端子ビンのアレイを挿入しうる深さを規制する。孤 立ビン72のビン頭26と第2の肩30との端子ビンのそれらの構造と同様であ る。孤立ビン頭と第2の肩とは端子ビンと同じ手段において採用されている。回 路テープは第2の肩に載置され、接合によりビン頭に対して電気接続がなされる 。
本発明のプロレスプレートは希望するところに孤立ビンを位置させることができ る。端子ビンの挿入端の直径より僅かに大きいが、第1の肩28′の直径より小 さい直径64の支持孔を形成するよりもむしろ、支持孔51’は第1の肩28′ の直径32より僅かに大きい直径76を有する属人領域74を含む。緊密な公差 が望ましいので、支持孔の属人領域の直径は第1の肩の直径よりも約0,03ミ リ(0,001インチ)から約0.30ミリ(0,010インチ)大きいことが 好ましい。属人領域74の深さは孤立ビン72のビン頭26の高さを標準的な端 子ビン24のビン頭26と合わせるに必要な深さである。
プロセスプレートが孤立ビンを受け入れるためにカバープレート60を修正する 必要は全く無い。支持孔51#は属人である。孤立ビンは概ね常に端子ビンのア レイの直交軸線に沿って位置しているので、直交軸線に沿った支持孔のみ属人と すればよい。代替的に全ての孔を属人として、孤立ビン72を位置させるのにも 支持プレート50いることができる。
孤立ビン72に対して全ての属人51″が必要な訳ではない。もし所定の属人の 支持孔においてビンが必要でない場合、破孔はカバープレート60によって遮蔽 される。もし標準的な端子ビン24が必要とされれば、属人を支持孔の直径まで 小さくする。前記の直径を小さくする一方法は孤立プラグ78を属人へ挿入する ことである。
孤立プラグは外径が支持孔51’の属人領域74の直径76と等しい環状である 。孤立プラグ78の内径は支持孔51“の直径64と概ね等しい。孤立プラグは 不整合をもたらすことなく端子ビン24を属人51″へ挿入できるようにする。
プロセスプレートの使用をビンのグリッドアレイタイプのパッケージに関して説 明してきたが、本発明は、例えばプラスチックのデュアルインライン(P−DI P)パッケージや、成形カッドタイプパッケージのような正確なリードプレース メントを要するその他の電子パッケージの成形にも有用である。さらに、プロセ スプレートの概念を用いて電気コネクタや電子コネクタも製造することができる 。
プロセスプレートを特に成形プラスチックの電子パッケージに関して説明してき たか、本発明の範囲はセラミック、セルガラス、およびサーメットパッケージ本 体の製造にプロセスプレートを使用することも網羅している。
前述した目的、手段および利点を完全に満足させる、プラスチックのビンのグリ ッドアレイ電子パッケージを成形するためのプロセスプレートが本発明によって 提供されたことは明らかである。本発明をその特定実施例や例と組み合わせて説 明してきたが、前述の説明に照らせば当該技術分野の専門家には多くの代条、修 正および変更か明らかである。従って、本発明は請求の範囲の精神と広義の範囲 に入る全ての代案、修正および変更も網羅する意図である。

Claims (1)

  1. 【特許請求の範囲】 1.希望する配列にパターン化され、複数の端子ピン(24)を受け入れるよう にされた支持孔12のアレイと、 前記端子ピンの頭(26)の高さが概ね均一となるように前記端子ピン(24) を支持する手段とを含むことを特徴とする電子パッケージを製作するためのプロ セスプレート(10)。 2.前記の希望する配列が成形プラスチックの電子パッケージの端子ピン(24 )の配列であることを特徴とする請求の範囲第1項に記載のプロセスプレート( 10)。 3.前記端子ピン(24)を支持する前記手段が前記端子ピン(24)の挿入端 (22)の直径(20)より大きいが前記端子ピンの第1の肩(28)の直径3 2より小さい直径(32)より小さい直径(18)を有する前記支持孔(12) からなることを特徴とする請求の範囲第2項に記載のプロセスプレート(10) 。 4.前記支持孔(12)が、直径が前記第1の肩(28)の直径(32)より僅 かに大きい皿穴(47)を含むことを特徴とする請求の範囲第3項に記載のプロ セスプレート(10)。 5.前記皿穴(47)の前記直径が前記第1の肩(28)の直径32よりも約0 .03ミリ(0.001インチ)から約0.13ミリ(0.005インチ)大き いことを特徴とする請求の範囲第4項に記載のプロセスプレート(10)。 6.前記プロセスプレート(10)の厚さが組立ての間前記端子ピン(24)を 支持し、かつカプセル化の間前記端子ピンの挿入端(22)を遮断するに十分で あることを特徴とする請求の範囲第5項に記載のプロセスプレート(10)。 7.前記プロセスプレート(10)の厚さが約2.5ミリ(0.100インチ) を越えることを特徴とする請求の範囲第5項に記載のプロセスプレート(10) 。 8.前記プロセスプレート(10)の厚さが約3.8ミリ(0.150インチ) )から約6.4ミリ(0.250インチ))までであることを特徴とする請求の 範囲第7項に記載のプロセスプレート(10)。 9.前記プロセスプレート(10)が金属および合金、鋼、陽極酸化アルミニウ ム、高強度鋼合金、チタン、高温熱可塑性樹脂、液晶ポリマ、ポリアミド・イミ ド、ポリエーテル・イミド、ポリエーテルスルフォン、ポリフェニレンサルファ イドおよびポリエーテル・エーテルケトンからなる群から選定した材料からなる ことを特徴とする請求の範囲第6項に記載のプロセスプレート(10)。 10.前記プロセスプレート(10)が工具鋼からなることを特徴とする請求の 範囲第8項に記載のプロセスプレート(10)。 11.支持孔(51)のアレイを含み、複数の端子ピン(24)を受け入れるよ うにされた支持プレート(50)と、 希望する配列にパターン化された位置決め孔(62)のアレイを含み、前記位置 決め孔(62)の直径が前記支持孔(51)の直径(64)より大きいカバープ レート(60)と、 前記カバープレート(60)を前記支持プレート(50)と整合させることによ って、前記の各位置決め孔(62)が支持孔(51)と概ね同心状となるように する割出し手段(68)とを含むことを特徴とする電子パッケージを製造するた めのプロセスプレート。 12.前記の位置決め孔(62)の前記の希望する配列が成形されたプラスチッ クの電子パッケージの端子ピン(24)の配列であることを特徴とする請求の範 囲第11項に記載のプロセスプレート。 13.前記支持孔(51)の直径(64)が前記端子ピン(24)の挿入端(2 2)の直径(20)より大きいが前記端子ピン24の第1の肩28の直径(32 )より小さく、前記位置決め孔62の直径66が前記第1の肩の直径(32)よ り僅かに大きいことを特徴とする請求の範囲第12項に記載のプロセスプレート 。 14.前記位置決め孔(62)の直径が前記第1の肩(28)の直径(32)よ りも約0.03ミリ(0.001インチ)から約0.30ミリ(0.010イン チ)まで大きいことを特徴とする請求の範囲第13項に記載のプロセスプレート 。 15.前記割出し手段(68)が前記カバープレート(60)の一連の開口(7 0)を通って前記支持プレート(50)から延びる一連のピンからなることを特 徴とする請求の範囲第14項に記載のプロセスプレート。 16.前記支持プレート(50)の厚さが紺立て中端子ピン(24)を支持し、 かつカプセル化の間前記端子ピン(24)の挿入端22を遮蔽するに十分である ことを特徴とする請求の範囲第14項に記載のプロセスプレート。 17.前記支持プレート(50)の厚さが約2.5ミリ(0.100インチ)以 上で、前記カバープレートの厚さが約2.5ミリ(0.100インチ)以下であ ることを特徴とする請求の範囲第16項に記載のプロセスプレート。 18.前記支持プレート(50)の厚さが約3.8ミリ(0.150インチ)か ら約6.4ミリ(0.250インチ)までであることを特徴とする請求の範囲第 17項に記載のプロセスプレート。 19.前記カバープレート(60)の厚さが約0.05ミリ(0.002インチ )から約1.5ミリ(0.060インチ)までであることを特徴とする請求の範 囲第17項に記載のプロセスプレート。 20.前記カバープレート(60)の厚さが約0.15ミリ(0.006インチ )から約0.51ミリ(0.020インチ)までであることを特徴とする請求の 範囲第19項に記載のプロセスプレート。 21.前記支持プレート(50)と前記カバープレート(60)とが双方共、金 属あるいは合金、鋼、陽極酸化アルミニウム、高強度鋼合金、チタン、高温熱可 塑性樹脂、液晶ポリマ、ポリアミド・イミド、ポリエーテルイミド、ポリエーテ ルスルフォン、ポリフェニレンサルファイド、およびポリエーテル・エーテルケ トンからなる群から独立して選定されることを特徴とする請求の範囲第17項に 記載のプロセスプレート。 22.前記支持プレート(50)が工具鋼からなるように選定されていることを 特徴とする請求の範囲第21項に記載のプロセスプレート。 23.前記カバープレート(60)がステンレス鋼からなるように選定されてい ることを特徴とする請求の範囲第22項に記載のプロセスプレート。 24.前記支持孔(51)のアレイが基本的に規則的な間隔のグリッドからなる ことを特徴とする請求の範囲第21項に記載のプロセスプレート。 25.前記支持孔(51)のアレイが9×9から50×50までの孔からなる四 角のグリッドから基本的に構成されていることを特徴とする請求の範囲第24項 に記載のプロセスプレート。 26.前記の四角のグリッドを形成する前記孔(51)が中心間距離が約1.3 ミリ(0.050インチ)から約2.5ミリ(0.100インチ)であることを 特徴とする請求の範囲第25項に記載のプロセスプレート。 27.前記の四角のグリッドを構成する支持孔(51)の中の少なくともあるも のは孤立ピン(72)を受け入れるようにつくられていることを特徴とする請求 の範囲第25項に記載のプロセスプレート。 28.前記支持孔(51)の少なくともあるものは前記端子ピン(72)の前記 第1の肩(28′)の直径(32)より約0.03ミリ(0.001インチ)か ら約0.30ミリ(0.010インチ)大きい直径(76)を有する皿穴領域( 74)を含んでいることを特徴とする請求の範囲第27項に記載のプロセスプレ ート。 29.皿穴領域(74)を含む前記支持孔(51)が前記の四角のグリッドの対 角線に沿って位置していることを特徴とする請求の範囲第28項に記載のプロセ スプレート。 30.孤立ピン(72)でなくむしろ端子ピン(24)を受け入れる皿穴領域( 74)を含む前記支持孔(51)の部分が、内径が支持孔(51)の直径と概ね 等しい環状プラグ(78)を含むことを特徴とする請求の範囲第28項に記載の プロセスプレート。 27.a.支持孔(51)が一連のグリッドを形成し、前記支持孔(50)の直 径(56)が前記端子ピン(24)の挿入端の直径(20)より大きいように複 数の支持孔(51)を支持プレート(50)においてパターン化し、 b.前記位置決め孔(62)が希望する端子ピン(24)の配列を形成し、前記 位置決め孔(62)の直径(66)が前記端子ピン(24)の挿入端(22)の 直径より大きく、かつ前記端子ピン(24)の第1の肩(28)の直径より僅か に大きいように複数の位置決め孔(62)をカバープレート(60)においてパ ターン化し、 c.前記孔(62,51)が概ね同心状となるように前記位置決め孔(62)を 対応する支持孔(51)上で整合させる段階を含むことを特徴とする端子ピン( 24)を位置させるプロセスプレートを製造する方法。 32.前記支持孔が、厚さが少なくとも0.100インチの支持プレートに機械 加工され、前記支持孔が一連の四角のグリッドにパターン化されることを特徴と する請求の範囲第31項に記載の方法。 33.前記支持孔(51)の少なくとも一部が、前記端子ピン(24)の前記第 1の肩(28)の直径(32)より僅かに大きい直径(76)を有し、孤立ピン (72)を受け入れるようにされた領域(74)を含む皿穴とされていることを 特徴とする請求の範囲第32項に記載の方法。 34.前記支持プレート(50)のグリッドの対角線の軸線に沿って位置してい る支持孔(51)のみが皿穴とされていることを特徴とする請求の範囲第33項 に記載の方法。 35.直径(76)が支持孔(51)の直径(56)と概ね等しくなるように端 子ピン24を受け入れる皿穴(74)に環状プラグ(78)が挿入されているこ とを特徴とする請求の範囲第33項に記載の方法。 36.前記位置決め孔(62)が穿孔、フライス加工、CNC穿孔、打抜き、圧 印、穴抜き、放電加工、レーザアブレーションあるいは写真製版によって前記カ バープレート(60)に形成された希望する端子ピン配列に形成されることを特 徴とする請求の範囲第35項に記載の方法。 37.前記位置決め孔(62)が写真製版法により希望する端子ピン(24)の 配列に形成されることを特徴とする請求の範囲第36項に記載の方法。 38.a.希望する端子ピン(24)の配列にパターン化された支持孔12のア レイを有するプロセスプレート10を提供し、 b.端子ピン(24)の挿入端(22)が前記の支持孔(12)の各々の内部に 来るように端子ピン(24)を前記プロセスプレート(10)に装てんし、c. 回路テープ(34)が前記端子ピン(24)の第2の肩(30)に載置されるよ うに前記の装てんされた端子ピン(24)の頭(26)の上に回路テープ(34 )を位置させ、 d.前記回路テープ(34)を前記のピンの頭(26)に電気的に接続し、 e.前記プロセスプレート(10)上に成形カバー(44)を位置させて前記ピ ンのグリッドアレイの周囲寸法を規定し、 f.前記挿入端(22)を除いて前記回路テープ(34)と前記端子ピン(24 )の少なくとも一部をポリマ樹脂中でカプセル化し、 g.前記の成形されたプラスチックの電子パッケージを前記成形カバー(44) 並びに前記プロセスプレート(10)から除去する段階を含むことを特徴とする 成形されたピンのグリッドアレイ電子パッケージを製造するプロセス。 39.前記端子ピン(24)を装てんする前記段階が振動送りを含むことを特徴 とする請求の範囲第38項に記載のプロセス。 40.前記回路テープ(34)への前記端子ピン(24)の前記の電気接続がは んだ付け(42)によってなされることを特徴とする請求の範囲第39項に記載 のプロセス。 41.前記プロセスプレートが支持プレート(50)とカバープレート(60) とからなり、前記支持プレート(50)が支持孔(51)のアレイを含み、前記 カバープレート(60)が希望する端子ピン(24)の配列を形成している位置 決め孔(62)のアレイを含み、前記位置決め孔(62)の直径(66)が前記 支持孔(51)の直径(64)より大きいことを特徴とする請求の範囲第40項 に記載のプロセス。 42.前記支持孔(51)が9×9の孔から50×50の孔までの一連のグリッ ドを形成することを特徴とする請求の範囲第41項に記載のプロセス。 43.前記支持孔(51)の間の距離が約1.3ミリ(0.050インチ)から 約2.5ミリ(0.100インチ)までであることを特徴とする請求の範囲第4 2項に記載のプロセス。 44.皿穴領域(74)の直径(76)が前記位置決め孔(62)の直径(66 )と概ね等しいように支持孔(51)の一部が皿穴とされていることを特徴とす る請求の範囲第40項に記載のプロセス。 45.前記皿穴の支持孔(74)が前記の四角のグリッドの対角線に位接してい ることを特徴とする請求の範囲第44項に記載のプロセス。 46.前記回路テープ(34)を位置づける前に孤立ピン(72)が希望する位 置決め孔(66)と皿穴の支持孔(51′′)とを通して挿入されることを特徴 とする請求の範囲第44項に記載のプロセス。 47.環状のプラグ(78)が端子ピン(24)を受け入れる皿穴の支持孔(7 4)に挿入されていることを特徴とする請求の範囲第44項に記載のプロセス。
JP2511529A 1989-08-10 1990-07-23 プラスチックのピンのグリッドアレイ用プロセスプレート Pending JPH04507032A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/391,913 US4970781A (en) 1989-08-10 1989-08-10 Process plate for plastic pin grid array manufacturing
US391,913 1989-08-10

Publications (1)

Publication Number Publication Date
JPH04507032A true JPH04507032A (ja) 1992-12-03

Family

ID=23548495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2511529A Pending JPH04507032A (ja) 1989-08-10 1990-07-23 プラスチックのピンのグリッドアレイ用プロセスプレート

Country Status (7)

Country Link
US (1) US4970781A (ja)
EP (1) EP0486566A4 (ja)
JP (1) JPH04507032A (ja)
AU (1) AU6165990A (ja)
CA (1) CA2064249A1 (ja)
PH (1) PH26667A (ja)
WO (1) WO1991002388A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261157A (en) * 1991-01-22 1993-11-16 Olin Corporation Assembly of electronic packages by vacuum lamination
US5337893A (en) * 1992-07-22 1994-08-16 Electro Scientific Industries, Inc. High capacity carrier plate
US5865642A (en) * 1996-03-18 1999-02-02 Maxtor Corporation In-line electrical connector
US6231403B1 (en) * 1997-03-07 2001-05-15 Berg Technology, Inc. Apparatus for assembling an electrical connector and method of use
US6025643A (en) * 1998-07-29 2000-02-15 Auger; Ronald N. Device for dissipating heat from a semiconductor element
US6206272B1 (en) * 1999-04-08 2001-03-27 Intel Corporation Alignment weight for floating field pin design
US6448106B1 (en) 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
US20030048111A1 (en) * 2001-09-13 2003-03-13 Lubitz Dale J. Test Fixture Comprising Drilled and Etched Pin holes and Related Methods.
US6861743B2 (en) * 2002-09-30 2005-03-01 Sun Microsystems, Inc. Integrated circuit carrier socket
US8383029B2 (en) * 2009-02-19 2013-02-26 Electro Scientific Industries, Inc. Manufacture of high strength, high density carrier plate
US8424199B1 (en) 2012-02-14 2013-04-23 On-Shore Technology, Inc. Semiconductor chip mounting system
JP6989824B2 (ja) * 2018-03-29 2022-01-12 株式会社アテックス 端子、端子を備えたパワーモジュール用射出成形体、及びその製造方法
CN112912995A (zh) * 2018-10-19 2021-06-04 康宁股份有限公司 包括通孔的装置及用于制造通孔的方法和材料
JP7059472B1 (ja) * 2020-12-09 2022-04-26 田中精密工業株式会社 積層鉄心の加熱装置
CN117311059B (zh) * 2023-11-07 2024-05-28 广东誉品实业有限公司 一种手机镜头用一体式可变光圈盖板结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3224308A (en) * 1963-10-18 1965-12-21 Dix Engineering Co Loading machine
US3807045A (en) * 1970-08-14 1974-04-30 L Lightner Flexible tape terminal assembly
US3812569A (en) * 1973-02-16 1974-05-28 Molex Inc Method and apparatus for mounting terminal pins
USRE32540E (en) * 1983-03-22 1987-11-10 Advanced Interconnections, Inc. Terminal positioning method and construction
US4535535A (en) * 1983-08-15 1985-08-20 At&T Technologies, Inc. Methods and apparatus for assembling permutations of elements into or onto articles
US4549651A (en) * 1984-12-21 1985-10-29 Alemanni James C Carrier for pin grid array
US4890152A (en) * 1986-02-14 1989-12-26 Matsushita Electric Works, Ltd. Plastic molded chip carrier package and method of fabricating the same
JPS6374344A (ja) * 1986-09-18 1988-04-04 Tech Res & Dev Inst Of Japan Def Agency アナログ信号伝達装置
JPS63174344A (ja) * 1987-01-14 1988-07-18 Matsushita Electric Works Ltd ピングリツドアレイ
US4816426A (en) * 1987-02-19 1989-03-28 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby

Also Published As

Publication number Publication date
EP0486566A1 (en) 1992-05-27
US4970781A (en) 1990-11-20
CA2064249A1 (en) 1991-02-11
WO1991002388A1 (en) 1991-02-21
EP0486566A4 (en) 1993-01-13
AU6165990A (en) 1991-03-11
PH26667A (en) 1992-09-04

Similar Documents

Publication Publication Date Title
US4654472A (en) Electronic component package with multiconductive base forms for multichannel mounting
CA1237533A (en) Deformable integrated circuit chip carrier
US5072283A (en) Pre-formed chip carrier cavity package
US6358772B2 (en) Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package
US5168432A (en) Adapter for connection of an integrated circuit package to a circuit board
US5027191A (en) Cavity-down chip carrier with pad grid array
JP2786862B2 (ja) 接続要素
US6555200B2 (en) Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus
US4420877A (en) Self-masking socket pin carrier for printed circuit boards
US4970781A (en) Process plate for plastic pin grid array manufacturing
US5438481A (en) Molded-in lead frames
CN110537253B (zh) 带有具有用于上部封装的激光钻孔的开口的模制基底的堆叠电路封装
CA1206549A (en) Module mounting assembly
US5502631A (en) Circuit elements that are ultrasonically welded together
EP0451363A1 (en) Tape-automated bonding frame adapter system
KR100473816B1 (ko) 반도체장치 및 그 제조방법과 전자기기
KR100405248B1 (ko) 캐리어필름 및 그것을 사용한 집적회로장치
US5299097A (en) Electronic part mounting board and semiconductor device using the same
US5653599A (en) Method and apparatus for retention of a fragile conductive trace with a protective clamp
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
EP0333237A2 (en) Integrated circuit chip carrier
JPS627109A (ja) ネツトワ−ク電子部品の製造方法
JPS62142338A (ja) 半導体装置用パツケ−ジ
EP0334397A2 (en) Circuit board
JP2840293B2 (ja) Tab用テープ及びこれを用いた半導体装置