JPH04507484A - デジタル信号処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 デジタル信号処理システム 本発明はセ゛クション（バッチ）ごとにコーディングされた信号用のデジタル信 号処理システムに関する。

デジタル信号の伝送および／又は記録並びに再生の際情報密度ｉ屡々時間的変動 を受ける。このことは処理されていない信号についても成立つと共に、非荻当性 及び冗長性低減のためソースゴーダで処理されたビデオ信号についても成立つ。

最大の情報密度に向けての伝送区間ないし記録担体の設計をなすことはコストを 要し、非経済的である。時間的圧縮及びひき続いての伸長により即ち情報密度に 依存してのデータセクション（ないしセグメント）の異なった語長により伝送− 及び記録容量の制限の際穂送ないし記録の後ブロックに対する異なった長さのデ ータセクション（ないしセグメント）を再認識し、゛当該ブロックに出力像に対 する適正位置を割当そるという問題が生じる。

障害により再認識基準尺度が取除かれる場合は当該の再認識は殊に困難である。

障害の減衰後でも後続のデータセクション（ないしセグメント）の適正な評価が 可能でない場合が起こり得る。

例えば、デジタルビデオレコーダに動作形式“サーチ”で当該データがたんに小 部分ごとにしか読出され得ない場合類似の問題が生じる。即ち、動作形式“サー チ”でも十分な品質を有する画像が読出された比較的短いデータセクションない しセグメントから再形成されるべきである。

本発明の課題ないし目的とするところは高められた速度のもとてのセクションな いしセグメントごとにコーディングされた信号の再生（サーチ）の際にも信号、 例えば画像を、十分な品質でデコーディングし得るようにデジタル信号記録、再 生の方法を改良することにある。

上記課題は請求範囲１に特定された構成要件により解決される。本発明の有利な 発展形態が、引用請求項に記載されている。

特許明細書第３７０２４９０号からはセクションごとに得られたデジタル信号を セクションないしセグメントごとに記録し、ブロック（そのデータセクションな いしセグメントが平均語長よりわずかな語長を有する）を、平均語長より大きな 語長のブロックのデータセクションないしセグメントの成分で充填することが公 知である。

記録さるべきデータは例えばＤＣＴ変換の係数から成り得る。ＤＣＴの意味はｄ ｉｓｃｒｅｔｅ　ｃｏｓｉｎｅ　’ｔｒａｎｓｆｏｒｍ（離散余弦変換）である 。

例えば各々のｎＸｍ−画点ブロック、例えばｎ＝８゜ｍ＝８．のうち先ず、直流 成分及び１つ又は複数の交波成分並びに１つの終端するブロック端部−識別子が 各ブロックごとに記録される。コード化されたブロックのデータセクション（な いしセグメント）長が平均ブロックデータセクション（ないしセグメント）長よ り短かい場合、残りの利用可能なロケーションは平均データセクション長より大 きな大きな長さを要するｌブロックの交流成分で充填され、適当な場合には相応 のブロック端部−識別子で充填される。

この手法によっては再生中の続出誤りの際、均一な間隔をおいて存在するブロッ ク開始部が再び見出される。

動作形式〇サーチ７では読出ヘッドは通常のへリカルースキャン−記録方式（斜 めトラック）のもとで、通常の再生動作の場合に比して変化された角度で、記録 されたトラック上を走行する。所定の続出ヘッド−追従制御により、例えば、ア クチュエータにより、トラックは夫々セクションごとに読出され得る。その際問 題となるのはそのつど読出されるブロックセクションが、デコーディングされた 信号全体においてどのような空間的位置を有するべきであるかということである 。

当該解決策の要点とするところは記録さるべき信号中に、所定の個所に、位置情 報が押入され、当該個所に所属する信号部分をデコーディングされる信号中にて 上記位置情報に相応して配置するのである。このた特表平４−５０７４８４　（ ５） めにはブロック端部−識別子（特性符号）が有利である。各々のブロック端部− 特性符号に１つの位置情報が付加される場合、記録さるべきデータ量は著しく上 昇する。

別の手法によれば複数のブロック、例えば８つを１つのより大きなブロック、（ 以下スーパーブロックと称す）にまとめ、始め又は終りにて画像中の位置に対し てアドレスを付与するのである。唯各１つのスーパーブロックに対するアドレス の記録によりデータレートはたいして増大されず、コード化効率全体は高められ る。その場合、はぼ等しい時間間隔をおいてデコーディングされるスーパープロ ・ンクからは出力電圧が合成される。この出力電圧はスーパーブロックの大きさ に相応してセグメント化され、変らない空間的分解能を有し得る。

別の手法によれば、変換係数の直流−及び交流成分の記録順序（これはＰＳ３７ ０２４９０から公知である）を変化させる。

先ず第一に、１つのトラックの始めにて当該のトラックのすべてのブロックの直 流成分が記録され、それにひきつづいて、所属のブロックの重要な交流成分のト ラック−アドレスが、さらにそれにひきつづいて、相応の交流成分が、さらにそ れにひきつづいて、比較的に重要でない交流成分のアドレスが、モして当該の交 流成分が記録される。比較的に重要でない交流成分は例えば小さな振幅を有する 変換係数である。信号のそのようなトラックセクションは例えば１つのセグメン ト又は２つのセグメントを有し得、即ち、１つの画像信号の場合、１つの画像は 例えば２つのセグメント、又はたんに１つのセグメントから成り得る。

上昇するサーチ速度に相応して先ず下記成分が読出されデコーディングされ得る 。

一直流成分、重要な交流成分、それのトラックアドレス、部分的に比較的に重要 でない交流成分、そしてそれのトラックアドレス。

又は 一直流成分、重要な交流成分、そしてそれのトラックアドレス 又は 一直流成分 が読出されデコーディングされる。

而して、相応して、わずかなサーチ速度の場合は、比較的高い信号品質が、例え ば、完全な時間的分解能及び幾らか低減された分解能のもとで得られ、比較的に 高いサーチ速度の場合は比較的に高くない信号品質が、例えば完全な時間的分解 能及び著しく低減された空間的分解能のもとで得られる。このことは利用者の期 待に適合したものである。

前述の記録の手法の２つ又はそれより多くのものを組合せることも可能であるオ 次に本発明の１実施例を図を用いて説明する。

図１はビデオ信号処理システムのブロックダイヤグラムである。

図２はヘリカルスキャン記録付き磁気テープ上のデジタルコード化ビデオ信号の トラックを動作形式“サーチ”の際のビデオヘッドの走査経路と共に示す概念図 である。

図３はブロックごとにコード化されたビデオ信号の公知記録方式の説明図である 。

図４は本発明の記録方法による磁気テープの１つのトラック上に記録されたスー パーブロックの説明図である。

図５は画像内のそのようなスーパーブロックの位置関係を示す説明図である。

図６は本発明の別の記録方法における各１つのトラックの複数又はすべてのブロ ックの画像内位置を示す説明図である。

図７は１つの磁気テープのトラック上での上記方法による信号成分の配置関係を 示す説明図である。

図８は図４及び図５の方法を利用した回路のブロック接続図である。

図９は図６及び図７の方法を用いた回路のブロック接続図である。

図１はビデオ信号処理システム、例えば、回路１１付きのデジタルビデオレコー ダのビデオ信号部分を示し、上記回路１１は到来するアナログＦＢＡＳ信号を輝 度信号成分と色度（クロミナンス）信号成分とに分離する。

上記輝度信号は回路１３にて例えば２次元ＤＣＴ変換され、回路１４にてチャネ ルコーディングで変調され、メモリ１５、例えば磁気テープにて記憶され、回路 １６にて当該チャネルコーディングに相応して復調され、回路１７にて例えば２ 次元逆ＤＣＴ変換され、Ｄ／Ａ変換器１８を介して、Ｄ／Ａ変換器１８１からの 相応の色度（クロミナンス）信号と共に回路１９にて再び１つのアナログＦＢＡ Ｓ信号に合成される。

クロミナンス信号は回路１２１〜１８１にて輝度信号に相応して相応の回路１２ 〜１８にて処理される。

デジタルオーディオ信号プロセッサに対して例えば音声チャネルに向けた回路１ ２〜１８が使用され、回路１１．１９，１２１〜１８１を省き得る。

図２は斜めトラック２１の記録される磁気テープ２０を示す。破線で示す線２２ により、サーチ動作中の磁気テープ２０上でのビデオヘッド運動の全体的方向を 示す。ここでは図示されていないビデオヘッドが例えばアクチュエータ上に配置 されたことにより、上記ビデオヘッドは小区間ごとにトラック２１に追従しデジ タルデータを読取り得る。それらのデータセクション２３間で、上記ビデオヘッ ドはそのつと次の又はさらにもつと遠いトラック２１のところヘジャンブする特 表平４−５０７４８４　（６） （２４）。

図３は磁気テープのトラック上でのブロックごとにコード化されたビデオ信号の 成分の配置状態を示す。

夫々のブロック端部特性符号Ａ４．Ｂ４．Ｃ４を有する等しい長さの３つのデー ターブロックＡ、Ｂ、Ｃを有する磁気テープ−トラックセクション３１が示しで ある。

更に、異なる長さの３つのデータブロックａ、ｂ。

Ｃを有する１つのトラックセクション３２が示しである。夫々の長さはデータ（ これらは例えばブロックａ。

ｂ、ｃの各々に対するＤＣＴ−コーグから送出される）の数に相応する。ａｌ、 ｂｌ、ｃｌは直流成分、Ｃ２゜ｂ２．Ｃ２は重要な交流成分、Ｃ３，ｂ３．Ｃ３ は比較的に重要でない交流成分、Ｃ４，ｂ４．Ｃ４はブロックの端部−特性符号 （識別子）である６トラツクセクシヨン３２上におけるようなデータ記録によっ ては不均等なブロック長が生ぜしめられ、それによっては再生の際読出誤りの発 生のときブロック開始部の発見が困難になる。

有利にはトラックセクション３１上におけるように均一のブロック長が用いられ る。この目的のため、平均データ量すより大きなデータ量Ｃを有するブロックＣ から成る比較的重要でない交流成分の一部分が、平均データ量すより小さいデー タ量を有するブロックａに付加される。この手法は公知である（ＰＳ３７０２４ ９０）が、動作形式“サーチ″（この際磁気テープ２０の斜めトラック２１がた んに部分的に読出されさえすればよい）において次の情報を供給するのに十分で はない。即ちビデオレコーダの出力画像にて読出されデコーディングされる、ト ラックセクション２３のデータがどこに配置さるべきかの情報を供給するのに十 分でない。上述のようなサーチモードにて部分的に読出しさえすればよいのは例 えば１つの画像全体の第１ブロツクのみがそれ自体特性化（マーキング）されさ えすればよいことに基づくのである。

それらの情報はブロック端部−識別子ａ４．ｂ４゜Ｃ４への相応の付加により付 与され得る可能性が存する。例えば８×８の画点の１つのブロックの大きさを有 する５４０Ｘ５７６の画点を有する画像の大きさの場合、各ブロックに対して、 はぼ６４ビツトの代わりに、はぼ７７ビツトが必要なこととなる。

そのようなデータ量の著しい増大を回避するには当該トラックセクション２３が 相応な数のブロックを有することを前提とすると、複数の例えば８つのブロック を１つの“スーパーブロック”にまとめ、たんにスーパーブロックごとにアドレ ス情報４０１ないし４０２を付加し得る。

エンコーダは次のように制御すべきである、即ち、スーパーブロック中の最後の ブロックに対するデータが、当該トラックブロックに対するメモリロケーション 中に記憶され得るように制御すべきである。空いているメモリロケーションは値 “零”で充填され得る。

図４はそのようなスーパーブロック４０を有する磁気テープのトラックを示し、 上記スーパーブロックはブロック４１〜４８（これは３１ないし３３のＡ、Ｂ。

Ｃのようなその種ブロックに相応する）と、アドレス４０１又は４０２とから成 る。

図５はサーチ動作中のビデオレコーダの出力画像５０におけるスーパーブロック ８１〜Ｓ４の位置を示す。

良好な分解能を達成できる。当該画像は著しくセグメント化され、もって、低減 された時間的分解能を有する。

図６は別の手法による比較的にわずかなセグメント化を示す。画像全体６０にお いてたんに２つのセグメント６１．６２のみが存在する。像全体６ｏが１つのセ グメント６０から成ってもよい。

図７は磁気テープのトラック上のコード化信号成分の記憶の相応の形態を示す。

先ず、直流成分ａｌ、ｂｌ、ｎｌがセグメント６１゜６２ないし６０に対するメ モリロケーションの始め（開始部）に書込まれる。重要な交流成分ａ、２．ｂ２ 〜ｎ２のアドレスａ５．ｂ５及び当該交流成分自体がつづく。それにつづくのは 比較的に重要でない交流成分ａ３．ｂ３〜ｎ３に対するアドレスａ６．ｂ６〜ｎ ６及び当該交流成分自体である。上記のトラックセクジョンの始めと終りにて、 画像６０中のセグメント６１，６２ないし６０の位置に対する識別子（特性符号 ）７０１又は７０２が挿入され得る。ｂ−とｎ−成分間に、例えば、ｂｌとｎｌ との間で、図示されてない別の相応の成分が存在する。

エンコーダは次のように制御さるべきである、即ち、セグメント（例えば６１． ６２ないし６０）に対するデータｎ１−ｎ６が、当該セグメントに対する所定の メモリロケーション中に記憶され得るように制御すべきである。空いているメモ リロケーションが値“零”で充填され得る。

サーチにおけるセグメントのない表示が例えば次のような際行なわれ得る、即ち 、１つ又は複数の画像のすべてのブロックの直流成分が磁気テープの１つのトラ ックに記憶されビデオヘッドが高速度でサーチの際トラックの相応の領域のみを 走査し得る際行なわれ得る。そのような高いサーチ速度の際にも、低減された空 間的分解能を以て画像をデコーディングすることが可能である。

図８には図３〜図５の方法に対するエンコーダ及びデコーダのブロック接続図を 示し、上記エンコーダは下記回路８１１，８２１，８２３，８３１，８３３゜８ ４１、−８５．１を有し、更に、上記ブロック接続図には伝送区間ないし、記憶 媒体８６を示し、また、上記デコーダは、下記回路８１２，８２２，８２４．８ ３特表千４−５０７４８４　（７） ０．８３２，８４２，８５２を有する。上記エンコーダは回路１４ないし１．４ １内に、また上記デコーダは回路１６ないし１６１内に設けられ得る。

エンコーダの入力側８０１には量子化器を有する回路８１１の、例えばブロック ごとにコード化された画像信号が供給され、上記回路８１１は可変語長の信号を コード化する。相応の出力信号ａ１〜ａ３、ｂ１〜ｂ３、ｃ１〜ｃ３は、実質的 にマルチプレクサを有する回路８２１に供給され、この回路では例えば直流成分 ａｌ、ｂｌ、ｃｌ、重要な交流成分ａ２．ｂ２．ｃ２、比較的重要でない交流成 分ａ３．ｂ３．ｃ３に分解され得る。

直流成分ａｌ、ｂｌ、ｃｌは第１のＦＩＦＯメモリ８３１にロードされ、交流成 分ａ２．ａ３．ｂ２．ｂ３、ｃ２．ｃ３は第２のＰＩＦ０８３３にロードされる 。ＦＩＦＯはｆｉｒｓｔ　ｉｎ、ｆｉｒｓｔ　ｏｕｔを表わす。

第１　Ｆ　Ｉ　ＦＯメモリ８３１の充填状態、又は第２ＦＩＦＯメモリ８３３の 充填状態又はその組合せ、例えば上記両充填状態の和は有利に回路８１１の量子 化特性カーブに対する制御量として使用され得る。回路８１１の量子化器特性カ ーブ及びＦＩＦ○メモリ８３１ないし８３３の大きさは次のように選定されなけ ればならない、即ち、ＦＩＦＯメモリ８３１ないし８３３にてオーバーフロー又 はアンダーフローが生じないように選定されなければならない。

回路８２３では両ＦＩＦＯメモリ８３１，８３３からの直流成分及び交流成分ａ １〜ａ３．ｂｌ−ｂ３゜ｃｌ−ｃ３が当該配置構成に従ってトラックセクション ３３上にデマルチプレクサにてまとめられ、ブロック端部−識別子（マーキング ）ａ４．ｂ、４．ｃ４が付加され、回路８５１では複数ブロックＡ、、Ｂ、Ｇ： が１つのスーパーブロックにまとめられ、スーパーブロック−アドレス情報４０ １ないし４０２及び例えばチャネル変調並びに誤り防止措置を施され得る。

制御回路８４１は回路８２１からは信号成分ａ１〜ｃｌ、ａ２〜ｃａｌ’、ａ３ 〜Ｃ３のそのつどの処理を指示する信号を受取り、入力側８０３からはコーディ ングの前ないしデコーディングの後当該信号中の実際のブロックの位置を指示す る信号を受取る。制御回路８４１はＦ’ＩＦＯメモリ８３１，８３３に対するそ のつどの読出及び書込アドレッシング信号（量）を送出し、デマルチプレクサを 有しブロック端部−マーキング（識別子）ａ４．ｂ’４．ｃ４の挿入の行なわれ る回路８２３、並びに、スーパーブロックのまとめ及びアドレッシング４０１な いし４０２の際の回路８５１を制御する。

回路８５１の出力信号は伝送され（８６）、再生の際デコーダ中の回路８５２に 供給される。そこでは例えばチャネル変調、誤り補正、及びスーパーブロックア ドレス４０１ないし４０２の分離が行なわれる。スーパーブロック４０１ないし ４．０２はデコーダの出力側８０４にて取出され得る。

回路８２４（、これは実質的にマルチプレクサとブロック端部識別子−デコーダ を有する）では直流成分ａ１、ｂｌ、ｃｌないし交流成分ａ２．ａ３．ｂ２．ｂ ３、ｃ、２．ｃ３がデータ流から分離され、第３のＦＩＦＯメモリ８３０ないし 第４のＦＩＦＯメモリ８３２にロードされる。

そこからの相応の信号成分が、実質的にデマルチプレクサを有する回路８２２に て、例えばトラックセフシコン３２にて示されているように、配置され、回路８ １２にてそれの可変語長に相応してデコーディングされる。その際デコーダの中 力側８０２には再び、一定の語長及び画像中のその所属のアドレス８０４を有す る信号ブロックが取出され得、動作形式“サーチ”ではスーパーブロックごとに ジャンプされる。

制御回路８４２は例えば回路８５２からのブロックアドレスを受取り、もって、 ＦＩＦＯメモリ８３０ないし８３２にて直流成分ａ、ｌ、ｂｌ、ｃｌないし交流 成分ａ２．ａ３．ｂ２．ｂ３．ｃ２．ｃ３．ｃ３Ｆに対する読出−及び書込アド レッシング信号（量）を送出し、更に、回路８２４におけるマルチプレクサ及び 回路８２２におけるデマルチプレクサを制御する。

１Ｎ＋９は図３、図６、図７の方法に対して、エンコーダのブロック接続図、伝 送区間ないし記憶媒体９６、デコーダのブロック接続図を示す。上記エンコーダ は下記回路９１１，９２１，９２３，９３３，９３５゜９３７．９３９，９４１ ，９５１を有し、上記デコーダハ下記Ｉ回路９１２，９２２，９２４，９３０， ９３２．９３４，９３６，９３８，９４２，９５２を有する。上記エンコーダは 例えば回路１４ないし１４１に設けられ得、デコーダは回路１６ないし１６１に 設けられ得る。　・ 上記エンコーダの入力側９０１には量子化器を有する回路９１１の画像信号、例 えば、ブロックごとにコード化された画像信号が供給されこの回路９１１は可変 語長の信号をニード化する。相応の出力信号ａｌ〜ａ３．ｂｌ　〜ｂ３．ｃｌ− ｃ３は実質的にマルチプレクサを有する回路８２１に供給され、この回路では例 えば直流成分ａｌ、ｂｌ、ｃｌ、重要な交流成分ａ２゜ｂ２．ｃ２、比較的重要 でない交流成分ａ３．ｂ３゜ｃ３に分解され得る。或１つのセグメント例えば６ １又は画像６０の一直流成分ａｌ、ｂｌ〜ｎｌは第１ＦＩＦＯメモリ９３１にロ ードされ、当該セグメントないし画像の重要な交流成分ａ２．ｂ２〜ｎ２は第２ ＦｒＦＯメモリ９３３に、また、比較的重要でない交流成分ａ３．’ｂ３〜ｎ３ は第３ＦＩＦＯメモリ９３５にロードされる。上記の重要交流成分ａ２．ｂ’２ 〜ｎ２のアドレスａ５．ｂ５〜ｎ５は第４Ｆ　Ｉ　ＦＯメモリ９３特表平４−５ ０７４８４　（８） ７にロードされ、上記の比較的に重要でない交流成分ａ３．ｂ３〜ｎ３のアドレ スａ６．ｂ６〜ｎ３は第５ＦＩＦＯメモリ９３９にロードされる。

１つ又は複数のＦＩＦＯ９３１，９３３，９３５゜９３７．９３９の充填状態な いし上記それら充填状態の和は有利に回路９１１の量子化特性カーブに対する制 御量として使用され得る。回路９１４の量子化器特性カーブ及びＦＩＦ○メモリ ９３１ないし９３３，９３５．９３７，９３９の大きさは次のように選定されな ければならない。即ち、ＦＩＦＯメモリ９３１ないし９３３，９３５，９３７， ９３９にてオーバーフロー又はアンダーフローが生じないように選定されなけれ ばならない。

回路９２３では５つのＦＩＦＯメモリ９３１，９３３．９３５，９３７，９３９ からの直流成分及び交流成分ａｌ、ｂｌ　〜ｎｌ、ａ２．ｂ２〜ｎ２．ａ３．ｂ ３〜ｎ３及びそれノアドレスａ５．ｂ５〜ｎ５．ａ６゜ｂ６〜ｎ６が当該配置構 成に従ってトラックセクション３３上にデマルチプレクサにてまとめられ、ブロ ック端部−識別子（マーキング）ａ４．ｂ４．ｃ４が付加され、回路９５１では 複数ブロックＡ、Ｂ、Ｃがセグメント６１．６２が、画像６０における当該アド レス７０１ないし７０２を以てないし、画像６ｏにおける当該画像番号を以てマ ーキング（特性化）され、及び例えばチャネル変調並びに誤り防止措置を施され 得制御回路９４１は回路９２１がらは信号成分ａｔ。

ｂ　１〜ｎ２．ａ２．ｂ２〜ｎ２．ａ３．ｂ３〜ｎ３のそのつどの処理を指示す る信号を受取り、入力側８０３からはコーディングの前ないしデコーディングの 後当該信号中の実際のブロックの位置を指示する信号を受取る。制御回路９４１ １＊ＦＩＦＯメ％！Ｊ９３１，９３３．９３５，９３７，９３９に対するそのつ どの読出及び書込アドレッシング信号（量）を送出し、デマルチプレクサを有す る回路９２３、及びセグメント６１．６２のアドレッシング７０１ないし７０２ の際ないし画像６０の画像番号７０１ないし７０２の付与の際の回路９５１を制 御する。

回路９５１の出力信号は伝送され（８６）ないし記憶され、再生の際デコーダ中 の回路９５２に供給される。そこでは例えばチャネル変調、誤り補正、及びセグ メントアドレス７０１ないし７０２の分離が行なわれる。セグメントアドレス４ ０１ないし４０２はデコーダの出力側９０４にて取出され得る。

回路９２４（これは実質的にマルチプレクサとアドレス−デコーダを有する）で は直流成分ａｌ、ｂＬ〜ｎｌ、重要交流成分ａ２．ｂ２〜ｎ２、当該アドレスａ ５．ｂ５〜ｎ５、比較的に重要でない交流成分ａ３゜ｂ３〜ｎ３、それのアドレ スａ６．ｂ６〜ｎ６がデータ流から分離され、第６（９３０）ないし第７（９３ ２）ないしｊＩ９（９３６）ないし１１８　（９３４）ないし第１０　（９３８ ）のＦＩＦＯメモリにロードされる。

そこからの相応の信号成分が、実質的にデマルチプレクサを有する回路９２２に て、例えばトラックセクション３２にて示されているように、配置され、回路９ １２にてそれの可変語長に相応してデコーディングされる。その際デコーダの出 力側９０２には再び、一定の語長及び画像中のその所属のアドレス９０４ないし 画像番号を有する信号ブロックが取出され得、動作形式“サーチ“ではセグメン トごとにないし画像ごとに取出され得る（例えばデコーディング前に零で充填さ れた比較的に重要でない交流成分ａ３．ｂ３〜ｎ３の場合）。

制御回路９４２は例えば回路９５２からのブロックアドレスを受取り、もって、 直流成分ａｌ、ｂＬ〜ｎｌないし重要交流成分ａ２．ｂ２〜ｎ２ないし比較的重 要でない交流成分ａ３．ｂ３〜ｎ３に対するアドレスを送出し、またＦＩＦＯメ モリ９３０，９３２，９３４．９３６，９３８におけるアドレッシング信号（量 ）を送出し、更に、回路９２４におけるマルチプレクサ及び回路９２２における デマルチプレクサを制御する。

図８又は図９におけるように装置例えばエンコーダ及びデコーダを有する場合、 エンコーダの回路、例えばＦＩＦＯメモ１Ｊ８３１，８３３ないＬ９３１，９３ ３．９３５，９３７，９３９は有利にデコーダにより利用され得、それにより、 デコーダの相応の回路、例えばＦＩＦＯメ”ＥｌＪ８３０，８３２、ないし９３ ０゜９３２．９３４，９３６，９３８は省かれ得る。

Ｆｉｇ、　２ Ｆｉｇ、３ Ｆｉｇ、４ 国際調査報告 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．セクション（ないしセグメント）ごとにコーディング又はデコーディングさ れるデジタル信号用、例えば画像信号又は音声信号用信号処理システムであって 、上記のコーディングされた信号は当該セクションないしセグメント（３２中ａ ，ｂ，ｃ）内で上記信号の情報密度に依存する可変語長を有１しており、当該の セクションないしセグメントごとに得られたコーディングされた信号は先ず一定 の語長のブロック（３１内のＡ，Ｂ，Ｃ）に割当てられ、それにひきつづいて上 記の一定語長のブロック（３１内のＡ，Ｂ，Ｃ）により定められた語長よりわず かな語長のセクションないしセグメントを有するブロック（３２におけるａ）は 上記ブロック（３１におけるＡ，Ｂ，Ｃ）により定められた語長より大の語長を 有するセクションないしセグメントの成分（３３におけるｃ３Ｆ）で充填され、 更に、デコーディングの際上記セクションないしセグメント（３２）はそれのも との可変の語長にて一定の語長（３３）のブロックから合成されるようにしたデ ジタル信号処理システムにおいて、一定の語長の複数の順次連続するブロック（ ３３）が夫々１つのスーパーブロック（４０）にまとめられ、このスーパーブロ ックはセクションないしセグメントごとのコーディング前にデジタル信号内のデ コーディングさるべきスーパーブロック（４０）の相応の位置（５１〜５４）を 指示する情報（４０１ないし４０２）を有しており、各スーパーブロック（４０ ）内のセクションないしセグメントの可変長の和が、夫々のスーパーブロック（ ４０）のまとめられたブロックの一定の語長（４１〜４８）の和より小又はそれ と等しいようにしたことを特徴とするデジタル信号処理システム。 ２．デジタル信号中の各スーパーブロック（４０）の位置についての情報（４０ １ないし４０２）が、夫々、各スーパーブロック（４０）のコード化されたデー タの前又は俊に配置される請求項１記載のシステム。 ３．当該信号処理システムにてコード化されたセクションないしセグメント（３ ３）を中間記憶する１つ又は複数のメモリ（８３１ないし８３３）の充填状熊に より、ないし、各スーパーブロックに対するメモリ領域内の相応の充填状熊によ り、当該信号処理システムのコーダ部分におけるコード化（８１１）の際の量子 化特性カーブが制御される請求項２記載のシステム。 ４．記憶された（８６）スーパーブロック（４０）は高められた読出速度で実質 的に同じ時間的間隔で記憶媒体（８６）からデコーディングされ位置情報（４０ １ないし４０２）を用いて、デコーディングされた信号の相応の個所にて再生さ れ得るように当該デコーディング部は構成されており、更に、それにより高めら れていない読出速度でのデコーディングの場合に形成されるようなデジタル信号 のセグメント化生成が、低減された時間的分解能を以て行なわれ得るようにした 請求項２又は３記載のシステム。 ５．セクションごとにコーディング又はデコーディングされるデジタル信号用、 例えば画像信号又は音声信号用信号処理システムであって、上記のコーディング された信号は当該セクション（３２）内で上記信号の情報密度に依存する可変語 長を有しており、また及び種々の形式の成分の組合せから成り、例えば、直流成 分（ａ１，ｂ１〜ｎ１；図７中）、重要な交流成分（ａ２，ｂ２〜ｎ２；図７中 ）、比較的に重要でない交流成分（ａ３，ｂ３〜ｎ３；図７中）から成り、上記 成分は夫々当該形式に対応づけられた各１つのデータセクションを形成している システムにおいて、順次連続する複数デジタル信号が、夫々１つのセグメント（ ６１，６２）にまとめられ、その際、画像信号の場合、１つのセグメント（６０ ）は例えば１つの画像全体（６０）を含み得、各セグメント（６１，６２ないし ６０）は種々の形式の成分の組合せ（ａ１，ｂ１〜ｎ１，ａ２，ｂ２〜ｎ２，ａ ３，ｂ３〜ｎ３；図７中）を含み、各セグメント（６１，６２ないし６０）内で 夫々相互に対応する形式の成分のデータセクションがまとめられ（ａ１，ｂ１〜 ｎ１ないしａ２，ｂ２〜ｎ２ないしａ３，ｂ３〜ｎ３；図７中）、第１形式（ａ １，ｂ１〜ｎ１；図７中）につづく成分のすべての形式（ａ２，ｂ２〜ｎ２，ａ ３，ｂ３〜ｎ３；図７中）に対して、各々のセグメント（６１，６２ないし６０ ）内で、夫々或１つの形式のまとめられたデータセクションの前で、当該形式（ ａ５，ｂ５〜ｎ５ないしａ６，ｂ６〜ｎ６；図７中）のデータセクションの夫々 のアドレスが、まとめて伝送され又は記憶され又は評価されるようにし、更に、 各セグメント（６１，６２ないし６０）に所定情報（７０１ないし７０２）が付 与され、該所定情報はセクションごとのコード化前にデジタル信号内でデコーデ ィングさるべきセグメント（６１，６２ないし６０）の相応の位置を表わすもの であるようにしたことを特徴とするデジタル信号用信号処理システム。 ６．デジタル信号中、各セグメント（６１，６２ないし６０）の位置についての 情報（７０１ないし７０２）が、そのつど各セグメント（６１，６２ないし６０ ）のコード化されたデータの前後に配置されるようにした請求項５記載のシステ ム。 ７．１つ又は複数のメモリ（９３１，９３３，９３５，９３７，９３９）の充填 状態、および／又はメモリ領域内の相応の充填状態によっては各セグメント（６ １，６２ないし６０）に対して、当該信号処理システムのエンコーダ部分におけ るコード化（９１１）の際の量子化特性カーブが制御され、上記メモりによって は種々の成分の形式のデータセクションが中間記憶されるようにした請求項６記 載のシステム。 ８．記憶された（９６）セグメント（６１，６２ないし６０）は高められた読出 速度で実質的に同じ時間的間隔で記憶媒体（９６）からデコーディングされ位置 情報（７０１ないし７０２）を用いて、デコーディングされた信号の相応の個所 にて再生され得るように当該デコーディング部は構成されており、更に、記憶媒 体（９６）からの高められた読出速度のもとで、低減された数の各種形式の成分 （例えばａ１，ｂ１〜ｎ１，ａ２，ｂ２〜ｎ２；図７中）が、相応のアドレス（ 例えばａ５，ｂ５〜ｎ５；図７中）を以て、再生され得、また、記憶媒体（９６ ）からのさらに高められた読出速度のもとで、さらに低減された数の各種形式の 成分（例えばａ１，ｂ１〜ｎ１；図７中）が、相応のアドレスを以て、ないしそ れなしで再生され得、ここにおいて、高められていない速度でのデコーディング の際形成されるようなデジタル信号のわずかな程度のセグメント化生成ないし非 セグメント化生成が、低減された時間的分解能を以て行なわれ得るように再生さ れるようにした請求項６又は７記載のシステム。 ９．当該信号中のセグメントないしスーパーブロックの位置（５１〜５４ないし ６１，６２ないし６０）についての情報（４０１，４０２ないし７０１，７０２ ）が、誤り防止手段により伝送誤りないし記録製りないし評価誤りを防止される ようにした請求項１から８までのうちいずれか１項記載のシステム。 １０．可変語長及び可制御量子化特性カーブを用いたコード化回路（８１１）を 有し、後置接続されたマルチプレクサ（８２１）を有しこのマルチプレクサは直 流成分を第１ＦＩＦＯメモリ（８３１）にロードし、交流成分を第２ＦＩＦＯメ モリ（８３３）にロードし、それに対し相応の情報を制御回路（８４１）にロー ドし、該制御回路は上記ＦＩＦＯメモリ（８３１，８３３）をアドレッシングし 、信号全体におけるスーパーブロック（４０）の位置についての付加情報を受取 るものであり、その際、上記ＦＩＦＯメモリ（８３１，８３２）充填状熊ないし 上記ＦＩＦＯメモリ（８３１，８３２）におけるスーパーブロックの充填状態に よっては上記量子化特性カーブが制御され得、吏に、デマルチプレクサ（８２３ ）を有し、このデマルチプレクサは制御回路（８４１）により制御されて上記Ｆ ＩＦＯメモリ（８３１，８３２）からの直流一及び交流成分を同じ語長のブロッ クにまとめ、更に、後置接続された回路（８５１）を有し、この回路（８５１） は制御回路（８４１）により制御されて夫々複数のそのようなブロック（４１〜 ４８）を１つのスーパーブロック（４０）にまとめ、アドレス（４０１ないし４ ０２）を付与し、誤り防止手段ないしチャネル変調を施すように構成されている 請求項１から４までのうちいずれか１項に記載のシステム用のコード化回路。 １１．チャネル復調ないし誤り補正を実施し信号全体における信号部分の位置に ついての情報をデコーディング（８０４）し、エンコーダ部分のデマルチプレク サ（８２３）にて割当てられた直流一及び交流成分の位置についての情報を制御 回路（８４２）に供給する回路（８５２）を有し、更に、後続するマルチプレク サ（８２４）を有し、このマルチプレクサ（８２４）は制御回路（８４２）によ り制御されて直流成分を第３ＦＩＦＯ（８３０）に書込み交流成分を第４ＦＩＦ Ｏ（８３２）に書込み、その際、上記ＦＩＦＯメモリ（８３０，８３２）のアド レッシング信号（量）が制御回路（８４２）により制御され、更に、上記ＦＩＦ Ｏメモリ（８３０，８３２）に後置接続されたデマルチプレクサ（８２２）を有 し、このデマルチプレクサは直流一及び交流成分を再び、エンコーダ部分におけ るコード化回路（８１１）の出力側におけるもとの位置に相応して配置し、制御 回路（８４２）によって制御されるものであり、更に、後置接続のデコーディン グ回路（８１２）を有し、該回路は可変語長の信号から一定の語長を有する信号 を、形成し、その際、記憶された（８６）スーパーブロック（４０）が記憶媒体 （８６）からの高められた読出速度で実質的に等しい時間間隔をおいてデコーデ ィングされ位置情報（８０４）を用いて、デコーディングされる信号の相応の個 所にて再生され得るように当該デコーディング部は構成されており、それにより 高められていない読出速度でのデコーディングの場合に形成されるようなデジタ ル信号のセグメント化生成が、低減された時間的分解能を以て行なわれ得るよう にした請求項１から４までのうち１項又は複数項記載のシステム用のデコーデイ ング回路。 １２．可変語長及び可制御量子化特性カープを用いたコード化回路（９１１）を 有し、後置接続されたマルチプレクサ（９２１）を有しこのマルチプレクサはセ グメントごとに（６１，６２ないし６０）直流成分（ａ１，ｂ１〜ｎ１；図７中 ）を第１ＦＩＦＯメモリ（９３１）にロードし、重要交流成分（ａ２，ｂ２〜ｎ ２；図７中）を第２ＦＩＦＯメモリ（９３３）にロードし、比較的重要でない交 流成分（ａ３，ｂ３〜ｎ３；図７中）を第３ＦＩＦＯメモリ（９３５）にロード し、それに対し相応の情報を制御回路（９４１）にロードし、該制御回路は上記 ＦＩＦＯメモリ（９３１，９３３，９３５，９３７，９４１）をアドレッシング し、信号全体におけるセグメント（６１，６２ないし６０）の位置についての付 加情報を受取るものであり、その際、上記制御回路（９４１）は重要な（ａ５， ｂ５〜ｎ５；図７中）ないし比較的重要でない（ａ６，ｂ６〜ｎ６；図７中）交 流成分を第４のＦＩＦＯメモリ（９３７）ないし第５のＦＩＦＯメモリ（９３９ ）に書込み、上記ＦＩＦＯメモリ（９３１，９３３，９３５，９３７，９３９） により量子化特性カーブが制御され得、更に、デマルチプレクサ（９２３）を有 し該デマルチプレクサは上記制御回路（９４１）により制御されて上記ＦＩＦＯ メモリ（９３１，９３３，９３５，９３７，９３９）の内容から、当該成分の新 たな順序を以て信号の夫々のセグメントを形成し、即ち、下記の順序、直流成分 （ａ１，ｂ１〜ｎ１；図７中）、重要な交流成分（ａ５，ｂ５〜ｎ５；図７中） に対するアドレス、相応の重要な交流成分（ａ２，ｂ２〜ｎ２；図７中）、比較 的に重要でない交流成分（ａ６，ｂ６〜ｎ６；図７中）、相応の比較的に重要で ない交流成分（ａ３，ｂ３〜ｎ３；図７中）を形成し、更に、後置接続の回路（ ９５１）を有し、該回路は制御回路（９４１）により制御され、各１つのセグメ ント（６１，６２ないし６０）にアドレス（７０１ないし７０２）を付与し、誤 り防止手段ないしチヤネル変調を付加的に施す請求項５から８までのうち１項又 は複数項によるシステム用コーディング回路。 １３．チャネル復調ないし誤り補正を実施し信号全体におけるセグメントの位置 についての情報をデコーディング（９０４）し、エンコーダ部分のデマルチプレ クサ（８２３）にて割当てられた直流一及び重要並びに比較的重要でない交流成 分の位置についての情報並びに、重要及び比較的重要でない交流成分のアドレス の当該位置についての情報を制御回路（９４２）に供給する回路（９５２）を有 し、更に、後続するマルチプレクサ（９２４）を有し、このマルチプレクサ（９ ２４）は制御回路（９４２）により制御されて直流成分（ａ１，ｂ１〜ｎ１；図 ７中）を第６ＦＩＦＯメモリ（９３０）に、重要交流成分（ａ２，ｂ２〜ｎ２； 図７中）を第７ＦＩＦＯメモリ（９３２）に、比較的重要でない交流成分（ａ３ ，ｂ３〜ｎ３；図７中）を第８ＦＩＦＯメモリ（９３４）に、また、重要交流成 分のアドレス（ａ５，ｂ５〜ｎ５；図７中）を第９ＦＩ７０メモリ（９３６）に 、また、比較的重要でない交流成分のアドレス（ａ６，ｂ６〜ｎ６；図７中）を 第１０ＦＩＦＯメモリ（９３８）に書込むようにし、その際上記ＦＩＦＯメモリ （９３０，９３２，９３４，９３６，９３８）のそのつどのアドレッシング信号 （量）が制御回路（９４２）により制御され、更に、上記ＦＩＦＯメモリ（９３ ０，９３２，９３４，９３６，９３８）に後置接続されたデマルチプレクサ（９ ２２）を有し、このデマルチプレクサは直流一及び重要及び比較的重要でない交 流成分を再び、エンコーダ部分におけるコード化回路（９１１）の出力側におけ るもとの位置に相応して配置し、制御回路（９４２）によって制御されるもので あり、更に、後置接続のデコーディング回路（９１２）を有し、該回路は可変語 長の信号から一定の語長を有する信号を、形成し、その際、記憶された（８６） スーパーブロック（４０）が記憶媒体（８６）からの高められた読出速度で実質 的に等しい時間間隔をおいてデコーディングされ位置情報（８０４）を用いて、 デコーディングされる信号の相応の個所にて再生され得るように当該デコーディ ング部は構成されており、記憶媒体（９６）からのわずかに高められた読出速度 の場合は直流成分（ａ１，ｂ１〜ｎ１；図７中）、重要交流成分のアドレス（ａ ５，ｂ５〜ｎ５；図７中）、零にセッドされた比較的に重要でない交流成分（ａ ３，ｂ３〜ｎ３；図７中）のもとでの重要交流成分（８２，ｂ２〜ｎ２；図７中 ）がデコーディングされ、記憶媒体（９６）からの著しく高められた読出速度の 場合は直流成分（ａ１，ｂ１〜ｎ１；図７中）のみが、零にセットされた重要な 及び比較的に重要でない交流成分（ａ２，ｂ２〜ｎ２及びａ３，ｂ３〜ｎ３）の もとでデコードされ、それにより高められていない読出速度でのデコーディング の場合に形成されるようなデジタル信号の粗化生成が、低減された時間的分解能 を以て行なわれ得るようにした請求項５から８までのうち１項又は複数項による システム用のデコーディング回路。