JPH0450924A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0450924A
JPH0450924A JP2326437A JP32643790A JPH0450924A JP H0450924 A JPH0450924 A JP H0450924A JP 2326437 A JP2326437 A JP 2326437A JP 32643790 A JP32643790 A JP 32643790A JP H0450924 A JPH0450924 A JP H0450924A
Authority
JP
Japan
Prior art keywords
liquid crystal
film
insulating substrate
thin film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2326437A
Other languages
English (en)
Other versions
JP3124025B2 (ja
Inventor
Yojiro Matsueda
洋二郎 松枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32643790A priority Critical patent/JP3124025B2/ja
Publication of JPH0450924A publication Critical patent/JPH0450924A/ja
Application granted granted Critical
Publication of JP3124025B2 publication Critical patent/JP3124025B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は液晶表示装置に係わり、特にアクティブマトリ
クス型の装置に関する。
(従来の技術) 従来のアクティブマトリクス型の液晶表示装置として、
「日経エレクトロニクス1984年9月10日号、9.
211−240Jに掲載されたものがあり、その構成を
第9図に示す。これは、マトリクス状に配置された各画
素電極毎の構成を示したものである。縦方向に信号線1
08、横方向に走査線124が配線されている。半導体
薄膜122に形成された薄膜トランジスタ(以下、TP
Tと称する)123のゲート105に走査線124が接
続され、ソース101には信号線108が接続され、さ
らにドレイン103には画素電極107が接続されてい
る。そして、走査線124により走査されたTPT12
3のソースに信号線108より送られてきた映像信号が
入力され、その出力電圧が画素電極107に印加される
ここて、TFT123のソース101と信号線108、
ドレイン103と画素電極107との接続は、それぞれ
コンタクトホール121a。
121bにおいてなされている。そして、TPT123
や信号線108、走査線124が形成されていない領域
は光か透過する開孔部116となっている。
この第9図におけるA−A線に沿う縦断面を、第10図
に示す。TPT基板100と対向基板115とが対向し
ており、その間に液晶111が挟持されている。TPT
基板]00の表面上の半導体薄膜中に、ソース101、
チャネル102及びドレイン103が形成され、ゲート
絶縁膜104上にゲート電極105が形成されTFT部
123を構成している。コンタクトホール121a、1
21bを有する層間絶縁膜106が表面全体に形成され
、その上に画素電極107及び信号線108が形成され
ている。この画素電極107と信号線108の表面には
、パッシベーション膜909と液晶111に方向性を与
える配向膜110が順に形成されている。
一方、対向基板115の表面には、開孔部116が除去
された遮光膜114が形成され、その表面に対向電極1
13及び配向膜112が順に形成されている。
ここでパッシベーション膜909は、TFT部123に
湿気等の不純物が注入されて特性が変化するのを防ぐた
め、あるいは液晶111に配向処理を施す場合や液晶パ
ネルを組み立てるときの物理的な保護という本来の役割
の他に、液晶111に直流電圧が印加されて劣化するの
を防止するため、あるいは信号線108と画素電極10
7との間で液晶111を介してリーク電流が流れるのを
防止する役割を合せ持っている。
さらに、信号線108と画素電極107の容量結合によ
ってクロストークや上下むらが生じたり、信号線108
やTFT部123からの電界によって近くの液晶111
の配向が部分的に乱れ、コントラスト比の低下や残像を
生じたり、あるいは信号線108と対向電極114間の
直流電圧によって信号線108の周囲から劣化していく
という現象を防止するには、パッシベーション膜909
の膜厚を十分に厚くする必要がある。
ところがパッシベーション膜909の膜厚が厚くなると
、画素電極107から液晶111に印加される映像信号
の振幅が小さくなるという問題があった。
(発明が解決しようとする課題) このように従来は、液晶の劣化防止等のパッシベーショ
ン膜として果たすべき機能と、液晶111に印加する映
像信号の振幅を大きくとるという要求を同時に満たすこ
とはできなかった。
本発明は上記事情に鑑みてなされたものであり、これら
の相反する要求を同時に満たすことのできる液晶表示装
置を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明の液晶表示装置は、第1の絶縁基板上に複数の走
査線と信号線が配置され、走査線により走査され信号線
により信号を入力されるTPTが走査線と信号線との交
点にマトリクス状に配置され、この各々のTPTの出力
を入力される画素電極がマトリクス状に配置されており
、走査線、信号線、TPT、及び画素電極上に絶縁膜が
形成され、第1の絶縁基板に対向して設けられた第2の
絶縁基板表面に開孔部を有する遮光膜と対向電極が配置
され、第1の絶縁基板と第2の絶縁基板との間に液晶が
挟持された装置であって、絶縁膜は開孔部より入射した
光か通過する部分の膜厚が他の部分よりも薄いことを特
徴としている。
あるいは、第1の絶縁基板上に複数の走査線が配置され
、この走査線により走査される薄膜非線形素子がマトリ
クス状に配置され、この各々の薄膜非線形素子により走
査される画素電極がマトリクス状に配置されており、走
査線、薄膜非線形素子、及び画素電極上には絶縁膜か形
成されており、第1の絶縁基板に対向して設けられた第
2の絶縁基板表面に開孔部を有する遮光膜と信号電極か
配置され、第1の絶縁基板と第2の絶縁基板との間に液
晶が挟持された液晶表示装置であって、絶縁膜は開孔部
より入射した光か通過する部分の膜厚が他の部分よりも
薄いことを特徴とするものであってもよい。
(作 用) パッシベーション膜の膜厚が、開孔部より入射した光が
通過する部分は、他の部分よりも薄くなっているため、
画素電極から液晶に印加される信号の振幅は大きくなる
。さらに、光か通過しない他の部分には、TPTや信号
線、走査線が形成されているが、この部分のパッシベー
ション膜の膜厚は相対的に厚くなっているため、TPT
か物理的に保護され、さらに液晶への直流電圧の印加に
よる劣化、あるいは信号線と画素電極との間の液晶を介
してのリーク電流の発生、さらには信号線と画素電極の
容量結合によるクロストークや上下むら、信号線やTP
Tからの電界による液晶の配向の乱れによるコントラス
ト比の低下や残像が防止される。
このことは、TFTの代わりに薄膜非線形素子を用いた
装置においても、パッシベーション膜の膜厚が光が通過
する部分は薄く、他の薄膜非線形素子や走査線が形成さ
れた部分は厚くなっているため同様である。
(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。第1図に、第1の実施例による液晶表示装置の縦断
面を示す。第10図に示された従来の装置では、パッシ
ベーション膜909の膜厚は均一であったか、本実施例
では領域によって異なっている。
開孔部116より入射した光が通過する領域では、パッ
シベーション膜109の膜厚か薄く、信号線108やT
FT部123が存在する他の領域では相対的に厚く形成
されている。これにより、TFT部123の物理的な保
護や、信号線108あるいはTFT部123から十分に
遠ざけて液晶111の劣化を防止することかできると共
に、液晶111に印加すべき映像信号の振幅を大きくす
ることか可能となり、相反する要求を同時に満たすこと
ができる。ここで、第10図に示された従来の装置と同
一の構成要素については、同一の番号を付して説明を省
略する。
パッシベーション膜109の膜厚は、部分エツチングに
より領域に応じて変えることができる。
あるいは第2図に示された第2の実施例のように、全領
域にパッシベーション膜209aを先ず形成し、その上
に開孔部116以外の領域にのみパッシベーション膜2
09bをさらに形成することによって二層化し、膜厚を
変えることもできる。この実施例のように二層化しエツ
チング条件を変えることで、パターニングの制御を精度
良く行うことができる。
第3図に示された第3の実施例では、この第2の実施例
とは逆に開孔部116以外の領域にのみパッシベーショ
ン膜309aを先ず形成し、その表面全体にパッシベー
ション膜309bを形成している。この場合にパッシベ
ーション膜309aの膜厚を、パッシベーション膜30
9bよりも厚くするなど、プロセス上の制限によって任
意に変えることができる。
次に第4の実施例の縦断面構造を第4図に示す。
この実施例では、層間絶縁膜か406aと406bの二
段構成になっている。このうち層間絶縁膜406bは信
号線108とTFT部123の表面を覆っており、パッ
シベーション膜409と共にパッシベーション膜として
の機能を果たしている。
即ち、層間絶縁膜406bとパッシベーション膜409
とが信号線108及びTFT部123と液晶]11との
間に介在し、信号線]08と対向電極114間の直流電
圧等によって液晶111が劣化するのを防止している。
さらにこの第4の実施例によれば、信号線108と画素
電極107とが異なる層に形成されているため、両者を
接近しても短絡のおそれがなく、開孔部116を大きく
とることができるという他の実施例にはない長所を有す
る。
TPTを用いた液晶デイスプレィでは、TPTがオフす
る瞬間にオフセ・ソト電圧か生じて画面のちらつき等の
悪影響を及ぼすのを防止するため、液晶111と並列に
保持容量を設けることかある。
このような保持容量を有する第5の実施例による液晶表
示装置の平面構造を、第5図に示す。前述の実施例と同
様に、画素電極107の一角の半導体薄膜604中にソ
ース電極607、ゲート電極502及びドレイン電極6
08を有するTPTか形成され、他の一角に保持容量部
506が形成されている。
この第5図におけるB−B線に沿う縦断面を示したのが
第6図である。図中左側にTFT部610が右側に保持
容量部507がそれぞれ位置している。TPT基板]0
0上にゲート電極502が形成され、その表面全体にゲ
ート絶縁膜603が形成されており、さらにその表面に
半導体薄膜604と不純物イオンを注入された不純物半
導体薄膜501が順に形成されている。この不純物半導
体薄膜501をコンタクトとして、それぞれ図示されて
いない信号線に接続されたソース電極607と、画素電
極609に接続されたドレイン電極608か形成されて
いる。
また保持容量部507には、ゲート絶縁膜603上に半
導体薄膜611、不純物半導体薄膜612、さらに画素
電極609に接続された電極613が形成されている。
このTFT610と保持容量507を除いた領域が、遮
光層114が除去されている開孔部116となっている
この第5の実施例では、TFT部610と保持容量部5
07が形成された領域上にのみパッシベーション膜60
9が先ず形成され、その表面全体にパッシベーション膜
610が形成されている。
このように第5の実施例でも同様に、開孔部116から
入射した光が通過する領域のバッシベション膜の膜厚の
み薄く、他の領域は相対的に厚くなっている。
本発明は、全てのアクティブマトリクス型液晶表示装置
に適用か可能であり、三端子素子であるTPTには、多
結晶シリコン、非晶質シリコン、あるいはカドミウム・
セレン(CdSe)等の種類のものを用いることができ
る。また三端子に限らず、二端子の薄膜非線形素子を用
いた装置に対しても適用することができ、この場合にも
絶縁膜系ダイオードや非晶質シリコン系ダイオード等の
いずれも用いることができる。
第7図は第6の実施例として、薄膜非線形素子を用いた
装置の平面を示したものである。画素電極704のうち
開孔部703を除いた下方中央部に、半導体薄膜により
薄膜非線形素子702が形成されている。この第7図の
C−C線に沿う縦断面は第8図のよってあり、アクティ
ブ基板700上の中央に、走査線701に接続された薄
膜非線形素子702が形成されており、その両端は画素
電極704に接続されている。開孔部703の領域にの
みパッシベーション膜805が形成され、さらに表面全
体にパッシベーション膜806が形成されている。
対向基板1〕5の表面には、開孔部703以外に遮光膜
8コ2が形成され、その表面全体にはカラー化のために
カラーフィルタ層813が形成されている。そして信号
電極808が各画素電極704毎に対応して形成され、
その表面を配向膜807か覆っている。
このように第6の実施例も、開孔部703から入射した
光か通過する領域にはパソンヘーション膜805のみか
形成され、他の領域にはパッシベーション膜804及び
805か形成されており、開孔部703の膜厚のみ薄く
なっている。
上述したように、本発明は全てのアクティブマトリクス
型液晶表示装置に適用か可能であり、いずれにおいても
同様の効果が得られる。
〔発明の効果〕
以上説明したように本発明によれば、パッシベーション
膜の膜厚が、開孔部より入射した光が通過する部分は薄
くなっているため、画素電極から液晶に印加される信号
の振幅を大きくとることができ、さらに他の部分の膜厚
は厚くなっているため、TPT又は薄膜非線形素子の物
理的な保護や、液晶の劣化、あるいは信号線と画素電極
間のリーク電流の防止、クロストークや上下むら、コン
トラスト比の低下や残像の防止を有効に防止することか
できる。
【図面の簡単な説明】
第1図は本発明の第1の実施例による液晶表示装置の構
成を示した縦断面図、第2図は本発明の第2の実施例に
よる液晶表示装置の構成を示した縦断面図、第3図は本
発明の第3の実施例による液晶表示装置の構成を示した
縦断面図、第4図は本発明の第4の実施例による液晶表
示装置の構成を示した縦断面図、第5図は本発明の第5
の実施例による液晶表示装置の構成を示した平面図、第
6図は第5図のB−B線に沿う縦断面を示す断面図、第
7図は本発明の第6の実施例による液晶表示装置の構成
を示した平面図、第8図は第7図のC−C線に沿う縦断
面を示した断面図、第9図は従来の液晶表示装置の構成
を示した平面図、第10図は第9図のA、−A線に沿う
縦断面を示した断面図である。 コ01・・・ソース、102・・・チャネル、103・
・ドレイン、104,603・・ゲート絶縁膜、105
、 502−ゲート、106,406a。 406b・・層間絶縁膜、107,704・・・画素電
極、108・・・信号線、109,209a、209b
、  309a、  309b、409. 609゜6
10.804,805・・・パッシベーション膜、11
0.112,806,807・・・配向膜、111・・
・液晶、113・・・対向電極、114゜812・・・
遮光膜、115・・・対向基板、116゜703・・・
開孔部、117,610・・・TFT部、501・・・
不純物半導体薄膜、505・・・走査線、506.50
7,507・・・保持容量部、6041.。 半導体薄膜、605・・・不純物半導体薄膜、607・
・・ソース電極、608・・・ドレイン電極、701・
・走査線、702・・・薄膜非線形素子、808・・・
信号電極、813・・カラーフィルタ層。

Claims (1)

  1. 【特許請求の範囲】 1、第1の絶縁基板上に複数の走査線と信号線が配置さ
    れ、前記走査線により走査され前記信号線により信号を
    入力される薄膜トランジスタが前記走査線と前記信号線
    との交点にマトリクス状に配置され、この各々の薄膜ト
    ランジスタの出力を入力される画素電極がマトリクス状
    に配置されており、前記走査線、前記信号線、前記薄膜
    トランジスタ、及び前記画素電極上に絶縁膜が形成され
    、前記第1の絶縁基板に対向して設けられた第2の絶縁
    基板表面に開孔部を有する遮光膜と対向電極が配置され
    、前記第1の絶縁基板と前記第2の絶縁基板との間に液
    晶が挟持された液晶表示装置において、 前記絶縁膜は、前記開孔部より入射した光が通過する部
    分の膜厚が他の部分よりも薄いことを特徴とする液晶表
    示装置。 2、第1の絶縁基板上に複数の走査線が配置され、この
    走査線により走査される薄膜非線形素子がマトリクス状
    に配置され、この各々の薄膜非線形素子により走査され
    る画素電極がマトリクス状に配置されており、前記走査
    線、前記薄膜非線形素子、及び前記画素電極上には絶縁
    膜が形成されており、前記第1の絶縁基板に対向して設
    けられた第2の絶縁基板表面に開孔部を有する遮光膜と
    信号電極が配置され、前記第1の絶縁基板と前記第2の
    絶縁基板との間に液晶が挟持された液晶表示装置におい
    て、 前記絶縁膜は、前記開孔部より入射した光が通過する部
    分の膜厚が他の部分よりも薄いことを特徴とする液晶表
    示装置。
JP32643790A 1990-11-28 1990-11-28 液晶表示装置 Expired - Fee Related JP3124025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32643790A JP3124025B2 (ja) 1990-11-28 1990-11-28 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32643790A JP3124025B2 (ja) 1990-11-28 1990-11-28 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3612799A Division JP3172503B2 (ja) 1999-02-15 1999-02-15 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH0450924A true JPH0450924A (ja) 1992-02-19
JP3124025B2 JP3124025B2 (ja) 2001-01-15

Family

ID=18187800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32643790A Expired - Fee Related JP3124025B2 (ja) 1990-11-28 1990-11-28 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3124025B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867242A (en) * 1994-04-28 1999-02-02 Xerox Corporation Electrically isolated pixel element in a low voltage activated active matrix liquid crystal display and method
JP2012163983A (ja) * 2012-05-11 2012-08-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016519847A (ja) * 2013-03-21 2016-07-07 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6516816B1 (en) 1999-04-08 2003-02-11 Applied Materials, Inc. Spin-rinse-dryer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867242A (en) * 1994-04-28 1999-02-02 Xerox Corporation Electrically isolated pixel element in a low voltage activated active matrix liquid crystal display and method
JP2012163983A (ja) * 2012-05-11 2012-08-30 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016519847A (ja) * 2013-03-21 2016-07-07 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ

Also Published As

Publication number Publication date
JP3124025B2 (ja) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100209281B1 (ko) 액정 표시 소자 및 그 제조방법
US4881797A (en) Color liquid crystal display device
US8045083B2 (en) Liquid crystal display
US6323918B1 (en) Liquid crystal display device and process for production thereof
EP0450941A2 (en) An active matrix display device
JPH0713715B2 (ja) カラ−液晶表示素子
US5604358A (en) Device of thin film transistor liquid crystal display
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
JPH06332007A (ja) 液晶表示装置
KR100997979B1 (ko) 액정 표시 장치 및 그 제조 방법
JPS6317432A (ja) 平面デイスプレイ装置
JPH0546932B2 (ja)
JPH0772509A (ja) アクティブマトリックス液晶表示素子
JPH03239229A (ja) アクティブマトリクス液晶表示装置
JP3082277B2 (ja) 液晶表示装置
JPH0450924A (ja) 液晶表示装置
JP2870075B2 (ja) 薄膜トランジスタパネル及び液晶表示装置
JP4347366B2 (ja) アクティブマトリクス型カラー液晶表示装置
JP3427664B2 (ja) 横電界方式アクティブマトリクス型液晶表示装置
JP3172503B2 (ja) 液晶表示装置
US5994155A (en) Method of fabricating a thin film transistor liquid crystal display
JP3113480B2 (ja) 液晶表示装置
JPH09325360A (ja) 液晶表示装置
JP4297574B2 (ja) 液晶表示装置
JP2000171825A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees