JPH0450927U - - Google Patents

Description

【図面の簡単な説明】

第１図は、本考案による信号振幅制御回路の構
成を示すブロツク図。第２図は、第１図に示す本
考案による信号振幅制御回路の構成を示すブロツ
ク毎の出力の概略波形を示す波形図。第３図は、
従来の信号振幅制御回路の構成を示すブロツク図
。第４図は、従来の信号振幅制御回路の構成ブロ
ツクの出力概略波形を示す波形図。 １……開始信号発生回路、２……開始信号、３
……基準信号発生回路、４……基準信号、５……
カウンタ、６……カウンタ出力信号、７……プリ
セツト設定回路、８……プリセツト信号、９……
ラツチ回路、１０……カウンタプリセツト入力信
号、１１……ラツチ信号、１２……振幅変調回路
、１３……振幅変調信号、１４……アナログ入力
信号、１５，２２……増幅回路、１６……アナロ
グ出力信号、１７……オン・オフ信号発生回路、
１８……オン・オフ信号、１９……振幅変調回路
、２０……振幅変調信号、２１……アナログ入力
信号、２３……アナログ出力信号。

Claims (1)

【実用新案登録請求の範囲】
1. 基準信号を発生する基準信号発生回路と、前記
   基準信号の数をカウントするカウンタと、カウン
   タ信号の出力に基づきデイジタル・アナログ変換
   を行い振幅変調信号を出力する振幅変調回路を有
   し、前記カウンタは開始信号とカウンタの第１の
   プリセツト値との間は加算し、カウンタの第２の
   プリセツト値より減算する操作を繰り返すアツプ
   ダウンカウンタの機能を備え、前記カウンタは開
   始信号により基準信号の数をカウント開始し、カ
   ウンタ第１のプリセツト値とカウントした値が一
   致した後カウンタの値をカウンタ出力信号として
   ラツチ出力しておき、そのまま第１のプリセツト
   値から第２のプリセツト値の間を基準信号の数の
   カウントを続け、カウンタ第２のプリセツト値と
   カウンタの値が一致した時カウンタの前記ラツチ
   したカウンタ値をカウンタにプリセツト入力して
   、その後基準信号の数によりカウンタ値の減算を
   行うように構成し、前記カウンタの出力信号を振
   幅変調回路に入力してデイジタル・アナログ変換
   し、該変換出力信号によりアナログ増幅回路の増
   幅度を変化させるように構成し、増幅回路のアナ
   ログ入力信号の振幅を制御して出力するよう構成
   したことを特徴とする信号振幅制御回路。