JPH0450988B2 - - Google Patents
Info
- Publication number
- JPH0450988B2 JPH0450988B2 JP59072432A JP7243284A JPH0450988B2 JP H0450988 B2 JPH0450988 B2 JP H0450988B2 JP 59072432 A JP59072432 A JP 59072432A JP 7243284 A JP7243284 A JP 7243284A JP H0450988 B2 JPH0450988 B2 JP H0450988B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- threshold
- clock pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 claims description 14
- 230000000630 rising effect Effects 0.000 description 24
- 229910000831 Steel Inorganic materials 0.000 description 14
- 239000010959 steel Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 230000001960 triggered effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005098 hot rolling Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は入力信号の補正回路に関し、さらに詳
しくは、入力信号の大きさすなわち入力信号の立
上り及び立下り傾斜にかかわりなくその立上り位
置及び立下り位置を正確かつ迅速に検出する信号
補正回路に関する。
しくは、入力信号の大きさすなわち入力信号の立
上り及び立下り傾斜にかかわりなくその立上り位
置及び立下り位置を正確かつ迅速に検出する信号
補正回路に関する。
従来の入力信号の立上り位置及び立下り位置の
検出回路の例としては、過飽和信号である入力信
号が所定のスレツシヨルドレベルに達したときに
ハイレベルを出力してこれを立上り位置とし、一
方該入力信号が該スレツシヨルドレベル以下に下
がつたときハイレベルを中止させてこれを立下り
位置として検出する回路、あるいはこれらの検出
値に一定の補正を加える回路が知られている。し
かしながら、例えば、過飽和信号の入力信号が熱
間圧延時の鋼板幅等の測定における幅信号である
とき、該過飽和信号は鋼板の温度等によつてその
大きさすなわちその立上り傾斜角度及び立下り傾
斜角度が変化する。従つて、同じ位置から立上つ
た過飽和信号であつても、鋼板の温度等の関係か
ら所定のスレツシヨルドレベルでトリガーされる
位置が変化し、これが測定誤差の原因となる問題
があつた。
検出回路の例としては、過飽和信号である入力信
号が所定のスレツシヨルドレベルに達したときに
ハイレベルを出力してこれを立上り位置とし、一
方該入力信号が該スレツシヨルドレベル以下に下
がつたときハイレベルを中止させてこれを立下り
位置として検出する回路、あるいはこれらの検出
値に一定の補正を加える回路が知られている。し
かしながら、例えば、過飽和信号の入力信号が熱
間圧延時の鋼板幅等の測定における幅信号である
とき、該過飽和信号は鋼板の温度等によつてその
大きさすなわちその立上り傾斜角度及び立下り傾
斜角度が変化する。従つて、同じ位置から立上つ
た過飽和信号であつても、鋼板の温度等の関係か
ら所定のスレツシヨルドレベルでトリガーされる
位置が変化し、これが測定誤差の原因となる問題
があつた。
又、自動的に立上り・立下り傾斜をアナログ的
に補正する回路もあるが、これは応答速度が遅い
という問題があつた。
に補正する回路もあるが、これは応答速度が遅い
という問題があつた。
本発明は従来の入力信号の立上り位置及び立下
り位置の検出回路の上記問題に鑑みなされたもの
であつて、入力信号の大きさにかかわりなくその
立上り位置及び立下り位置を正確かつ迅速に検出
することができる入力信号の立上り位置及び立下
り位置の補正を行う信号補正回路を提供すること
を目的とする。
り位置の検出回路の上記問題に鑑みなされたもの
であつて、入力信号の大きさにかかわりなくその
立上り位置及び立下り位置を正確かつ迅速に検出
することができる入力信号の立上り位置及び立下
り位置の補正を行う信号補正回路を提供すること
を目的とする。
本発明は上記目的を達成するために次の構成上
の特徴を有する。すなわち、本発明は、入力信号
を第１スレツシヨルドレベルVT1で波形整形する
第１スレツシヨルド回路と、上記第１スレツシヨ
ルドレベルVT1よりも高い第２スレツシヨルドレ
ベルVT2で波形整形する第２スレツシヨルド回路
と、上記第１スレツシヨルド回路の出力と上記第
２スレツシヨルド回路の出力との差を出力するゲ
ート回路と、周期T1の第１クロツクパルスを発
生する第１クロツクパルス発生器と、周期T2の
第２クロツクパルスを発生する第２クロツクパル
ス発生器と、上記第１スレツシヨルド回路及び第
２スレツシヨルド回路のいずれか一方の出力と、
第２クロツクパルスとを論理積処理する第２論理
回路と、上記第１論理積回路の出力パルスと上記
第２論理積回路の出力パルスとを加え合せて計数
する加算計数部とを有し上記第１クロツクパルス
の周期T1と上記第２クロツクパルスの周期T2と
の比Ｋを上記第２論理回路が入力するスレツシヨ
ルド回路のスレツシヨルドレベルと、上記２つの
スレツシヨルドレベルの差の比に対応させるよう
に構成される。
の特徴を有する。すなわち、本発明は、入力信号
を第１スレツシヨルドレベルVT1で波形整形する
第１スレツシヨルド回路と、上記第１スレツシヨ
ルドレベルVT1よりも高い第２スレツシヨルドレ
ベルVT2で波形整形する第２スレツシヨルド回路
と、上記第１スレツシヨルド回路の出力と上記第
２スレツシヨルド回路の出力との差を出力するゲ
ート回路と、周期T1の第１クロツクパルスを発
生する第１クロツクパルス発生器と、周期T2の
第２クロツクパルスを発生する第２クロツクパル
ス発生器と、上記第１スレツシヨルド回路及び第
２スレツシヨルド回路のいずれか一方の出力と、
第２クロツクパルスとを論理積処理する第２論理
回路と、上記第１論理積回路の出力パルスと上記
第２論理積回路の出力パルスとを加え合せて計数
する加算計数部とを有し上記第１クロツクパルス
の周期T1と上記第２クロツクパルスの周期T2と
の比Ｋを上記第２論理回路が入力するスレツシヨ
ルド回路のスレツシヨルドレベルと、上記２つの
スレツシヨルドレベルの差の比に対応させるよう
に構成される。
従つて、入力信号の立上り傾斜角度が変化して
も、２つの異なつたスレツシヨルドレベルでトリ
ガーされる間の時間を他の部分と異なつた周期の
クロツクパルスで計測することにより、常に正し
い立上り位置、そして同様の方法によつて立下り
位置を検出することができる。
も、２つの異なつたスレツシヨルドレベルでトリ
ガーされる間の時間を他の部分と異なつた周期の
クロツクパルスで計測することにより、常に正し
い立上り位置、そして同様の方法によつて立下り
位置を検出することができる。
本発明の第１及び第２の実施例は、第１図に示
すように、図面に対する直角方向へ移動する帯状
鋼板１の幅L1を測定するための鋼板幅検出装置
２等に採用されるものである。鋼板幅検出装置２
は測定光軸４を第１図の矢印方向へ揺動させて鋼
板１を走査する。そして、前端部６と後端部８と
を検出し、前端部６から後端部８までの走査時間
内に出力されたクロツクパルスを計数することに
より鋼板１の幅L1を算出するものである。
すように、図面に対する直角方向へ移動する帯状
鋼板１の幅L1を測定するための鋼板幅検出装置
２等に採用されるものである。鋼板幅検出装置２
は測定光軸４を第１図の矢印方向へ揺動させて鋼
板１を走査する。そして、前端部６と後端部８と
を検出し、前端部６から後端部８までの走査時間
内に出力されたクロツクパルスを計数することに
より鋼板１の幅L1を算出するものである。
第１実施例は、先端部のみを検出する例であつ
て、第２図のブロツク図及び第３図の波形図に示
すように、増幅回路１００に入力された入力信号
ａは増幅されて過飽和信号ｂとなり、該飽和信号
ｂは第１スレツシヨルド回路１０２と第２スレツ
シヨルド回路１０４に入力される。第１スレツシ
ヨルド回路１０２は過飽和信号ｂが所定のスレツ
シヨルドレベルVT1に達した時にトリガーして出
力信号ｃを出力する。第２スレツシヨルド回路１
０４は過飽和信号ｂが上記スレツシヨルドレベル
VT1よりも高いレベルのスレツシヨルドレベル
VT2に達した時にトリガーして出力信号ｄを出力
する。
て、第２図のブロツク図及び第３図の波形図に示
すように、増幅回路１００に入力された入力信号
ａは増幅されて過飽和信号ｂとなり、該飽和信号
ｂは第１スレツシヨルド回路１０２と第２スレツ
シヨルド回路１０４に入力される。第１スレツシ
ヨルド回路１０２は過飽和信号ｂが所定のスレツ
シヨルドレベルVT1に達した時にトリガーして出
力信号ｃを出力する。第２スレツシヨルド回路１
０４は過飽和信号ｂが上記スレツシヨルドレベル
VT1よりも高いレベルのスレツシヨルドレベル
VT2に達した時にトリガーして出力信号ｄを出力
する。
第１スレツシヨルド回路１０２の出力信号ｃと
同期信号ｅが入力する第１フリツプフロツプ１０
６は、出力信号ｃの立上りによりセツトされ、同
期信号ｅによりリセツトされるまでホールドされ
る方形波のゲート信号ｆを第３フリツプフロツプ
１１０に出力する。第２スレツシヨルド回路１０
４の出力信号ｄと同期信号ｅが入力する第２フリ
ツプフロツプ１０８は、出力信号ｄの立上りによ
りセツトされ、同期信号ｅによりリセツトされる
までホールドされる方形波のゲート信号ｇを第３
フリツプフロツプ１１０に出力する。
同期信号ｅが入力する第１フリツプフロツプ１０
６は、出力信号ｃの立上りによりセツトされ、同
期信号ｅによりリセツトされるまでホールドされ
る方形波のゲート信号ｆを第３フリツプフロツプ
１１０に出力する。第２スレツシヨルド回路１０
４の出力信号ｄと同期信号ｅが入力する第２フリ
ツプフロツプ１０８は、出力信号ｄの立上りによ
りセツトされ、同期信号ｅによりリセツトされる
までホールドされる方形波のゲート信号ｇを第３
フリツプフロツプ１１０に出力する。
第３フリツプフロツプ１１０はゲート信号ｆの
立上りによりセツトされ、ゲート信号ｇの立上り
によりリセツトされるまで補正ゲート信号ｈを出
力する。第１ゲート１１２には補正ゲート信号ｈ
とクロツク信号ｉが入力させられて、補正パルス
信号ｊを得る。クロツク信号ｉの周期T1につい
ては後述する。第２ゲート１１４にはゲート信号
ｇとクロツク信号ｋが入力させられて出力パルス
信号ｌを得る。クロツク信号ｋの周期T2につい
ては後述する。補正パルス信号ｊと出力パルス信
号ｌはORゲート１１６に入力させられて加算さ
れ、加算された出力パルス信号ｍは計数回路１１
８に出力されて計数される。
立上りによりセツトされ、ゲート信号ｇの立上り
によりリセツトされるまで補正ゲート信号ｈを出
力する。第１ゲート１１２には補正ゲート信号ｈ
とクロツク信号ｉが入力させられて、補正パルス
信号ｊを得る。クロツク信号ｉの周期T1につい
ては後述する。第２ゲート１１４にはゲート信号
ｇとクロツク信号ｋが入力させられて出力パルス
信号ｌを得る。クロツク信号ｋの周期T2につい
ては後述する。補正パルス信号ｊと出力パルス信
号ｌはORゲート１１６に入力させられて加算さ
れ、加算された出力パルス信号ｍは計数回路１１
８に出力されて計数される。
次に、クロツク信号ｉ，ｋの周期T1，T2の関
係について説明する。第４図において、横軸に時
間ｔ、縦軸に電圧Ｖをとり、過飽和信号Ａ，
A′及びスレツシヨルドレベルVT1，VT2が示され
る。過飽和信号Ａ，A′は同一の鋼板の先端部の
検出信号であつて、鋼板の温度差等によつて該過
飽和信号の大きさすなわち立上り傾斜角度の異な
つたものとなるが、それらの推定立上り点Ｏは一
定であり、本発明はこの推定立上り点Ｏを鋼板の
端部等として検出するものである。
係について説明する。第４図において、横軸に時
間ｔ、縦軸に電圧Ｖをとり、過飽和信号Ａ，
A′及びスレツシヨルドレベルVT1，VT2が示され
る。過飽和信号Ａ，A′は同一の鋼板の先端部の
検出信号であつて、鋼板の温度差等によつて該過
飽和信号の大きさすなわち立上り傾斜角度の異な
つたものとなるが、それらの推定立上り点Ｏは一
定であり、本発明はこの推定立上り点Ｏを鋼板の
端部等として検出するものである。
過飽和信号Ａ，A′が推定立上り点Ｏからスレ
ツシヨルドレベルT1に達するまでの時間をt0，
t0′、スレツシヨルドレベルT1からT2に達する時間
をt1，t1′とすると、過飽和信号Ａについては VT2−VT1／t1＝VT2／t0＋t1 t0＋t1＝VT2／VT2−VT1・t1 となる。また、過飽和信号A′については VT2−VT1／t1′＝VT2／t0′＋t1′ t0′＋t1′＝VT2／VT2−VT1・t1′ となる。すなわち、推定立上り点Ｏからスレツシ
ヨルドレベルVT2に達する時間は、その立上り角
度に関係なく、２つのスレツシヨルドレベルだけ
によつて定まる定数〔VT2／（VT2−VT1）〕と、
スレツシヨルドレベルVT1からVT2に達する時間t1
の積として求めることができる。
ツシヨルドレベルT1に達するまでの時間をt0，
t0′、スレツシヨルドレベルT1からT2に達する時間
をt1，t1′とすると、過飽和信号Ａについては VT2−VT1／t1＝VT2／t0＋t1 t0＋t1＝VT2／VT2−VT1・t1 となる。また、過飽和信号A′については VT2−VT1／t1′＝VT2／t0′＋t1′ t0′＋t1′＝VT2／VT2−VT1・t1′ となる。すなわち、推定立上り点Ｏからスレツシ
ヨルドレベルVT2に達する時間は、その立上り角
度に関係なく、２つのスレツシヨルドレベルだけ
によつて定まる定数〔VT2／（VT2−VT1）〕と、
スレツシヨルドレベルVT1からVT2に達する時間t1
の積として求めることができる。
従つて、第２ゲート１１４に入力されるクロツ
ク信号ｋの周期がT2であるとき、第１ゲート１
１２に入力されるクロツク信号ｉの周期T1を T1＝VT2−VT1／VT2T2 とする。そして、補正パルス信号ｊと出力パルス
信号ｌを計数して、この計数値を周期T1のクロ
ツクパルスで計数したものとして、演算処理する
ことにより推定立上り点Ｏを求めることができ
る。上記説明は立上りに関するものであるが、立
下りについても同様に考えることができる。
ク信号ｋの周期がT2であるとき、第１ゲート１
１２に入力されるクロツク信号ｉの周期T1を T1＝VT2−VT1／VT2T2 とする。そして、補正パルス信号ｊと出力パルス
信号ｌを計数して、この計数値を周期T1のクロ
ツクパルスで計数したものとして、演算処理する
ことにより推定立上り点Ｏを求めることができ
る。上記説明は立上りに関するものであるが、立
下りについても同様に考えることができる。
第２実施例は、先端部及び後端部を検出する例
であつて、第５図のブロツク図及び第６図の波形
図に示すように、入力信号ａは増幅回路２００に
入力した増幅されて過飽和信号ｂとなり、該飽和
信号ｂは第１スレツシヨルド回路２０２と第２ス
レツシヨルド回路２０４に入力される。第１スレ
ツシヨルド回路２０２は過飽和信号ｂが所定のス
レツシヨルドレベルVT1に達した時にトリガーし
て出力信号ｅを出力する。第２スレツシヨルド回
路２０４は過飽和信号力ｂが上記スレツシヨルド
レベルVT1よりも高いレベルのスレツシヨルドレ
ベルVT2に達した時にトリガーして出力信号ｄを
出力する。
であつて、第５図のブロツク図及び第６図の波形
図に示すように、入力信号ａは増幅回路２００に
入力した増幅されて過飽和信号ｂとなり、該飽和
信号ｂは第１スレツシヨルド回路２０２と第２ス
レツシヨルド回路２０４に入力される。第１スレ
ツシヨルド回路２０２は過飽和信号ｂが所定のス
レツシヨルドレベルVT1に達した時にトリガーし
て出力信号ｅを出力する。第２スレツシヨルド回
路２０４は過飽和信号力ｂが上記スレツシヨルド
レベルVT1よりも高いレベルのスレツシヨルドレ
ベルVT2に達した時にトリガーして出力信号ｄを
出力する。
出力信号ｃ，ｄはそれぞれ第１フリツプフロツ
プ２０６及び第２フリツプフロツプ２０８に入力
される。第１フリツプフロツプ２０６は出力信号
ｃの立上りでセツトされ、出力信号ｄの立上りで
リセツトされるゲート信号ｅを発生し、一方第２
フリツプフロツプ２０８は出力信号ｃの立下りで
セツトされ、出力信号ｄの立下りでリセツトされ
るゲート信号ｆを発生する。
プ２０６及び第２フリツプフロツプ２０８に入力
される。第１フリツプフロツプ２０６は出力信号
ｃの立上りでセツトされ、出力信号ｄの立上りで
リセツトされるゲート信号ｅを発生し、一方第２
フリツプフロツプ２０８は出力信号ｃの立下りで
セツトされ、出力信号ｄの立下りでリセツトされ
るゲート信号ｆを発生する。
第１アンドゲート２１０にはゲート信号ｅ，ｆ
及びクロツク信号ｇが入力されて補正パルス信号
ｉを出力する。第２アンドゲート２１２は、出力
信号ｃとクロツク信号ｈとが入力されて出力パル
ス信号ｊを出力する。補正パルス信号ｉと出力パ
ルス信号ｊはＯゲート２１４に入力され、ここで
加算された出力パルス信号ｋが計数回路２１６で
計数される。
及びクロツク信号ｇが入力されて補正パルス信号
ｉを出力する。第２アンドゲート２１２は、出力
信号ｃとクロツク信号ｈとが入力されて出力パル
ス信号ｊを出力する。補正パルス信号ｉと出力パ
ルス信号ｊはＯゲート２１４に入力され、ここで
加算された出力パルス信号ｋが計数回路２１６で
計数される。
上記クロツク信号ｇ，ｈの周期は第１実施例と
同様に定められる。また、第２実施例は第１実施
例のように同期信号を発生することなくして、入
力信号の立上り位置及び立下り位置を正確に検出
することができる利点を有する。
同様に定められる。また、第２実施例は第１実施
例のように同期信号を発生することなくして、入
力信号の立上り位置及び立下り位置を正確に検出
することができる利点を有する。
なお、本実施例においては、第２スレツシヨル
ド回路の出力が第２ゲート回路に入力するように
構成するため、第１クロツクパルスの周期T1と
第２クロツクパルスの周期T2との比ＫをVT2／
（VT2−VT1）としている。しかしながら、第１ス
レツシヨルド回路の出力が第２ゲート回路に入力
するように構成した場合には、立上り点Ｏからス
レツシヨルドレベルVT1に達するまでの時間t0と、
スレツシヨルドレベルVT1からVT2に達する時間t1
との関係は、第４図から明らかなようにt0＝
VT1／VT2−VT1t1である。この場合に、第２ゲート回 路の出力に含まれていない期間は、立上り点Ｏか
らスレツシヨルドレベルVT1に達するまでの時間
t0であるから、第１クロツクパルスの周期T1と第
２クロツクパルスの周期T2との比をVT1（VT2−
VT1）とすることによつても本発明の適用が可能
となる。
ド回路の出力が第２ゲート回路に入力するように
構成するため、第１クロツクパルスの周期T1と
第２クロツクパルスの周期T2との比ＫをVT2／
（VT2−VT1）としている。しかしながら、第１ス
レツシヨルド回路の出力が第２ゲート回路に入力
するように構成した場合には、立上り点Ｏからス
レツシヨルドレベルVT1に達するまでの時間t0と、
スレツシヨルドレベルVT1からVT2に達する時間t1
との関係は、第４図から明らかなようにt0＝
VT1／VT2−VT1t1である。この場合に、第２ゲート回 路の出力に含まれていない期間は、立上り点Ｏか
らスレツシヨルドレベルVT1に達するまでの時間
t0であるから、第１クロツクパルスの周期T1と第
２クロツクパルスの周期T2との比をVT1（VT2−
VT1）とすることによつても本発明の適用が可能
となる。
また、第１ゲートの出力パルスと第２ゲートの
出力パルスとの出力時期が重なり合うので、出力
パルスが重なることを防止するため、第７図に示
すように、第１ゲート回路の出力ｊを第１計数回
路３００で計数させ、第２ゲート回路の出力ｉを
第２計数回路３０２で計数させた後、それらの計
数値を加算する加算器３０４を設けることが望ま
しい。
出力パルスとの出力時期が重なり合うので、出力
パルスが重なることを防止するため、第７図に示
すように、第１ゲート回路の出力ｊを第１計数回
路３００で計数させ、第２ゲート回路の出力ｉを
第２計数回路３０２で計数させた後、それらの計
数値を加算する加算器３０４を設けることが望ま
しい。
本発明は以上説明したように構成されるから、
入力信号である過飽和信号をその立上り及び立下
りにおいて異なつた２つのスレツシヨルドレベル
でトリガーして、その間の時間を他の部分と異な
つた周期のクロツクパルスによつて計数すること
により、該過飽和信号に補正が施こされ、正確な
立上り位置及び立下り位置を検出することができ
る効果を有する。
入力信号である過飽和信号をその立上り及び立下
りにおいて異なつた２つのスレツシヨルドレベル
でトリガーして、その間の時間を他の部分と異な
つた周期のクロツクパルスによつて計数すること
により、該過飽和信号に補正が施こされ、正確な
立上り位置及び立下り位置を検出することができ
る効果を有する。
第１図は本発明の実施例を組込む鋼板幅検出装
置の説明図、第２図は本発明の第１実施例のブロ
ツク図、第３図は第１実施例の波形図、第４図は
第１実施例の作動原理説明図、第５図は第２実施
例のブロツク図、第６図は第２実施例の波形図、
第７図は本発明の実施例のブロツク図の部分変形
図である。 １……帯状鋼板、２……鋼板幅検出装置、４…
…測定光軸、１００，２００……増幅回路、１０
２，２０２……第１スレツシヨルド回路、１０
４，２０４……第２スレツシヨルド回路、１０
６，２０６……第１フリツプフロツプ、１０８，
２０８……第２フリツプフロツプ、１１０……第
３フリツプフロツプ、１１６，２１４……ORゲ
ート回路、１１８，２１６……計数回路。
置の説明図、第２図は本発明の第１実施例のブロ
ツク図、第３図は第１実施例の波形図、第４図は
第１実施例の作動原理説明図、第５図は第２実施
例のブロツク図、第６図は第２実施例の波形図、
第７図は本発明の実施例のブロツク図の部分変形
図である。 １……帯状鋼板、２……鋼板幅検出装置、４…
…測定光軸、１００，２００……増幅回路、１０
２，２０２……第１スレツシヨルド回路、１０
４，２０４……第２スレツシヨルド回路、１０
６，２０６……第１フリツプフロツプ、１０８，
２０８……第２フリツプフロツプ、１１０……第
３フリツプフロツプ、１１６，２１４……ORゲ
ート回路、１１８，２１６……計数回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を第１スレツシヨルドレベルVT1で
波形整形する第１スレツシヨルド回路と、 上記スレツシヨルドレベルVT1よりも高い第２
スレツシヨルドレベルVT2で波形整形する第２ス
レツシヨルド回路と、 上記第１スレツシヨルド回路の出力と、第２ス
レツシヨルド回路の出力との差を出力するゲート
回路と、 周期T1の第１クロツクパルスを発生する第１
クロツクパルス発生器と、 周期T2の第２クロツクパルスを発生する第２
クロツクパルス発生器と、 上記ゲート回路の出力と第１クロツクパルスと
を、論理積処理する第１論理回路と、 上記第１スレツシヨルド回路及び上記第２スレ
ツシヨルド回路のいずれか一方の出力と第２クロ
ツクパルスとを論理積処理する第２論理回路と、 上記第１論理積回路の出力パルスと上記第２論
理積回路の出力パルスとを加え合せて計数する加
算計数部とを有し、 上記第１クロツクパルスの周期T1と上記第２
クロツクパルスの周期T2との比Ｋを、上記第２
論理回路が入力するスレツシヨルド回路のスレツ
シヨルドレベルと上記２つのスレツシヨルドレベ
ルとの差の比に対応させたことを特徴とする信号
補正回路。 ２ 特許請求の範囲第１項記載の信号補正回路に
おいて、上記第１クロツクパルスの周期T1と上
記第２クロツクパルスの周期T2との比Ｋを（VT2
−VT1）／VT2の比に対応させたことを特徴とす
る信号補正回路。 ３ 特許請求の範囲第１項記載の信号補正回路に
おいて、上記第１クロツクパルスの周期T1と上
記第２クロツクパルス周期T2との比ＫをVT1／
（VT2−VT1）の比に対応させたことを特徴とする
信号補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072432A JPS60216212A (ja) | 1984-04-11 | 1984-04-11 | 信号補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59072432A JPS60216212A (ja) | 1984-04-11 | 1984-04-11 | 信号補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60216212A JPS60216212A (ja) | 1985-10-29 |
| JPH0450988B2 true JPH0450988B2 (ja) | 1992-08-17 |
Family
ID=13489128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59072432A Granted JPS60216212A (ja) | 1984-04-11 | 1984-04-11 | 信号補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60216212A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014178136A (ja) * | 2013-03-13 | 2014-09-25 | Panasonic Corp | パルス幅測定装置 |
-
1984
- 1984-04-11 JP JP59072432A patent/JPS60216212A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60216212A (ja) | 1985-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2757600B2 (ja) | 時間ａ／ｄ変換回路 | |
| JP2690210B2 (ja) | エレベータの速度検出装置 | |
| JPH0450988B2 (ja) | ||
| JPH0418632B2 (ja) | ||
| JPH0718710B2 (ja) | 信号補正回路 | |
| JPS60127471A (ja) | 信号補正回路 | |
| JP3419033B2 (ja) | パルス幅制御回路及びパルス幅測定回路 | |
| JPH0235955B2 (ja) | ||
| JPH0460468A (ja) | パルス位置計測型計器駆動回路 | |
| JPH054080U (ja) | レーザ測距装置 | |
| SU813216A1 (ru) | Устройство дл контрол концентра-ции углЕРОдА B жидКОМ МЕТАллЕ | |
| JPS5815159A (ja) | デイジタル速度検出方式 | |
| JP2605895B2 (ja) | トリガ信号発生器 | |
| JPH0740037B2 (ja) | 加減速度演算装置 | |
| JPS6364723B2 (ja) | ||
| JPH07209316A (ja) | デジタルａｃサーボ装置 | |
| JPH055514Y2 (ja) | ||
| SU1644049A1 (ru) | Способ измерени длительности импульсов | |
| SU1188665A1 (ru) | Способ измерени пиковой мощности | |
| SU991324A1 (ru) | Устройство дл измерени частоты сигналов | |
| JP2605894B2 (ja) | トリガ信号発生器 | |
| JPH05107338A (ja) | ビデオ諸元測定装置 | |
| SU866727A1 (ru) | Синхронизирующее устройство | |
| SU1071975A1 (ru) | Способ считывани информации с мишени запоминающей электронно-лучевой трубки | |
| JPH0786414B2 (ja) | 位置や速度を検出する装置 |