JPH045105Y2 - - Google Patents
Info
- Publication number
- JPH045105Y2 JPH045105Y2 JP17557087U JP17557087U JPH045105Y2 JP H045105 Y2 JPH045105 Y2 JP H045105Y2 JP 17557087 U JP17557087 U JP 17557087U JP 17557087 U JP17557087 U JP 17557087U JP H045105 Y2 JPH045105 Y2 JP H045105Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- vertical synchronization
- circuit
- oscillation
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000926 separation method Methods 0.000 claims description 23
- 230000010355 oscillation Effects 0.000 claims description 22
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【考案の詳細な説明】
本考案は、回転ヘツド式ビデオテープレコーダ
を利用するPCM再生装置のクロツク発生回路に
関する。
を利用するPCM再生装置のクロツク発生回路に
関する。
ビデオテープレコーダの再生PCM信号を音声
信号に変換するPCM再生装置は、再生PCM信号
処理のため再生情報に同期するクロツクパルスを
必要とする。しかし再生PCM信号は回転ヘツド
の回転変動によつて時間軸変動成分を含むため、
定発振出力をクロツクパルスとして利用すること
ができず、回転変動に応じて発振周波数を変更す
るクロツクパルスが必要となる。そこで従来より
垂直同期周期の変動に応じて発振周波数を変更す
ると共に基準信号となる垂直同期信号のドロツプ
アウトを疑似同期信号にて補う方法が採用されて
いるが、ドロツプアウトはPCM信号多重区間に
も発生し、垂直同期分離出力に混入して発振周波
数を乱すことが確認された。
信号に変換するPCM再生装置は、再生PCM信号
処理のため再生情報に同期するクロツクパルスを
必要とする。しかし再生PCM信号は回転ヘツド
の回転変動によつて時間軸変動成分を含むため、
定発振出力をクロツクパルスとして利用すること
ができず、回転変動に応じて発振周波数を変更す
るクロツクパルスが必要となる。そこで従来より
垂直同期周期の変動に応じて発振周波数を変更す
ると共に基準信号となる垂直同期信号のドロツプ
アウトを疑似同期信号にて補う方法が採用されて
いるが、ドロツプアウトはPCM信号多重区間に
も発生し、垂直同期分離出力に混入して発振周波
数を乱すことが確認された。
そこで、本考案は上述の点に鑑み、垂直同期区
間を含む僅かな区間にのみ垂直同期分離出力の導
出を許容することによりPCM信号多重域に於け
るドロツプアウトに起因する発振出力の乱れを解
消すると共に、従来例同様垂直同期区間に発生す
るドロツプアウトによつても発振出力を乱すこと
のない新規且つ有効なPCM再生装置のクロツク
発生回路を提案せんとするものである。
間を含む僅かな区間にのみ垂直同期分離出力の導
出を許容することによりPCM信号多重域に於け
るドロツプアウトに起因する発振出力の乱れを解
消すると共に、従来例同様垂直同期区間に発生す
るドロツプアウトによつても発振出力を乱すこと
のない新規且つ有効なPCM再生装置のクロツク
発生回路を提案せんとするものである。
以下本考案を図示せる一実施例に従い説明す
る。第１図は本考案の一実施回路ブロツク図であ
り、第２図はその要部波形説明図をそれぞれ顕わ
す。本実施例はまず動作開始時等発振出力の不安
定な第１のモードで、垂直同期分離回路１より導
出され垂直同期区間より約1/3Ｈ（Ｈは水平同期周
期）遅れる垂直同期分離出力V1を基準入力とし、
発振出力ａを第11/8分周回路２と第11/84分周回
路３と1/525分周回路４をそれぞれ介して得られ
る垂直同期周期相当の分周出力V2を比較［−］
入力することにより、発振出力ａの周波数を粗制
御し、動作が安定した第２のモードで垂直同期区
間に発生するドロツプアウトを前記同期分離出力
V1より僅か幅狭な幅狭パルスV3によつて補償し、
残るPCM信号多重期間のドロツプアウトに基づ
くノイズ成分を前記同期分離出力V1より僅か幅
広な幅広パルスV4にて阻止してドロツプアウト
に全く影響されない正規の垂直同意分離出力を基
準入力として発振出力周波数を安定且つ密に制御
するものである。
る。第１図は本考案の一実施回路ブロツク図であ
り、第２図はその要部波形説明図をそれぞれ顕わ
す。本実施例はまず動作開始時等発振出力の不安
定な第１のモードで、垂直同期分離回路１より導
出され垂直同期区間より約1/3Ｈ（Ｈは水平同期周
期）遅れる垂直同期分離出力V1を基準入力とし、
発振出力ａを第11/8分周回路２と第11/84分周回
路３と1/525分周回路４をそれぞれ介して得られ
る垂直同期周期相当の分周出力V2を比較［−］
入力することにより、発振出力ａの周波数を粗制
御し、動作が安定した第２のモードで垂直同期区
間に発生するドロツプアウトを前記同期分離出力
V1より僅か幅狭な幅狭パルスV3によつて補償し、
残るPCM信号多重期間のドロツプアウトに基づ
くノイズ成分を前記同期分離出力V1より僅か幅
広な幅広パルスV4にて阻止してドロツプアウト
に全く影響されない正規の垂直同意分離出力を基
準入力として発振出力周波数を安定且つ密に制御
するものである。
そのためモードの設定は、再生PCM信号の処
理の過程で生ずる誤検出出力ｂの発生頻度をロツ
ク検出回路５にて検出し、第１のモードでローレ
ベル出力を発して正規の垂直同期分離出力を他入
力とする第１アンドA1を常開すると共に、前記
幅狭パルスV3を他入力とする第２アンドゲート
A2と前記幅広パルスV4を他入力とする第３アン
ドゲートA3を何れも常閉する一方、第２のモー
ドで前記第２，第３アンドゲートA2，A3を開放
し、第１オアゲートO1より前記垂直同期分離出
力V1と前記幅狭パルスV3の論理和出力第１アン
ドゲートA1の信号入力すると共に前記幅広パル
スV4を第２オアゲートO2を介して前記第１アン
ドゲートA1の制御入力とすることにより、正規
の垂直同期信号が含まれる僅か幅広の区間にのみ
前記第１アンドゲートA1を開放せしめてノイズ
の混入を阻止している。
理の過程で生ずる誤検出出力ｂの発生頻度をロツ
ク検出回路５にて検出し、第１のモードでローレ
ベル出力を発して正規の垂直同期分離出力を他入
力とする第１アンドA1を常開すると共に、前記
幅狭パルスV3を他入力とする第２アンドゲート
A2と前記幅広パルスV4を他入力とする第３アン
ドゲートA3を何れも常閉する一方、第２のモー
ドで前記第２，第３アンドゲートA2，A3を開放
し、第１オアゲートO1より前記垂直同期分離出
力V1と前記幅狭パルスV3の論理和出力第１アン
ドゲートA1の信号入力すると共に前記幅広パル
スV4を第２オアゲートO2を介して前記第１アン
ドゲートA1の制御入力とすることにより、正規
の垂直同期信号が含まれる僅か幅広の区間にのみ
前記第１アンドゲートA1を開放せしめてノイズ
の混入を阻止している。
以下幅狭パルスV3と幅広パルスV4の形成方法
に付いて説明する。まず、発振出力ａを入力とす
る第21/8分周回路２′を水平周期分離回路６の水
平同期分離出力Ｈにてリセツトして得られるクロ
ツクパルスｃを、更に後段の第21/84分周回路７
にて分周し前記水平同期分離出力に同期し２倍に
する同期分周出力2fHを導出し、続いて該同期分
離出力2fHを計数入力、正規の垂直同期分離出力
の立下りパルス直後のパルス（後述）をリセツト
入力として計数値519で立上り525で立下る計数出
力V5を後段のカウンタ８より導出し、更に続い
て該計数出力V5をＤ入力前記同期分周出力2fHを
Ｔ入力として前記計数出力V5より1/2Ｈ遅れた遅
延出力Q1を後段の第１フリツプフロツプ９より
導出して、前記計数出力V5と遅延出力Q1の論理
積出力を幅狭パルスV3、論理和出力を幅広パル
スV4として導出している。更に前述したカウン
タ８のリセツトに際してはまず前記垂直同期分離
出力V1をＤ入力前記発振出力ａをＴ入力として
前記垂直同期分離出力V1より高々前記発振出力
ａの一周期分遅れる反転遅延出力2を第2Dタイ
プフリツプフロツプ１０より導出し続いて前記垂
直同期分離出力V1と前記反転遅延出力2の後段
のノア回路Ｎに入力して前記垂直同期信号V1の
立下り部で立上りパルス幅を高々50nsecとするノ
ア出力をリセツトパルスｄとして前記カウンタ８
のリセツト入力としている。
に付いて説明する。まず、発振出力ａを入力とす
る第21/8分周回路２′を水平周期分離回路６の水
平同期分離出力Ｈにてリセツトして得られるクロ
ツクパルスｃを、更に後段の第21/84分周回路７
にて分周し前記水平同期分離出力に同期し２倍に
する同期分周出力2fHを導出し、続いて該同期分
離出力2fHを計数入力、正規の垂直同期分離出力
の立下りパルス直後のパルス（後述）をリセツト
入力として計数値519で立上り525で立下る計数出
力V5を後段のカウンタ８より導出し、更に続い
て該計数出力V5をＤ入力前記同期分周出力2fHを
Ｔ入力として前記計数出力V5より1/2Ｈ遅れた遅
延出力Q1を後段の第１フリツプフロツプ９より
導出して、前記計数出力V5と遅延出力Q1の論理
積出力を幅狭パルスV3、論理和出力を幅広パル
スV4として導出している。更に前述したカウン
タ８のリセツトに際してはまず前記垂直同期分離
出力V1をＤ入力前記発振出力ａをＴ入力として
前記垂直同期分離出力V1より高々前記発振出力
ａの一周期分遅れる反転遅延出力2を第2Dタイ
プフリツプフロツプ１０より導出し続いて前記垂
直同期分離出力V1と前記反転遅延出力2の後段
のノア回路Ｎに入力して前記垂直同期信号V1の
立下り部で立上りパルス幅を高々50nsecとするノ
ア出力をリセツトパルスｄとして前記カウンタ８
のリセツト入力としている。
上述せる構成によつて導出される比較信号V2
と基準信号（正規の垂直同期分離出力）は比較回
路１１に於て比較され、比較出力をローパスフイ
ルタ１２を介して制御入力として電圧制御型発振
回路１３に入力し、発振出力ａの周波数コントロ
ールを為している。
と基準信号（正規の垂直同期分離出力）は比較回
路１１に於て比較され、比較出力をローパスフイ
ルタ１２を介して制御入力として電圧制御型発振
回路１３に入力し、発振出力ａの周波数コントロ
ールを為している。
よつて再生PCM装置は、データ処理のためのク
ロツク入力として前述せる電圧制御発振回路の発
振出力を分周して得るため確実なデータ処理が保
証されその効果は大である。
ロツク入力として前述せる電圧制御発振回路の発
振出力を分周して得るため確実なデータ処理が保
証されその効果は大である。
第１図は本考案の一実施回路ブロツク図、第２
図は同要部波形説明図をそれぞれ顕わす。 主な図番の説明、１０……垂直同期分離回路、
２……同期分周回路（1/8分周回路）、V2……比
較出力、V3……幅狭パルス、V4……幅広パルス、
V1……垂直同期分離出力、１１……比較回路、
１３……（電圧制御型）発振回路。
図は同要部波形説明図をそれぞれ顕わす。 主な図番の説明、１０……垂直同期分離回路、
２……同期分周回路（1/8分周回路）、V2……比
較出力、V3……幅狭パルス、V4……幅広パルス、
V1……垂直同期分離出力、１１……比較回路、
１３……（電圧制御型）発振回路。
Claims (1)
- 垂直同期分離出力を導出する垂直同期分離回路
と、発振出力を再生水平同期分離出力に同期して
分周してクロツク出力を発生する同期分周回路と
前記発振出力を分周して垂直同期周期相当の比較
出力を導出する分周回路と、前記クロツク出力若
しくはその分周出力を計数入力として正規の垂直
同期分離出力に含まれる幅狭パルスと該垂直同期
分離出力を含む幅広パルスを形成する手段と、前
記垂直同期分離出力と前記幅狭パルスの論理和に
より垂直同期区間に生じるドロツプアウトとを補
償すると共に前記垂直同期分離出力と幅広パルス
の論理積により垂直同期区間外に生ずるドロツプ
アウトの混入を阻止して正規の垂直同期分離出力
を導出する論理回路と、該正規の垂直同期分離出
力を基準入力として前記比較出力との比較を為す
位相比較回路と、該位相比較出力に基づいて発振
周波数をコントロールする発振回路とを備えて成
るPCM再生装置のクロツク発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17557087U JPH045105Y2 (ja) | 1987-11-17 | 1987-11-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17557087U JPH045105Y2 (ja) | 1987-11-17 | 1987-11-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63105964U JPS63105964U (ja) | 1988-07-08 |
| JPH045105Y2 true JPH045105Y2 (ja) | 1992-02-13 |
Family
ID=31115017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17557087U Expired JPH045105Y2 (ja) | 1987-11-17 | 1987-11-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH045105Y2 (ja) |
-
1987
- 1987-11-17 JP JP17557087U patent/JPH045105Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63105964U (ja) | 1988-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812783A (en) | Phase locked loop circuit with quickly recoverable stability | |
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| US4772950A (en) | Method and apparatus for sampling and processing a video signal | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| JPH0523557B2 (ja) | ||
| JPH045105Y2 (ja) | ||
| JPS5989038A (ja) | フエ−ズ・ロツクド・ル−プ回路 | |
| US4922118A (en) | Apparatus for increasing number of scanning lines | |
| US4868686A (en) | Method and system for recording asynchronous biphase encoded data on a video tape recorder and for recovering the encoded recorded data | |
| US4351000A (en) | Clock generator in PCM signal reproducing apparatus | |
| JPS6120711Y2 (ja) | ||
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JP2541124B2 (ja) | オ―ディオサンプリングクロック発生装置 | |
| JPS6245336Y2 (ja) | ||
| JPS63111724A (ja) | クロツク再生位相同期回路 | |
| JPH053463A (ja) | スタツフ多重通信受信回路 | |
| JP2570722B2 (ja) | ビデオ信号測定装置 | |
| JPS6336510Y2 (ja) | ||
| JPH0247653Y2 (ja) | ||
| JPH0632468B2 (ja) | 同期回路 | |
| JPH0211048B2 (ja) | ||
| JPH01155571A (ja) | クロック発生回路 | |
| JP3398393B2 (ja) | Ｐｌｌ回路および信号処理装置 | |
| JPS6339988B2 (ja) | ||
| JPS583433B2 (ja) | テレビジヨンシンゴウサイセイホウシキ |