JPH0451546A - Ｉｃパツケージ - Google Patents
ＩｃパツケージInfo
- Publication number
- JPH0451546A JPH0451546A JP2160616A JP16061690A JPH0451546A JP H0451546 A JPH0451546 A JP H0451546A JP 2160616 A JP2160616 A JP 2160616A JP 16061690 A JP16061690 A JP 16061690A JP H0451546 A JPH0451546 A JP H0451546A
- Authority
- JP
- Japan
- Prior art keywords
- package
- hue
- temperature
- phenomenon
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣパッケージに関する。
第３図は従来のＩＣパッケージを示す斜視図、８４図に
ＩＣパッケージの断面図である。図において、（１）は
ＩＣチップ、（２）にピン、（３）はＩＣチップ（１）
とピン（２） 、 （２１とを接続した接続線、（４）
はＩＣパッケージ、（５）はＩＣパッケージ（４）の所
定の面に設けられた標識で、例えば製造元を示す社章や
形式記号などが、所定のインクで押印されている。
ＩＣパッケージの断面図である。図において、（１）は
ＩＣチップ、（２）にピン、（３）はＩＣチップ（１）
とピン（２） 、 （２１とを接続した接続線、（４）
はＩＣパッケージ、（５）はＩＣパッケージ（４）の所
定の面に設けられた標識で、例えば製造元を示す社章や
形式記号などが、所定のインクで押印されている。
このように構成されたＩＣパッケージ（４）は、ＩＣチ
ップ（１）を熱、水分、はこり等の外的環境から保護し
、電子部品として使いやすくするために設けられている
Ｑしかし、現状で用いられているＩＣパッケージでは、
外的環境からの保護と使いやすぐする目的のため、外観
からＩＣの温度ｔ−１！測することができない。
ップ（１）を熱、水分、はこり等の外的環境から保護し
、電子部品として使いやすくするために設けられている
Ｑしかし、現状で用いられているＩＣパッケージでは、
外的環境からの保護と使いやすぐする目的のため、外観
からＩＣの温度ｔ−１！測することができない。
次に動作について説明する。ここでは、Ｃ−ＭＯＳ（ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ−
ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＩＣを例として第５図に
よって説明する。
ｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ−
ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＩＣを例として第５図に
よって説明する。
第５図は寄生バイボーヲトランジスタを考慮し九〇−Ｍ
ＯＳインバータの断面図である。この第５図は、ニー基
板を用いたｐ−ウニ／Ｌ’構造を持つＣ−ＭＯ８ＩＣの
例である。図中のトランジスタＱ１゜Ｑ２及び抵抗Ｒ１
、Ｒ２は、前記Ｃ−ＭＯＳインバータに寄生してできた
トランジスタ及び抵抗を示している。
ＯＳインバータの断面図である。この第５図は、ニー基
板を用いたｐ−ウニ／Ｌ’構造を持つＣ−ＭＯ８ＩＣの
例である。図中のトランジスタＱ１゜Ｑ２及び抵抗Ｒ１
、Ｒ２は、前記Ｃ−ＭＯＳインバータに寄生してできた
トランジスタ及び抵抗を示している。
第６図は第５図で示したパイボーフ型のトランジスタの
等価回路であシ、ｐｎｐｎＩｊｌｔ造のサイリスタと同
一回路になっている。
等価回路であシ、ｐｎｐｎＩｊｌｔ造のサイリスタと同
一回路になっている。
第７図は第６図の等価回路におけるｖｃｃ ＶＳ１１
間の電圧、電流特性である。第７図において、ｖＰ ｒ
ｙ／、は寄生サイリスタの耐圧、ｖＯは天使用電圧、ｖ
Ｍは寄生サイリスタの保持電圧、工Ｈｒｉ寄生サイリス
タの保持電流、ＲＬは寄生サイリスタの負荷抵抗を示し
ている。
間の電圧、電流特性である。第７図において、ｖＰ ｒ
ｙ／、は寄生サイリスタの耐圧、ｖＯは天使用電圧、ｖ
Ｍは寄生サイリスタの保持電圧、工Ｈｒｉ寄生サイリス
タの保持電流、ＲＬは寄生サイリスタの負荷抵抗を示し
ている。
サイリスタの特性として、高、低インピーダンスの二つ
の安定状態が存在する。高インピーダンス状態では、前
記サイリスタの耐圧Ｖ、は天使用電源電圧ｖ０より高く
、Ｃ−１０８回路が正常に動作している。しかし、外来
サージなどにより、サイリスタがトリガされ、耐圧がｖ
／Ｐで示される特性に変化すれば、電源電圧を支えるこ
とができなくなり、低インピーダンスの安定状態へ移行
し、ＶＣＣ−Ｖｓｓ間に大きな電流が流れる。前記電流
は、電源電圧が保持電圧ＶＩｌ（または、電源電流が保
持電流Ｘｘ）以下になるまで流れ続ける０ ＩＣｆ：使用している際外来サージ等によシ、寄生サイ
リスタがトリガされ過大な電流が流れることがある。（
以下この現象をラッチアップ現象とする。）前記フッチ
アツブ現象による過大な電流は、熱発生による前記ＩＣ
の温度上昇、及び前記ＩＣの動作不良や破壊を引き起こ
す。しかし、前記ＩＣパッケージでは、外的環境からの
保護、使いやすさを目的としておシ、温度を表示もしく
は変化を示すことにない。このため、前記ＩＣの外観だ
けで温度を観測または推定できないため、ラッチアップ
現象の発生を外観だけからでは判断できず、ＩＣの破壊
等が起こるという問題点があった。
の安定状態が存在する。高インピーダンス状態では、前
記サイリスタの耐圧Ｖ、は天使用電源電圧ｖ０より高く
、Ｃ−１０８回路が正常に動作している。しかし、外来
サージなどにより、サイリスタがトリガされ、耐圧がｖ
／Ｐで示される特性に変化すれば、電源電圧を支えるこ
とができなくなり、低インピーダンスの安定状態へ移行
し、ＶＣＣ−Ｖｓｓ間に大きな電流が流れる。前記電流
は、電源電圧が保持電圧ＶＩｌ（または、電源電流が保
持電流Ｘｘ）以下になるまで流れ続ける０ ＩＣｆ：使用している際外来サージ等によシ、寄生サイ
リスタがトリガされ過大な電流が流れることがある。（
以下この現象をラッチアップ現象とする。）前記フッチ
アツブ現象による過大な電流は、熱発生による前記ＩＣ
の温度上昇、及び前記ＩＣの動作不良や破壊を引き起こ
す。しかし、前記ＩＣパッケージでは、外的環境からの
保護、使いやすさを目的としておシ、温度を表示もしく
は変化を示すことにない。このため、前記ＩＣの外観だ
けで温度を観測または推定できないため、ラッチアップ
現象の発生を外観だけからでは判断できず、ＩＣの破壊
等が起こるという問題点があった。
従来のＩＣパッケージは以上のように構成されているの
で、Ｃ−ＭＯＳ ＩＣ’ｉ電子部品として使用している
際、外来サージによシフツチアップ現象が発生すること
がある。フッチアツブ現象により、過大な電流が流れ、
前記ＩＣの温度上昇、及びＩＣｏ動作不良や破壊を引き
起こす０ 本発明は上記のような問題点を解消するためになされた
もので、ＴＣの温度上昇を外観上で判断できるようにす
ることを目的とする０ 〔課題を解決するための手段〕 本発明に係るＩＣパッケージは、ＩＣの温度上昇により
、色の変化する性質をもった塗料やフィルムからなる温
度検品部材をパッケージ表面の一部もしくは全面に設け
るようにしたものである。
で、Ｃ−ＭＯＳ ＩＣ’ｉ電子部品として使用している
際、外来サージによシフツチアップ現象が発生すること
がある。フッチアツブ現象により、過大な電流が流れ、
前記ＩＣの温度上昇、及びＩＣｏ動作不良や破壊を引き
起こす０ 本発明は上記のような問題点を解消するためになされた
もので、ＴＣの温度上昇を外観上で判断できるようにす
ることを目的とする０ 〔課題を解決するための手段〕 本発明に係るＩＣパッケージは、ＩＣの温度上昇により
、色の変化する性質をもった塗料やフィルムからなる温
度検品部材をパッケージ表面の一部もしくは全面に設け
るようにしたものである。
本発明によるＩＣパッケージは、フッチアツブ現象の発
生による湿度上昇によって温度検出部材が呈色費化する
。
生による湿度上昇によって温度検出部材が呈色費化する
。
以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例によるＩＣパッケージを示すも
ので、温度変化により色の変化を示す性質をもった塗料
をＩＣパッケージ表面の一部に塗布したものである。図
において、（４）はＩＣパッケージ、（５）は所定の塗
料（６）で押印された標識である。前記塗料（６）は押
印時には所定の色相を呈し、フッチアツブ現象の発生に
よるＩＣの湿度上昇によシ、色相が所定の色相と異なる
色相に変化するものが使用されている。
図はこの発明の一実施例によるＩＣパッケージを示すも
ので、温度変化により色の変化を示す性質をもった塗料
をＩＣパッケージ表面の一部に塗布したものである。図
において、（４）はＩＣパッケージ、（５）は所定の塗
料（６）で押印された標識である。前記塗料（６）は押
印時には所定の色相を呈し、フッチアツブ現象の発生に
よるＩＣの湿度上昇によシ、色相が所定の色相と異なる
色相に変化するものが使用されている。
次に動作について説明する。考案のＩＣパッケージ（４
）は、ラッチアップ現象が発生していないときの表示（
６）は所定の色相を呈し、ラッチアップ現象が発生する
と、表示（６）ハ異なる色相に変化する０この色相の変
化により、フッチアツブ現象の発生を前記ＩＣの外観か
ら知ることができる０以上のことは、ＩＣの動作不良や
破壊の原因であるラッチアップ現象の発生をＩＣの外観
で判断できることになる０ 第２図はこの発明の他の実施例によるＩＣ／＜ツケージ
を示すもので、温度変化により色の変化を示す性質をも
ったフィルムをＩＣパッケージ表面の一部に貼付けたも
のである０図において、（６）は温度が変化すると色相
が変化するフィルムからなる温度検出部材である。前記
フィルムは、通常は所定の色相を呈し、フッチアツブ現
象の発生によるＩＣの温度上昇により、所定の色相と異
なる色相に変化する０この色相の変化によシ、ラッチア
ップ現象の発生を前記ＩＣの外観から知ることができる
。以上のことは、ＩＣＯ動作不良や破壊の原因であるラ
ッチアップ現象の発生をＩＣの外観で判断できることに
なる。
）は、ラッチアップ現象が発生していないときの表示（
６）は所定の色相を呈し、ラッチアップ現象が発生する
と、表示（６）ハ異なる色相に変化する０この色相の変
化により、フッチアツブ現象の発生を前記ＩＣの外観か
ら知ることができる０以上のことは、ＩＣの動作不良や
破壊の原因であるラッチアップ現象の発生をＩＣの外観
で判断できることになる０ 第２図はこの発明の他の実施例によるＩＣ／＜ツケージ
を示すもので、温度変化により色の変化を示す性質をも
ったフィルムをＩＣパッケージ表面の一部に貼付けたも
のである０図において、（６）は温度が変化すると色相
が変化するフィルムからなる温度検出部材である。前記
フィルムは、通常は所定の色相を呈し、フッチアツブ現
象の発生によるＩＣの温度上昇により、所定の色相と異
なる色相に変化する０この色相の変化によシ、ラッチア
ップ現象の発生を前記ＩＣの外観から知ることができる
。以上のことは、ＩＣＯ動作不良や破壊の原因であるラ
ッチアップ現象の発生をＩＣの外観で判断できることに
なる。
なお、上記実施例においてはＩＣパッケージの表面の一
部に温度検出部材を設けた場合について説明したが、Ｉ
Ｃパッケージ表面の全面に温度検出部材を設けてもよい
。
部に温度検出部材を設けた場合について説明したが、Ｉ
Ｃパッケージ表面の全面に温度検出部材を設けてもよい
。
さらに、ここではＩＣパッケージの例としてＤ工Ｐを図
に用いたが、他の極類のＩＣパッケージであってもよい
。
に用いたが、他の極類のＩＣパッケージであってもよい
。
以上のようにこの発明によれば、ラッチアップ現象の発
生によって温度検出部材が呈色変化をするので、ＩＣの
外観からラッチアップ現象の発生を判断できる効果があ
る。また、ＩＣの温度を外観で観測できるので、ＩＣの
８度が上昇しているのに気付かず融れ火傷をするという
不注意を防ぐ効果もある。さらに、電子部品の一つとし
て組込まれ動作を確認している際でも、測定機器に接続
することなしにラッチアップ現象の発生を知ることがで
きるという効果もある。
生によって温度検出部材が呈色変化をするので、ＩＣの
外観からラッチアップ現象の発生を判断できる効果があ
る。また、ＩＣの温度を外観で観測できるので、ＩＣの
８度が上昇しているのに気付かず融れ火傷をするという
不注意を防ぐ効果もある。さらに、電子部品の一つとし
て組込まれ動作を確認している際でも、測定機器に接続
することなしにラッチアップ現象の発生を知ることがで
きるという効果もある。
第１図はこの発明の一実施例によるＩＣパッケージの斜
視図、第２図はこの発明の他の実施例によるＩＣパッケ
ージの斜視図、第３図〜第７図は従来のＩＣパッケージ
を説明する図で、第３図は従来のＩＣパッケージの斜視
図、第４図はＩＣの構造を説明する断面図、第５図は寄
生バイポーフトランジスタを考慮したＣ−ＭＯＳインバ
ータの断面図、第６図は第３図のバイボーフ型のトフン
ジヌタの等価回路、第７図は第６図の等価回路における
ｖｃｃ ｖｓｓ間の電圧、電流特性図である。 図において、（４）ｒｉＩＣパッケージ、（６）は温度
検６部材である。 なお、各同一符号は同一、または相当部分を示す。 代地人大岩増雄 第１図 第３図 第２図 第４図 第５図 第６図 に 寄主す１す又りｎ負荷重（４ガ。
視図、第２図はこの発明の他の実施例によるＩＣパッケ
ージの斜視図、第３図〜第７図は従来のＩＣパッケージ
を説明する図で、第３図は従来のＩＣパッケージの斜視
図、第４図はＩＣの構造を説明する断面図、第５図は寄
生バイポーフトランジスタを考慮したＣ−ＭＯＳインバ
ータの断面図、第６図は第３図のバイボーフ型のトフン
ジヌタの等価回路、第７図は第６図の等価回路における
ｖｃｃ ｖｓｓ間の電圧、電流特性図である。 図において、（４）ｒｉＩＣパッケージ、（６）は温度
検６部材である。 なお、各同一符号は同一、または相当部分を示す。 代地人大岩増雄 第１図 第３図 第２図 第４図 第５図 第６図 に 寄主す１す又りｎ負荷重（４ガ。
Claims (1)
- ＩＣが封入されたＩＣパッケージにおいて、ＩＣパッ
ケージ表面の一部もしくは全面に上記ＩＣの温度上昇に
よる温度変化で色相が所定の色相から所定の色相と異な
る色相に変化する温度検出部材を設けたことを特徴とし
たＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160616A JPH0451546A (ja) | 1990-06-19 | 1990-06-19 | Ｉｃパツケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2160616A JPH0451546A (ja) | 1990-06-19 | 1990-06-19 | Ｉｃパツケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0451546A true JPH0451546A (ja) | 1992-02-20 |
Family
ID=15718786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2160616A Pending JPH0451546A (ja) | 1990-06-19 | 1990-06-19 | Ｉｃパツケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0451546A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9665397B2 (en) | 2001-03-22 | 2017-05-30 | Cornami, Inc. | Hardware task manager |
-
1990
- 1990-06-19 JP JP2160616A patent/JPH0451546A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9665397B2 (en) | 2001-03-22 | 2017-05-30 | Cornami, Inc. | Hardware task manager |
| US10185502B2 (en) | 2002-06-25 | 2019-01-22 | Cornami, Inc. | Control node for multi-core system |
| US10817184B2 (en) | 2002-06-25 | 2020-10-27 | Cornami, Inc. | Control node for multi-core system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3338632B2 (ja) | 温度検出回路 | |
| JPH07248342A (ja) | 過電流検出回路 | |
| US5498971A (en) | Method and control circuit for measuring the temperature of an integrated circuit | |
| JPS6350053A (ja) | 温度検知装置 | |
| US5969927A (en) | Integrated overload protective device | |
| EP0874401A3 (en) | Semiconductor device having a protective wiring layer | |
| JPH0451546A (ja) | Ｉｃパツケージ | |
| US3182201A (en) | Apparatus for detecting localized high temperatures in electronic components | |
| JPH01302849A (ja) | 半導体集積回路装置 | |
| KR910003804A (ko) | 전력 ic의 과열검출회로 및 그의 구조 | |
| US20050046278A1 (en) | Over-dwell protection circuit for an automotive ignition control system | |
| JPH0476943A (ja) | 半導体素子 | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| US20230369850A1 (en) | Protection unit, adc module and system | |
| JPH02299260A (ja) | 半導体集積回路 | |
| JPS59143368A (ja) | 半導体装置 | |
| JPH0459398A (ja) | Ｉｃカード | |
| JP3486892B2 (ja) | 測温抵抗体入力の過大電圧入力保護回路 | |
| JPH01114060A (ja) | 集積回路装置 | |
| JPH0427173Y2 (ja) | ||
| JPS6365894B2 (ja) | ||
| Wong | Data Sheet Intricacies–Absolute Maximum Ratings and Thermal Resistances | |
| JPS5853730A (ja) | 熱検知回路 | |
| JPH0228363A (ja) | 半導体集積回路 | |
| Doumergue et al. | Using NTC temperature sensors integrated into power modules |