JPH0451788B2 - - Google Patents

Info

Publication number
JPH0451788B2
JPH0451788B2 JP57097501A JP9750182A JPH0451788B2 JP H0451788 B2 JPH0451788 B2 JP H0451788B2 JP 57097501 A JP57097501 A JP 57097501A JP 9750182 A JP9750182 A JP 9750182A JP H0451788 B2 JPH0451788 B2 JP H0451788B2
Authority
JP
Japan
Prior art keywords
computer
signal
slave
slave computer
sending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57097501A
Other languages
English (en)
Other versions
JPS582761A (ja
Inventor
Osukaa Ueirubatsukaa Toomasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bendix Corp
Original Assignee
Bendix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bendix Corp filed Critical Bendix Corp
Publication of JPS582761A publication Critical patent/JPS582761A/ja
Publication of JPH0451788B2 publication Critical patent/JPH0451788B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

【発明の詳細な説明】 本発明は、ユニツトをテスト装置によりテスト
する方法に関する。
コンピユータを互いに連絡するように共通バス
で接続することは知られている。このような装置
は、各コンピユータの動作が干渉しないように情
報を転送するためのインターフエイス回路を有し
ている。またテスト装置を作動しテスト装置の測
定信号を読出すのにコンピユータを用い、ユニツ
トに対して一連のテストを行なうことも知られて
いる。後者のタイプのコンピユータに関する問題
点は、一般にはこのコンピユータは、離れた所に
あるトラブルシユートを行なう工場用装置である
ので、必要に応じて簡単に再プログラミングした
りまたはデバツクできるフルレンジの周辺装置
は、このコンピユータには設置することができな
いということである。一方で、このような工場レ
ベルの装置でも、広範囲にプログラム及びデバツ
クできることが必要である。そこで、従来から
も、多くのビツトスイツチを作動することにより
またラインプリンタまたは同様のプリント装置の
レスポンスを観察することによりこれらを行なつ
てきたが、こうした再プログラミングは時間がか
かる。
コンピユータをインターフエイスする場合に重
要なことは、優先順位と、インストラクシヨンを
処理する方法とを決定し、また種々のサブルーチ
ンを開始する順序及び方法をも決定することであ
る。一つのコンピユータから発生された命令が、
他のコンピユータの矛盾する要求と衝突しないよ
うに注意しなければならない。
本発明の主たる目的はコンピユータを用いてユ
ニツトをテストすることである。従来から、その
こと自体すなわち、コンピユータで試験装置を動
作させ、その測定値をコンピユータで試験装置を
動作させ、その測定値をコンピユータに送つてユ
ニツトの一連のテスト又は診断を行うことが行わ
れてきた。しかしながら、従来のその目的で使用
されらコンピユータは前述のように簡単で効果的
な計測のために要求されるフルレンジの周辺装置
が設置することができなかつたということであ
る。そのため、本発明はマスターコンピユータを
用い直接周辺機器に接続するコンピユータ（スレ
ーブコンピユータ）との間に中間コンピユータを
連結して簡単で効果的に命令やデータをやり取り
する方法を提供することを目的とするものであ
る。
本発明は、マスタコンピユータ、中間コンピユ
ータ、及びスレーブコンピユータとともに、テス
ト装置によりユニツトをテストする方法に関す
る。スレーブコンピユータは、測定信号を検出す
るテスト装置に接続している。この方法は、マス
タコンピユータから中間コンピユータへ複数のイ
ンストラクシヨン信号の一つを送出する過程と、
上記インストラクシヨン信号の一つを中間コンピ
ユータが受信した後、スレーブコンピユータが停
止していないと中間コンピユータが停止信号を上
記スレーブコンピユータに送る過程と、スレーブ
コンピユータが停止した後、上記インストラクシ
ヨン信号中の最新に受信した信号に対応する命令
の一つを上記中間コンピユータから上記スレーブ
コンピユータへ伝達する過程とを有している。ま
た、本発明の方法は、マスタコンピユータから中
間コンピユータへGO信号を送り、かつ測定を開
始しかつテスト装置からの測定信号を検出する要
求を表わすラン信号を中間コンピユータからスレ
ーブコンピユータへ送る過程をさらに有してい
る。
上記技術を用いることにより中間コンピユータ
はマスタコンピユータとスレーブコンピユータ間
の連絡装置として働くことができる。中間コンピ
ユータは、先ず、マスタコンピユータからのイン
ストラクシヨンを受信しかつそれらをスレーブコ
ンピユータへ送り、その動作を制御する。しか
し、動作命令をスレーブコンピユータへ送る前
に、中間コンピユータは、最初、スレーブコンピ
ユータを停止するように働く。これは、重要な情
報が失なわれるかもしれないサイクルの重要な位
相中でスレーブコンピユータが割込まれないこと
を確実にするものである。
本実施例では、中間コンピユータは、スレーブ
コンピユータが停止した後、種々の形式の命令を
処理することができる。中間コンピユータは、特
定のメモリ場所すなわち特定のレジスタに情報を
戻すようにスレーブコンピユータに命令すること
ができる。この情報を受信した中間コンピユータ
は、この情報をデイスプレイするようマスタコン
ピユータに戻すことができる。また、中間コンピ
ユータは、特定の場所のメモリの内容を変更する
ようスレーブコンピユータに要求することができ
る。さらに、本実施例では、中間コンピユータ
は、制御のもとで特定の装置を作動しかつこれに
より得た測定信号を中間コンピユータに戻し、マ
スタコンピユータへ最終的に再び伝達する。その
上、中間コンピユータは、特定のステツプに到達
するまで一連のプログラミングステツプを実行す
るようまたは１つの信号プログラミングステツプ
を実行するようスレーブコンピユータに命令する
ことができる。前者は、スレーブコンピユータが
実行するプログラムを、トラベルシユートする場
合の助けとなる。
好ましくは、中間コンピユータは、マスタコン
ピユータとスレーブコンピユータとの間で命令や
他のデータを主に伝達するマイクロコンピユータ
である。本実施例では、スレーブコンピユータ
は、１つまたは複数のスレーブコンピユータを制
御することのできるマスタコンピユータからかな
り離れた所に配置することができる。
以下、添付の図面に基づいて、本発明の方法に
ついて説明する。
第１図において、中間コンピユータを含むリン
ク１０は、複数のライン２６によりマスタコンピ
ユータMCに接続している。コンピユータMCは、
図示のように、データメモリや中央処理装置
（CPU）や入力／出力ポート（Ｉ／Ｏ）を含む汎
用コンピユータである。このマスタコンピユータ
MCは、デイスプレイ装置、本実施例では陰極線
管１２に接続している。
リンク１０は、マスタコンピユータMCとスレ
ーブコンピユータSL間でデータを交換する。ス
レーブコンピユータSLはリンク１０からなり離
れた位置にあるので、複数のラインからなる比較
的長いケーブル４０によりリンク１０とバツフア
１４とが接続されている。バツフア１４は、ケー
ブル４０により減衰された信号レベルを回復する
送受信装置を用いている。バツフア１４は、複数
のライン４１を介してスレーブコンピユータSL
に直結し、その信号はケーブル４０の情報に相当
している。スレーブコンピユータSLは、複数の
メモリセルを有するスレーブメモリと中央処理装
置（CPU）と入力／出力ポート（Ｉ／Ｏ）を含
んでいる。このスレーブコンピユータSLは、入
力／出力ポートとライン２３とを介して複数の周
辺装置に接続している。スレーブコンピユータに
接続している４つの周辺装置は、通常のラインプ
リンタ１６と、パンチテープリーダ１８と磁気テ
ープメモリ１５とコンピユータデイスプレイ１７
である。また、スレーブコンピユータSLは、複
数の手動スイツチ２０として示されている手動プ
ログラム装置に接続している。各スイツチには各
関連ビツトが対応している。スイツチ２０は、ス
レーブコンピユータSLのプログラミングプログ
ラム、再プログラミングプログラム、またはデバ
ツグプログラムを制御するため、データワードを
スレーブコンピユータSLに伝達するのに使用す
ることができる。さらに、スレーブコンピユータ
SLには、ライン２３を介して測定機器及び励振
機器から成る測定装置２２が接続している。これ
ら測定装置２２は、電圧計、周波数計数器、電流
計等を含んでいる。これら測定装置２２は、スレ
ーブコンピユータSLによりライン２３を介して
伝達された信号により作動され、装置２２は測定
された動作パラメータをライン２３に戻す。装置
２２は、相互接続ライン２５として示されている
テスト端子を介してテストユニツト２４に接続し
ている。装置２２は、種々のタイプの電流源と電
圧源を含み、ライン２５のコネクタピンすなわち
プローブにより励振信号を出力しユニツト２４の
性能をテストする。
第２図は、第１図におけるリンク１０の詳細な
ブロツク図である。制御ライン２６Ａと情報ライ
ン２６Ｂ，２６Ｃとから成るライン２６は、マス
タインターフエイス装置２８に接続している。イ
ンターフエイス装置２８は、ライン２６が第２図
の回路と適合するよう、レジスタ、フリツプフロ
ツプ、または他の順次または組合せ論理回路を用
いている。簡単でしかも高い適合性を持つ、実施
例としては、インターフエイス装置２８は一組の
直接配線された接続装置であつてよい。インター
フエイス装置２８は、一組の相互通信ライン
LA／Ｂと一組の中間ライン３４と一組のアドレ
スラインADとに接続している。ラインLA／Ｂ
は、普通のデータを伝送し、一方、ライン３４は
ホールド及び割込み信号等の制御信号を伝送す
る。
プロセツサ３０として示されている中間コンピ
ユータは、データラインLA／Ｂとアドレスライ
ンAD間に接続し、データの交換を行なう。本実
施例では、プロセツサ３０は普通のマイクロプロ
セツサで、その構造や動作はよく知られているの
で、ここで詳細な説明は省略する。プロセツサ３
０は、ランダムアクセス及び読出し専用メモリ群
３２として示されているメモリを含み、このメモ
リは、データラインLA／Ｂに接続してデータを
交換し、またアドレスラインADに接続しこのラ
インからのアドレスを受信する。このように配置
された装置３０，３２は、中間マイクロプロセツ
サとして働く。マイクロコンピユータ３０は、中
間ライン３４と、スレーブインターフエイス装置
３８に接続したコマンドライン３６とに接続して
いる。インターフエイス装置３８は、インターフ
エイス装置２８と同様に、種々のシフトレジス
タ、フリツプフロツプ、または他の順序または組
合せ論理回路を用いて、ラインLA／Ｂ，３６，
LEXO−１５をライン４０と適合させる。インタ
ーフエイス装置３８は、データラインLEXO−１
５に接続し、このラインを介してデータをインタ
ーフエイス装置２８に伝達する。インターフエイ
ス装置３８からのライン４０は、スレーブコンピ
ユータSL（第１図）の一組の情報ラインCA１−
１５，CX１−２１とから成る。ライン４０は、
スレーブコンピユータと接続した一組の制御ライ
ン４２を含んでいる。
第２図の装置は、ライン２６を介して伝達され
るマスタコンピユータからのデータ及びインスト
ラクシヨンをマイクロプロセツサ３０が、インタ
ーフエイス装置３８とライン４０とを介して受信
し、翻訳し、リレーして、通常の方法でスレーブ
コンピユータを制御するよう、所定のインストラ
クシヨンをメモリ３２に記憶することによりプロ
グラムされる。
第１図及び第２図に示した装置の原理を理解す
るのを助けるため、これらの動作について簡単に
説明する。ユニツト２４は、先ずライン２５を介
して測定及び励振装置２２に接続している。開始
前に、要求に応じて、プログラミングインストラ
クシヨンを、テープリーダー１８を作動すること
によりまた手動スイツチ２０を作動することによ
りスレーブコンピユータSLに送り、各プログラ
ミングワードを伝達することができる。このモー
ドにおいて、スレーブコンピユータSLはライン
プリンタ１６またはデイスプレイ装置１７を介し
て、肯定応答、問合せ、及びエラー信号を伝達す
ることができる。しかし、マスタコンピユータ
MCがリンク１０とバツフア１４を介してプログ
ラミング情報を伝達すれば、より簡単である。
本実施例では、マスタコンピユータMCが、陰
極線管１２等の多くの装置を用いた大規模な汎用
コンピユータであるので、マスタコンピユータ
MCからのプログラミングインストラクシヨンを
送出することにより初期のプログラミング及びデ
バツクをさらに簡単にかつ敏速に行なうことがで
きる。陰極線管１２に接続したキーボードはイン
ストラクシヨンを組合せるのに使用でき、一方ビ
デオスクリーンはプログラミングエラーとともに
プログラムをデイスプレイする。マスタコンピユ
ータMCは、このプログラムをライン２６を介し
てインターフエイス装置２８（第２図）へ伝達す
る。次に、マイクロプロセツサ３０は、ライン
LA／Ｂに沿つてメモリ３２へこのプログラムを
送るため、対応する制御信号をライン３４へ及び
アドレス信号をラインADへ送る。続いて、この
プログラムはラインLA／Ｂによりインターフエ
イス装置３８を介してラインCX１−２１へ再び
伝達され、スレーブコンピユータSL（第１図）を
プログラムする。
中間コンピユータ３０が、マスタコンピユータ
MCとスレーブコンピユータSL間の通信を操作す
る方法は、第３図のフローチヤートに示すとおり
である。このフローチヤートは、中間コンピユー
タ３０（第１図及び第２図）で実行される動作を
示している。ステツプ50から開始されるプログラ
ムは、中間コンピユータ３０がマスタコンピユー
タMCからのインストラクシヨンを待つステツプ
52に進む。次に信号が受信されると、中間コンピ
ユータ３０は最新に受信した信号がマスタコンピ
ユータMCからのインストラクシヨンかどうかを
決定する条件付きステツプ54に進む。これがNO
の場合、プログマムは前のステツプ52に戻る。し
かし最新の信号がマスタコンピユータからのイン
ストラクシヨンであつた場合、中間コンピユータ
３０は、スレーブコンピユータSLが停止されて
いるかどうかを問合わせる条件付きステツプ56に
進む。スレーブコンピユータが停止されていない
場合、ステツプ58に進み、停止インストラクシヨ
ンがスレーブコンピユータへ送られる。（そうで
ない場合にはこのステツプは飛び越される。）こ
の時点で、マスタコンピユータから受信したイン
ストラクシヨンは、６つのサブルーチンすなわち
ブランチ６０，６２，６４，６６，６８，７０，
８０のどれか１つを開始することができる。マス
タコンピユータからのインストラクシヨンが単に
スレーブコンピユータを停止する命令である場
合、プログラムはブランチ６０に行き、スレーブ
コンピユータが停止されていることをステツプ82
において証明し、かつ中継リンク８４を介して他
のインストラクシヨンを待つているステツプ52へ
戻る。
または、マスタコンピユータからのインストラ
クシヨンは中間コンピユータをブランチ６２へ向
け、ステツプ86を実行する。ステツプ86におい
て、中間コンピユータ３０は、インターフエイス
装置３８（第２図）とバツフア１４（第１図）と
を介してスレーブコンピユータSLへ命令を送り、
スレービコンピユータSLがプログラミングステ
ツプを完全に実行するよう命令する。この命令の
後、中間コンピユータはブランチ８４を介してス
テツプ52へ進み、別のインストラクシヨンを待
つ。
中間コンピユータ３０が実行する他のルーチン
は、ブランチ６４として示され、ステツプ85にお
いて中間コンピユータ３０はインターフエイス３
８（第２図）とバツフア１４（第１図）とを介し
てスレーブコンピユータへオーダを伝達する。こ
のオーダは、特定の場所または特定のレジスタに
おけるメモリの内容を読出しかつデータライン
CX１−２１（第２図）に送ることを要求する。
次に、マイクロコンピユータ３０はこのデータを
インターフエイス装置２８とライン２６とを介し
てマスタコンピユータMCに再び伝達する。マス
タコンピユータMCは、伝達されたデータを表示
するためデイスプレイ装置１２を使用している。
このルーチンの後、中間コンピユータ３０はブラ
ンチ８４を介してステツプ52へ戻り、別のインス
トラクシヨンを待つ。
中間コンピユータ３０により実行される他のル
ーチンは、ブランチ６６とステツプ67として示さ
れている。マスタコンピユータMCがこのブラン
チを要求する場合、中間コンピユータ３０はイン
ターフエイス装置３８（第２図）とバツフア１４
（第１図）とを介してメモリ変更インストラクシ
ヨンをスレーブコンピユータへ送る。スレーブコ
ンピユータSLは、特定のメモリ場所または特定
のレジスタに記憶されたデータを変更することに
より応答する。この動作をオーダした後、中間コ
ンピユータ３０はステツプ52に戻り別のインスト
ラクシヨンを待つ。
マスタコンピユータMCによりオーダされる他
のルーチンは、ブランチ６８及びステツプ69とし
て示されている。このルーチンでは、中間コンピ
ユータ３０は、インターフエイス装置３８とバツ
フア１４とを介してオーダをスレーブコンピユー
タSL（第１図）に伝達し、装置２２の１つを作動
する。このようにオーダした場合、特定の電流ま
たは電圧源は、ライン２５を介してユニツト２４
へ励振信号を供給するよう動作する。または、電
圧計、電流計、周波数メータ等の測定装置を作動
し、かつライン２３を介して測定値をスレーブコ
ンピユータSLへ送る。このデータは、次にバツ
フア１４を介して中間コンピユータ３０（第２
図）に送られる。さらに、中間コンピユータ３０
は、この情報をマスタコンピユータMC（第１図）
へ再び伝達し、次にこの測定信号をデイスプレイ
する。その後、中間コンピユータはステツプ52に
戻り、他のインストラクシヨンを待つ。
トラブルシユートするのにマスタコンピユータ
を使用する場合、ブランチ７０のステツプ88のよ
うなルーチンは、プログラムを所定点まで進める
よう開始する。先づ、中間コンピユータ３０は、
プログラミングステツプの次のステツプを実行す
るため、インデツクス信号となるインストラクシ
ヨンをスレーブコンピユータSLへ送る。その後、
条件付きステツプ90に示すように、中間コンピユ
ータ３０は、スレーブコンピユータSLがマスタ
コンピユータMCによりインデツクス信号で指定
されたプログラミングステツプに到達したかどう
かを問合わせる。このステツプに到達していない
場合、中間コンピユータ３０はステツプ88に戻
り、再びスレーブコンピユータに他のプログラミ
ングステツプを実行することを要求する。最後
に、スレーブコンピユータSLは、指定されたプ
ログラミングステツプに到達し停止する。よつて
中間コンピユータ３０は中継リンク８４を介して
ステツプ52に戻り、他のインストラクシヨンを待
つ。
また、マスタコンピユータMCは、プログラム
を１つのインクリメントだけ進めるようスレーブ
コンピユータSLにインストラクシヨンを送る。
この場合、ブランチ８０とステツプ92を開始す
る。このステツプにおいて、中間コンピユータ３
０は、バツフア１４を介してスレーブコンピユー
タSLに、プログラミングステツプの次のステツ
プを実行しその後停止するよう命令を送る。その
後、中間コンピユータ３０はステツプ52に戻り、
マスタコンピユータMCからの他のインストラク
シヨンを待つ。
なお、上述した本実施例の方法は、様々に改変
することができる。たとえば、特定のテスト及び
トラブルシユートの要求に応じて、プログラムに
おける所定のブランチを削除したりまたは他のブ
ランチを加えたりすることができる。また、階層
に従つて、すなわち高い優先順位のルーチンが終
了した後だけ、あるルーチンを実施するようにす
ることもできる。さらに、プログラムのサイクル
タイムを、使用するマイクロコンピユータの速度
や容量に従つて変えることもできる。
【図面の簡単な説明】
第１図は、本発明に従つた、中間コンピユータ
により結合されたマスタコンピユータとスレーブ
コンピユータのブロツク図、第２図は第１図のリ
ンク、すなわち中間コンピユータの詳細図、第３
図は第１図の装置のフローチヤートを示してい
る。 １０……中間コンピユータ、MC……マスタコ
ンピユータ、SL……スレーブコンピユータ、１
４……バツフア、１５……磁気テープ、１６……
ラインプリンタ、２０……手動スイツチ、２８，
３８……インターフエイス装置、３０……プロセ
ツサ、３２……メモリ。

Claims (1)

  1. 【特許請求の範囲】 １ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 ２ 特許請求の範囲第１項記載の方法において、
    前記テスト装置２２は、複数の測定装置と複数の
    励振装置とからなり、ラン信号に応じてスレーブ
    コンピユータSLは、予めプログラムされたパタ
    ーンにしたがつて上記測定及び励振装置を作動し
    てユニツト２４をテストすることを特徴とする方
    法。 ３ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 前記命令信号の所定の一つがスレーブコンピユ
    ータで受信された後、スレーブコンピユータに記
    憶された前記命令信号に対応するデータを中間コ
    ンピユータを中継してマスターコンピユータに送
    る過程と、 を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 ４ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 前記命令信号の所定の一つがスレーブコンピユ
    ータで受信された後、スレーブコンピユータに記
    憶された前記命令信号に対応するデータを中間コ
    ンピユータを中継してマスターコンピユータに送
    る過程と、 前記命令信号の他の一つがスレーブコンピユー
    タで受信された後、スレーブコンピユータに記憶
    されているデータを変更する過程と、 を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 ５ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 を有し、 前記中間コンピユータ３０は前記命令信号の一
    つとして診断信号を送ることができるものであつ
    て、さらに その診断信号の受信に応じてかつ前記ラン信号
    の受信前スレーブコンピユータSLによつて上記
    テスト装置２２を動作させて検査する過程と、 上記スレーブコンピユータからの情報を上記中
    間コンピユータ３０へ伝達する過程と、 を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 ６ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 前記命令信号の所定の一つがスレーブコンピユ
    ータで受信された後、スレーブコンピユータに記
    憶された前記命令信号に対応するデータを中間コ
    ンピユータを中継してマスターコンピユータに送
    る過程と、 を有し、 前記中間コンピユータ３０は前記命令信号の一
    つとして診断信号を送ることができるものであつ
    て、さらに その診断信号の受信に応じてかつ前記ラン信号
    の受信前スレーブコンピユータSLによつて上記
    テスト装置２２を動作させて検査する過程と、 上記スレーブコンピユータからの情報検査情報
    を上記中間コンピユータ３０へ伝達する過程と、 を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 ７ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 前記命令信号の所定の一つがスレーブコンピユ
    ータで受信された後、スレーブコンピユータに記
    憶された前記命令信号に対応するデータを中間コ
    ンピユータを中継してマスターコンピユータに送
    る過程と、 前記命令信号の他の一つがスレーブコンピユー
    タで受信された後、スレーブコンピユータに記憶
    されているデータを変更する過程と、 を有し、 前記中間コンピユータ３０は前記命令信号の一
    つとして診断信号を送ることができるものであつ
    て、さらに その診断信号の受信に応じてかつ前記ラン信号
    の受信前スレーブコンピユータSLによつて上記
    テスト装置２２を動作させて検査する過程と、 上記スレーブコンピユータからの検査情報を上
    記中間コンピユータ３０へ伝達する過程と、 を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 ８ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 を有し、 前記中間コンピユータ３０は前記命令信号の一
    つとしてプログラムを一つのインクリメントだけ
    進める信号を出すことができるものであつて、 その信号に応じてスレーブコンピユータがプロ
    グラミングステツプの次のステツプを実行し、そ
    の後停止する過程と を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 ９ マスタコンピユータMCから中間コンピユー
    タ３０へ複数のインストラクシヨン信号の一つを
    送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 前記中間コンピユータ３０は命令信号としてイ
    ンデツクス信号を送ることができるものであつ
    て、さらに 上記インデツクス信号により前記スレーブコン
    ピユータがそれより指定されたステツプに到達す
    るまで、プログラミングステツプを継続する過程
    と を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。 １０ マスタコンピユータMCから中間コンピユ
    ータ３０へ複数のインストラクシヨン信号の一つ
    を送出する過程と、 上記インストラクシヨン信号の一つを中間コン
    ピユータ３０が受信した後、スレーブコンピユー
    タSLが停止していないと中間コンピユータ３０
    が停止信号を上記スレーブコンピユータSLに送
    る過程と、 スレーブコンピユータが停止した後、上記イン
    ストラクシヨン信号中の最新に受信した信号に対
    応する命令の一つを上記中間コンピユータから上
    記スレーブコンピユータSLへ伝達する過程と、 上記マスタコンピユータMCから上記中間コン
    ピユータ３０へGO信号を送る過程と、 測定を開始しかつテスト装置２２の測定値を検
    出する要求を表すラン信号を上記中間コンピユー
    タから上記スレーブコンピユータへ送る過程と、 を有し 前記テスト装置２２は、複数の測定装置と複数
    の励振装置とからなり、ラン信号に応じてスレー
    ブコンピユータSLは、予めプログラムされたパ
    ターンにしたがつて上記測定及び励振装置を作動
    してユニツト２４をテストするものであつて、さ
    らに 上記測定及び励振装置の一つを選択するために
    前記命令信号を前記スレーブコンピユータがデコ
    ードする過程と、 前記スレーブコンピユータがその選択された測
    定及び励振装置を動作せる過程と を有することを特徴とする測定信号を検出するた
    めにテスト装置２２に接続したスレーブコンピユ
    ータSLとマスタコンピユータMCと中間コンピユ
    ータとを用いてテスト装置２２でユニツトをテス
    トする方法。
JP57097501A 1981-06-18 1982-06-07 ユニツトのテスト方法 Granted JPS582761A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US274952 1981-06-18
US06/274,952 US4417336A (en) 1981-06-18 1981-06-18 Method of testing with computers

Publications (2)

Publication Number Publication Date
JPS582761A JPS582761A (ja) 1983-01-08
JPH0451788B2 true JPH0451788B2 (ja) 1992-08-20

Family

ID=23050277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57097501A Granted JPS582761A (ja) 1981-06-18 1982-06-07 ユニツトのテスト方法

Country Status (4)

Country Link
US (1) US4417336A (ja)
EP (1) EP0068994A3 (ja)
JP (1) JPS582761A (ja)
IL (1) IL65845A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2523791B1 (fr) * 1982-03-19 1985-01-04 Thomson Csf Dispositif et appareil de test d'equipements electroniques notamment de television
FR2523789B1 (fr) * 1982-03-19 1985-01-04 Thomson Csf Dispositif de generation de signaux de test d'equipements electroniques
US4606024A (en) * 1982-12-20 1986-08-12 At&T Bell Laboratories Hierarchical diagnostic testing arrangement for a data processing system having operationally interdependent circuit boards
JPS59127133A (ja) * 1983-01-11 1984-07-21 Minolta Camera Co Ltd デ−タ伝送方式
US4602341A (en) * 1983-09-16 1986-07-22 General Electric Company Shared data logger controller and method
US4578773A (en) * 1983-09-27 1986-03-25 Four-Phase Systems, Inc. Circuit board status detection system
US4520674A (en) * 1983-11-14 1985-06-04 Technology For Energy Corporation Vibration monitoring device
US5193204A (en) * 1984-03-06 1993-03-09 Codex Corporation Processor interface circuitry for effecting data transfers between processors
EP0154551A3 (en) * 1984-03-06 1987-12-16 Codex Corporation Apparatus for enabling a first processor to cause a second processor to effect a transfer of data between said processors
US4517468A (en) * 1984-04-30 1985-05-14 Westinghouse Electric Corp. Diagnostic system and method
JPS61272877A (ja) * 1985-05-28 1986-12-03 Victor Co Of Japan Ltd 画像生成装置
US4841437A (en) * 1985-09-18 1989-06-20 Lp Com System architecture for a test apparatus having primary and dependent processors
AU597980B2 (en) * 1986-05-30 1990-06-14 Honeywell Bull Inc. Apparatus and method for interprocessor communication
US4885707A (en) * 1987-02-19 1989-12-05 Dli Corporation Vibration data collecting and processing apparatus and method
GB8704269D0 (en) * 1987-02-24 1987-04-01 Rue Systems De Monitoring system
US4811197A (en) * 1987-09-02 1989-03-07 Environmental Elements Corp. Electrostatic dust collector system
US5265201A (en) * 1989-11-01 1993-11-23 Audio Precision, Inc. Master-slave processor human interface system
EP0646801B1 (en) * 1993-09-20 1999-08-11 Hewlett-Packard GmbH Testing apparatus for testing and handling a multiplicity of devices
DE102009019324B4 (de) * 2009-04-30 2016-11-10 Atmel Corp. Schaltung eines Transponders und Verfahren zum Prüfen der Schaltung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012625A (en) * 1975-09-05 1977-03-15 Honeywell Information Systems, Inc. Non-logic printed wiring board test system
DE2641741C2 (de) * 1976-09-16 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner
US4168527A (en) * 1978-02-17 1979-09-18 Winkler Dean A Analog and digital circuit tester
US4168796A (en) * 1978-04-13 1979-09-25 Ncr Corporation Tester with driver/sensor circuit having programmable termination devices
US4308615A (en) * 1979-09-17 1981-12-29 Honeywell Information Systems Inc. Microprocessor based maintenance system
US4348760A (en) * 1980-09-25 1982-09-07 Lockheed Corporation Digital-fault loop probe and system

Also Published As

Publication number Publication date
EP0068994A2 (en) 1983-01-05
JPS582761A (ja) 1983-01-08
IL65845A0 (en) 1982-08-31
IL65845A (en) 1985-04-30
EP0068994A3 (en) 1985-12-18
US4417336A (en) 1983-11-22

Similar Documents

Publication Publication Date Title
JPH0451788B2 (ja)
US4268902A (en) Maintenance interface for a service processor-central processing unit computer system
US5594890A (en) Emulation system for emulating CPU core, CPU core with provision for emulation and ASIC having the CPU core
US4454577A (en) Linked data systems
US5265005A (en) Processor for a programmable controller
US4688171A (en) Serial bus for master/slave computer system
JPS5851292B2 (ja) 診断／デバツク計算システム
US5416908A (en) Interface between industrial controller components using common memory
EP0418932B1 (en) Microcomputer having easily testable interrupt controller
US5212631A (en) Programmable controller processor module having multiple program instruction execution sections
US4429362A (en) Data buffer operating in response to computer halt signal
EP0473086B1 (en) Processor for a programmable controller
JPS5868165A (ja) マイクロプロセツサ内の追加的機能単位およびその作動方法
GB2104685A (en) Programmable controller
US4198682A (en) Symptom compression device
JPS632636B2 (ja)
JP2584903B2 (ja) 外部装置制御方式
JP2733620B2 (ja) 検査装置
JPS63276137A (ja) 遠隔保守診断方式
JPS5844419Y2 (ja) デ−タチャネル装置
JP3357952B2 (ja) 自動検査システム
JPH1040133A (ja) ソフトウェアシミュレータ
CN120973609A (zh) 一种测试方法、装置、计算机设备及存储介质
JPS59221131A (ja) デ−タ伝送ステ−シヨン
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ