JPH0451869B2 - - Google Patents

Info

Publication number
JPH0451869B2
JPH0451869B2 JP31381586A JP31381586A JPH0451869B2 JP H0451869 B2 JPH0451869 B2 JP H0451869B2 JP 31381586 A JP31381586 A JP 31381586A JP 31381586 A JP31381586 A JP 31381586A JP H0451869 B2 JPH0451869 B2 JP H0451869B2
Authority
JP
Japan
Prior art keywords
data
pattern
wiring
hole
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31381586A
Other languages
Japanese (ja)
Other versions
JPS63164488A (en
Inventor
Takeshi Yamada
Mikio Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61313815A priority Critical patent/JPS63164488A/en
Publication of JPS63164488A publication Critical patent/JPS63164488A/en
Publication of JPH0451869B2 publication Critical patent/JPH0451869B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

(産業上の利用分野) 本発明は、プリント配線板の導体回路となる配
線層を、それぞれ縦方向配線パターン層または横
方向配線パターン層に分けて形成し、その層間を
スルーホールによつて接続するようにしたプリン
ト配線板を製造する場合に必要とされるパターン
フイルムの製造方法に関し、特にこのパターンフ
イルムの元になるパターンフイルム作成用データ
の修正を簡単に行なうことのできるパターンフイ
ルムの製造方法に関するものである。 (従来の技術) プリント配線板上に必要な導体回路を形成する
ためには、どのような方法を採るにしても、当該
導体回路の元になるものがなければならない。通
常、この導体回路の元になるものとしては、導体
回路に対応するもの、すなわちパターンを描いた
パターンフイルムが使用されている。このパター
ンフイルムを作成するには、与えられた回路図か
らパターンフイルムのさらに元となるパターンフ
イルム作成用データを作成しなければならない。
つまり、プリント配線板に必要な導体回路を形成
するためには、まず回路図からパターンフイルム
作成用データを作成し、このパターンフイルム作
成用データからさらにパターンフイルムを作成す
る必要があるのであり、このパターンフイルムを
利用することによつてようやくプリント配線板上
に必要な導体回路を形成することができるのであ
る。 このような手順を踏まなければならないのは、
回路図そのままではプリント配線板に直接導体回
路を形成することが困難であるからであり、しか
もプリント配線板に搭載される部品の大きさやプ
リント配線板自体の形状等を考慮して、効率のよ
い導体回路設計を行なわなければならないからで
ある。 以上のような与えられた回路図からパターンフ
イルム作成用データ、このパターンフイルム作成
用データからさらにパターンフイルムを作成する
方法としては、概略次のような方法が採られてい
た。まず、与えられた回路図から、部品の配置や
パターンのレイアウトを考慮しながら、パターン
フイルム作成用データをCADシステム(通常デ
イジタイザーや自動設計を含むシステム)等を利
用することによつて、基板の縦方向配線パターン
及び横方向配線パターンに対応したパターンフイ
ルム作成用データとして作成し、このパターンフ
イルム作成用データに基づいて、基板の縦方向配
線層パターンまたは横方向配線層パターンの二種
類のパターンフイルムを作成するのである。 近年のプリント配線板にあつては、多数の導体
回路を縦横専用に区分けし、かつ必要な導体回路
をスルーホール等により接続することによつて、
導体回路パターンをそれまでの一層に縦横混在の
まま形成するものに比して基板の1対の配線層を
効率良く利用することができるようにはなつた
が、この種のプリント配線板に対してもフアイン
パターン化の必要性が高くなつてきて、導体回路
を構成するためのパターンが非常に多くなりつつ
ある。しかも、導体回路の内の必要個所をスルー
ホールによつて接続する必要があつて、パターン
がさらに複雑に交錯するようになつてくると、ス
ルーホールも導体回路も非常に数が多くなつてく
ることになる。このようになつてくると、導体回
路を基板の各層に分けたり、各層の導体回路をス
ルーホールによつて接続するだけでは、フアイン
パターンの形成という要望には十分対処すること
ができなくなつてきている。 このような従来の技術の実状を、図面を参照し
て具体的に説明してみると次の通りである。第3
図及び第6図はプリント配線板の各層(この場合
2層)に形成されるパターンの一部を模式的に示
したもので、これらの図においては、例えばプリ
ント配線板の横層に形成される横方向のパータン
11を実線で表し、プリント配線板の縦層に縦方
向のパターン12を点線で表したものである。そ
して、各パターン11,12は、必要に応じて丸
印で示したスルーホール13によつて電気的に接
続されているものである。すなわち、このプリン
ト配線板においては、電気的に連続すべき一本の
導体回路が、その方向を変える場合にその変位点
におけるスルーホールによつて基板の他層との導
通を行うようにしたものであり、この第3図及び
第6図に示した例の場合には導体回路としてと
の記号で示した二本の導体回路が示してある。 ところが、の導体回路は、の導体回路に対
して第3図に示したような経路を通らなくても、
例えば第6図に示したような経路を通つてもよい
ことが容易に理解できる。従来のパターンが第3
図に示したような経路しか採れなかつたのは、両
パターン11,12を完全な縦方向と横方向に分
割して形成したことと、スルーホールの選択の仕
方が不十分であつたためである。第3図と第6図
を比較することによつて容易に理解できること
は、特にスルーホールの数の相違である。第3図
のパターンのようにスルーホールの数が多いと、
スルーホールはドリルによつて穴明けするのであ
るが、穴明け工程の作業時間やドリルの摩耗が増
加して基板製造のコストアツプにつながる。また
完成後のプリント配線板の歩留も非常に悪くな
る。通常、スルーホールは基板に対する穴開けや
スルーホールメツキ等の多くの工程を経て形成さ
れるものであり、このような多くの工程を必要と
するスルーホールが多ければ多い程不良部分が多
くなるからである。このことは、プリント配線板
に形成される導体回路が非常に多いフアインパタ
ーンの場合に顕著に現れる。 発明者等は、以上のような実状に鑑み、導体回
路の経路を少し変更するのみでスルーホールの数
を大量に減らすことができることを新規に知見
し、本発明を完成したのである。 (発明が解決しようとする問題点) 本発明は以上のような経緯に基づいてなされた
もので、その解決しようとする問題点は、導体回
路のための従来のパターンフイルム上に形成され
たスルーホールの無駄であり、これに伴なうフア
インパターン化に対する効率の悪さである。 そして、本発明の目的とするところは、このよ
うな無駄なスルーホールを無くして、既にある簡
単な設備を使用して効率良くかつ低いコストで無
駄のないパターンフイルムを作成することのでき
る方法を提供することにある。特に、本発明は、
パターンフイルム作成用データのチエツク作業が
容易となり、チエツク時間を短縮することができ
て、しかも完成品の信頼性を向上させることので
きるプリント配線板用のパターンフイルムの作成
方法を提供することを目的とするものである。 (問題点を解決するための手段及び作用) 以上の問題点を解決するために本発明が採つた
手段は、 「プリント配線板を構成する基板の表面及び裏
面などの各層別々にそれぞれ縦方向配線パターン
または横方向配線パターンとして形成され、かつ
前記基板を通して形成されるスルーホールによつ
て接続される配線を形成するための縦方向パター
ンと横方向パターンの二種類のパターンフイルム
を作成するに際し、 前記縦方向配線パターン及び横方向配線パター
ンを示すデータから、描線データ、スルーホール
データ、配線対象層データ及び座標データのそれ
ぞれを抽出して、これら4種類のデータのうち、
電気的に導通のある一つの配線パターンを形成す
るものを、同一ネツト番号と共に第1データとし
て記録し、 前記基板の縦配線層及び横配線層の各層別々に
それぞれ形成される前記各配線層に対応するマト
リツクス状の座標系を形成し、この座標系中にパ
ターンの有または無を示すデータを前記第1デー
タから抽出して、これを前記第1データに対応す
る第2データとして記憶し、 前記第1データより前記ネツト番号毎に前記ス
ルーホールデータを検索してスルーホールデータ
が3回連続して存在する部分を抽出して、この部
分に対応する前記第2データを削除してから、 前記第2データ中において、前記1番目のスル
ーホールデータに該当する座標から出発して、削
除されていない第2データ中の有を示すデータを
避けながら検索を開始し、前記3番目のスルーホ
ールデータに該当する座標に至る間において、一
つの連続した無を示す配線経路を演算処理によつ
て探し出して、前記第1データを修正し、 修正された前記第1データから再び前記第2デ
ータを修正し、前記第1データをパターンフイル
ム作成用データとし、このパターンフイルム作成
用データからパターンフイルムを作成することを
特徴とする高密度パターンフイルムの作成方法」 である。 次に、本発明の原理を図面を使用して概略的に
説明する。 この発明において使用される原理は次の通りで
ある。この発明の基本的な考え方は、基板の横配
線層及び縦配線層側のそれぞれに形成される横方
向パターン11及び縦方向パターン12が電気的
に連続する一つの導体回路を形成する場合、必ず
しもスルーホール13を通らなければならないも
のではないことにある。すなわち、例えば第3図
に示した導体回路は3個のスルーホール13を
介して形成されているが、このようにするのは同
一平面内の他の横方向パターン11または縦方向
パターン12と交差しないようにするためである
が、この交差は第6図に示したような導体回路
とすることによりスルーホール13を介さなくて
も簡単に回避される。導体回路を第6図に示し
たような形状とすることができたのは、直線方向
に対して45度の角度で方向を変えたからである。
一言で言えば、本発明の方法にあつては、基板上
に形成される導体回路が横方向パターン11及び
縦方向パターン12等の全くの縦及び横のみの直
線で形成するのではなく、その一部に斜めの線を
含むことを許容するようにしたことにその特徴が
あるのである。 このような斜めの線を作成する為に、具体的に
は前記第1データより1つ目と3つ目のバイアホ
ールのある座標がわかるので、1つ目の座標を出
発点とし、3つ目の座標を到達点として第2デー
タ上を一定の登録されたパターン(図11)の種
類に従つてサーチを行いその配線の経路を決定す
るという方法が採られる。 以上のような原理を基にした本発明のプリント
配線板用の高密度パターンフイルムの作成方法に
ついて、以下に詳細に説明する。 本発明に係る方法は、主として第1図に示した
フローチヤートのステツプ(A)〜ステツプ(H)の各段
階を経るものであるが、これらステツプ(A)〜ステ
ツプ(H)の段階は、第2図に示したフローチヤート
の特にステツプ(ニ)〜ステツプ(ホ)の各段階を詳記し
たものである。 第2図に示したフローチヤートは、与えられた
回路図から必要なパターンフイルムを作成するま
での各段階を模式的に示したものであり、ステツ
プ(ロ)において回路図に対応した部品の配置、基板
のスペースの有効利用、スルーホール・接続端子
等の形成位置等を考慮してパターン設計図が形成
される。このように形成したパターン設計図か
ら、デイジタイザー等を利用してパターンフイル
ム作成用データが形成されるのがステツプ(ハ)であ
る。そして、このように作成されたパターンフイ
ルム作成用データは、ステツプ(ニ)及び(ホ)において
検査・修正されるのである。修正されたパターン
フイルム作成用データに基づいてステツプ(ヘ)にお
いて最終的なパターンフイルムが作成されるので
ある。 以上のような第2図のステツプ(ニ)〜ステツプ(ホ)
における具体的な方法が第1図に示したステツプ
(A)〜ステツプ(H)の各段階であり、以下にその説明
をする。 ステツプ(A)においては、既に作成されたパター
ンフイルム作成用データから、どこからどこまで
線(パターン)を引くかの「描線データ」、スル
ーホール13をどの部分に幾つ形成するかの「ス
ルーホールデータ」を抽出することができるので
あり、また当然に配線パターンをどの層に形成す
るかの「配線対象層データ」及びどの位置のデー
タかを示す「座標データ」の4種類のデータを抽
出するのである。この場合のパターンフイルム作
成用データを記載して見ると、次の通りになつて
いる。
(Industrial Application Field) The present invention forms the wiring layers that form the conductor circuits of a printed wiring board by dividing them into a vertical wiring pattern layer and a horizontal wiring pattern layer, and connects the layers with through holes. Regarding a method for manufacturing a pattern film required when manufacturing a printed wiring board, in particular, a method for manufacturing a pattern film that allows easy modification of pattern film creation data that is the basis of this pattern film. It is related to. (Prior Art) In order to form a necessary conductor circuit on a printed wiring board, no matter what method is used, there must be something that will become the basis of the conductor circuit. Usually, a material corresponding to the conductive circuit, that is, a pattern film on which a pattern is drawn, is used as the source of the conductive circuit. To create this pattern film, it is necessary to create pattern film creation data, which is the basis of the pattern film, from a given circuit diagram.
In other words, in order to form the conductor circuits necessary for printed wiring boards, it is necessary to first create pattern film creation data from the circuit diagram, and then create a pattern film from this pattern film creation data. By using a pattern film, it is finally possible to form the necessary conductive circuits on a printed wiring board. These steps must be taken to
This is because it is difficult to form a conductor circuit directly on a printed wiring board using the circuit diagram as it is, and it is difficult to form a conductor circuit directly on a printed wiring board. This is because conductor circuit design must be performed. As a method for creating data for creating a pattern film from the given circuit diagram and further creating a pattern film from the data for creating the pattern film, the following method has generally been adopted. First, from a given circuit diagram, data for creating a pattern film is created using a CAD system (usually a system that includes a digitizer and automatic design), while taking into account the placement of parts and the layout of the pattern. The data for creating a pattern film corresponding to the vertical wiring pattern and the horizontal wiring pattern are created as data for creating a pattern film, and based on this data for creating a pattern film, two types of patterns are created: a vertical wiring layer pattern or a horizontal wiring layer pattern of the board. It creates a film. In recent years, printed wiring boards have been developed by dividing a large number of conductor circuits into vertical and horizontal sections, and by connecting the necessary conductor circuits using through holes, etc.
Compared to the previous method in which conductor circuit patterns were formed on a single layer with both vertical and horizontal patterns, it became possible to use a pair of wiring layers on the board more efficiently, but for this type of printed wiring board, However, the need for fine patterning is increasing, and the number of patterns used to construct conductive circuits is increasing. Moreover, it is necessary to connect the necessary parts of the conductor circuit with through holes, and as the patterns become more complex and intertwined, the number of through holes and conductor circuits becomes extremely large. It turns out. As this progresses, it is no longer possible to sufficiently meet the demand for fine pattern formation by simply dividing the conductor circuits into each layer of the board or connecting the conductor circuits in each layer with through holes. It's coming. The actual state of such conventional technology will be specifically explained with reference to the drawings as follows. Third
Figure 6 and Figure 6 schematically show a part of the pattern formed on each layer (in this case two layers) of the printed wiring board. A horizontal pattern 11 on the printed wiring board is represented by a solid line, and a vertical pattern 12 on a vertical layer of the printed wiring board is represented by a dotted line. The patterns 11 and 12 are electrically connected by through holes 13 indicated by circles as necessary. In other words, in this printed wiring board, when a single conductor circuit that should be electrically continuous is changed in direction, conduction is established with other layers of the board through a through hole at the point of displacement. In the case of the examples shown in FIGS. 3 and 6, two conductor circuits indicated by the symbol are shown as conductor circuits. However, the conductor circuit of , even if it does not pass through the route shown in Figure 3 with respect to the conductor circuit of ,
For example, it is easy to understand that the route shown in FIG. 6 may be used. The traditional pattern is the third
The reason why only the path shown in the figure could be taken is because both patterns 11 and 12 were completely divided into vertical and horizontal directions, and the through holes were not selected sufficiently. . What can be easily understood by comparing FIG. 3 and FIG. 6 is the difference in number of through holes in particular. If there are many through holes like the pattern in Figure 3,
Through-holes are drilled using a drill, but this increases the work time and wear of the drill during the drilling process, leading to an increase in the cost of manufacturing the board. Furthermore, the yield of printed wiring boards after completion is also extremely poor. Normally, through-holes are formed through many processes such as drilling holes in the board and through-hole plating, and the more through-holes that require these many steps, the more defective parts there will be. It is. This becomes noticeable when a fine pattern is formed on a printed wiring board with a large number of conductor circuits. In view of the above-mentioned circumstances, the inventors have newly discovered that the number of through holes can be greatly reduced by simply changing the route of the conductor circuit, and have completed the present invention. (Problems to be Solved by the Invention) The present invention has been made based on the above-mentioned circumstances, and the problems to be solved by the present invention are as follows: This is a waste of holes and the resulting inefficiency in fine patterning. The purpose of the present invention is to provide a method that eliminates such wasteful through holes and uses existing simple equipment to efficiently create a pattern film with no waste at a low cost. It is about providing. In particular, the present invention
The purpose of the present invention is to provide a method for creating a pattern film for printed wiring boards, which facilitates the checking of pattern film creation data, reduces checking time, and improves the reliability of the finished product. That is. (Means and effects for solving the problems) The means taken by the present invention to solve the above problems are as follows. When creating two types of pattern films, a vertical pattern and a horizontal pattern, for forming wiring that is formed as a pattern or a horizontal wiring pattern and is connected by a through hole formed through the substrate, Drawing line data, through-hole data, wiring target layer data, and coordinate data are each extracted from the data indicating the vertical wiring pattern and the horizontal wiring pattern, and among these four types of data,
Those forming one electrically conductive wiring pattern are recorded as first data together with the same net number, and are recorded in each of the wiring layers formed separately in the vertical wiring layer and horizontal wiring layer of the board. forming a corresponding matrix-like coordinate system, extracting data indicating the presence or absence of a pattern in the coordinate system from the first data, and storing this as second data corresponding to the first data; Searching the through-hole data for each of the net numbers from the first data, extracting a portion where through-hole data exists three times in a row, and deleting the second data corresponding to this portion, Starting from the coordinates corresponding to the first through-hole data in the second data, a search is started while avoiding data indicating presence in the second data that has not been deleted, and the search is started from the coordinates corresponding to the first through-hole data. During the time leading to the coordinates corresponding to the data, a wiring route indicating one continuous null is found through calculation processing, the first data is corrected, and the second data is again calculated from the corrected first data. A method for producing a high-density pattern film, characterized in that the first data is modified and used as pattern film production data, and a pattern film is produced from the pattern film production data. Next, the principle of the present invention will be schematically explained using the drawings. The principle used in this invention is as follows. The basic concept of this invention is that when the horizontal pattern 11 and the vertical pattern 12 formed on the horizontal wiring layer and vertical wiring layer sides of the board form one electrically continuous conductor circuit, it is not necessary to The reason is that it does not have to pass through the through hole 13. That is, for example, the conductor circuit shown in FIG. 3 is formed through three through holes 13, but this is done in such a way that it crosses other horizontal patterns 11 or vertical patterns 12 in the same plane. However, this crossing can be easily avoided without using the through hole 13 by using a conductor circuit as shown in FIG. The shape of the conductor circuit as shown in FIG. 6 was made possible because the direction was changed at an angle of 45 degrees with respect to the straight line direction.
In short, in the method of the present invention, the conductor circuit formed on the substrate is not formed entirely of vertical and horizontal straight lines such as the horizontal pattern 11 and the vertical pattern 12, but Its characteristic lies in the fact that it allows some diagonal lines to be included. In order to create such a diagonal line, specifically, since the coordinates of the first and third via holes are known from the first data, the first coordinate is the starting point, and the three A method is adopted in which a search is performed on the second data according to the type of a certain registered pattern (FIG. 11) using the coordinates of the eye as the arrival point, and the route of the wiring is determined. The method for producing a high-density pattern film for printed wiring boards according to the present invention based on the above principle will be described in detail below. The method according to the present invention mainly passes through steps (A) to (H) in the flowchart shown in FIG. This is a detailed description of each step of the flowchart shown in FIG. 2, particularly from step (d) to step (e). The flowchart shown in Figure 2 schematically shows each stage of creating the necessary pattern film from a given circuit diagram. A pattern design drawing is created taking into consideration the effective use of board space, the formation positions of through holes, connection terminals, etc. In step (c), data for creating a pattern film is formed from the pattern design drawing thus formed using a digitizer or the like. The pattern film creation data created in this way is inspected and corrected in steps (d) and (e). A final pattern film is created in step (F) based on the corrected pattern film creation data. Steps (d) to (e) in Figure 2 as described above.
The specific method is shown in Figure 1.
The steps (A) to (H) are explained below. In step (A), "line drawing data" which indicates where to draw a line (pattern) and "through hole data" which indicates how many through holes 13 are to be formed in which part are created from the data for creating the pattern film that has already been created. Naturally, it also extracts four types of data: ``wiring target layer data'' that indicates in which layer the wiring pattern is formed, and ``coordinate data'' that indicates the position of the wiring pattern. . The data for creating a pattern film in this case is as follows.

【表】 ここで、 描線が0=線(パターン)を描かずに移動 描線が1=線を描きながら移動する バイアホールが0=バイアホールを設けない バイアホールが1=バイアホールを設ける ことをそれぞれ意味する。配線対象層が1=前座
標から現座標まで1層に直線で描線する配線対象
層が2=前座標から現座標まで2層に直線では描
線する配線対象層が0=座標の移動だけでどの層
にも描線しない。(なお、バイアホールが2以上
の数字であれば、それに対応した大きさの径のバ
イアホールが設けられることを意味するようにす
ることができる。) ステツプ(B)においては、ステツプ(A)で形成され
た4種類のデータを、電気的に導通のある一つの
配線パターンを形成するものを、同一ネツト番号
で第1データとして作成して記録する。この同一
ネツト番号が付された配線パターンは、これに沿
つて同じ信号が通ることになるのである。 第1データとして記録されるのは描線データ、
スルーホールデータ、配線対象層データ及び座標
データの5種類のデータを一組としたものであ
る。以上がステツプ(B)である。 次に、ステツプ(C)では、基板の横配線層及び縦
配線層の各層別々にそれぞれ形成される各配線層
に対応するマトリツクス状の座標系を形成し、こ
の座標系中にパターンの有または無を示すデータ
を第1データから算出して、これを第1データに
対応する第2データとして記憶する。このステツ
プ(C)で形成された第2データを目に見えるように
表現したのが第4図及び第5図である。 さらに、第1データよりあるネツト番号のスル
ーホールデータが3回連続して存在する部分を抽
出するのがステツプ(D)である。ステツプ(D)にて抽
出された第1データより当該配線に当る部分の第
2データを1から0に変えるのがステツプ(E)であ
る。 次にステツプ(C)では、基板の横配線層及び縦配
線層の各層別々にそれぞれ形成される各配線に対
応するマトリツクス状の座標系を形成し、この座
標系中にパターンの有または無を示すデータを第
1データから算出して、これを第1データに対応
する。第2データとして記憶する。このステツプ
(C)で形成された第2データを見えるように表現し
たのが第4図及び第5図である。 さらに、第1データより、あるネツト番号のス
ルーホールデータが3回連続して存在する部分を
抽出するのが、ステツプ(D)である。ステツプ(D)に
抽出された第1データより、当該配線に当る部分
の第2データを、1から0に変えるのがステツプ
(E)である。これにより、削除された第2データが
第12図と第13図である。この削除された第2
データ上で、1つ目のバイアホールを出発点10
3,115として、パターン無と示す0の部分を
第11図のパターンに従つて(1)経路づつサーチし
て、終点108,102への最適の経路を決定す
る。これがステツプ(F)である。 リーチ後、採用された第11図のパターンにし
たつがつて第1データを修正する。
[Table] Here, drawn line is 0 = moves without drawing a line (pattern) drawn line is 1 = moves while drawing a line Via hole is 0 = no via hole is provided Via hole is 1 = via hole is provided each meaning. The wiring target layer is 1 = Lines are drawn in a straight line in one layer from the previous coordinates to the current coordinates.The wiring target layer is 2 = Lines are drawn in two layers in a straight line from the previous coordinates to the current coordinates. Do not draw lines on the layers. (Incidentally, if the number of via holes is 2 or more, it can be made to mean that a via hole with a diameter corresponding to that size is provided.) In step (B), step (A) The four types of data formed in the above are created and recorded as the first data with the same net number, which forms one electrically conductive wiring pattern. The same signal will pass along the wiring patterns with the same net number. The first data recorded is line drawing data,
This is a set of five types of data: through-hole data, wiring target layer data, and coordinate data. The above is step (B). Next, in step (C), a matrix-like coordinate system corresponding to each wiring layer formed separately in the horizontal wiring layer and vertical wiring layer of the board is formed, and whether or not there is a pattern in this coordinate system is formed. Data indicating nothing is calculated from the first data and is stored as second data corresponding to the first data. FIGS. 4 and 5 visually represent the second data formed in step (C). Further, in step (D), a portion where through-hole data of a certain net number exists three times in succession is extracted from the first data. Step (E) is to change the second data corresponding to the wiring from 1 to 0 based on the first data extracted in step (D). Next, in step (C), a matrix-like coordinate system corresponding to each wiring formed in each of the horizontal wiring layer and vertical wiring layer of the board is formed, and the presence or absence of a pattern is determined in this coordinate system. The data shown is calculated from the first data and corresponds to the first data. Stored as second data. This step
4 and 5 visually represent the second data formed in (C). Further, in step (D), a portion where through-hole data of a certain net number exists three times in succession is extracted from the first data. The step is to change the second data corresponding to the wiring from 1 to 0 based on the first data extracted in step (D).
(E). As a result, the second data that has been deleted is shown in FIGS. 12 and 13. This deleted second
On the data, the first via hole is the starting point 10
3, 115, the 0 part indicating no pattern is searched (1) route by route according to the pattern in FIG. 11, and the optimal route to the end points 108, 102 is determined. This is step (F). After reaching, the first data is corrected according to the adopted pattern of FIG. 11.

【表】 以上のようにして修正された第1データは、第
7図及び第8図に示したような形になるのであ
る。 この修正した第1データをパターンフイルム作
成用データとし、このパターンフイルム作成用デ
ータからパターンフイルムを作成するのがステツ
プ(H)である。この結果、第6図に示したようなパ
ターンフイルムが形成されるが、このパターンフ
イルムにあつては第3図に示したパターンフイル
ムに比較してスルーホール13の数は1になつて
2個減つたことになり、また縦並びのパターンは
3本から2本に減つているのである。換言すれ
ば、この修正により、修正後のパターン及びスル
ーホールが修正前のそれよりもシンプルで数が少
なくなつているから、これにより他の配線パター
ンを形成するのに大きな自由度を与えることがで
き、限られたスペースしか有していない基板上に
効率良くパターンを形成することができるように
なつたのである。 次に、本発明に係る方法の一実施例を、第14
図に示したフローチヤートを参照して具体的に説
明する。 (実施例) まず、与えられた回路図から通常の方法でパタ
ーン設計図を作成し、このパターン設計図からデ
イジタイザー等を使用して縦方向パターン及び横
方向パターンを示すデータを抽出する。このデー
タの抽出は、従来通りの方法によつて行なうもの
である。このように抽出した縦方向パターン及び
横方向パターンを示すデータから、描線データ、
スルーホールデータ、配線対象層データ及び座標
データのそれぞれを抽出して、これら4種類のデ
ータのうち、電気的に導通のある一つの配線パタ
ーンを形成するものを、同一ネツト番号と共に第
1データとして記録する。これらのデータ抽出及
び記録は、従来から使用している方法及び装置を
使用して行なうことができるものである。 このようにして用意したデータから、第14図
に示したフローチヤートの手順に従つてデータの
検索及び修正を行なう。すなわち、第14図には
第2図のステツプ(ニ)〜ステツプ(ホ)の各段階を詳記
したものである。 第14図において、ネツト番号が0となるよう
にリセツトして、このネツト番号に1を加えるス
テツプに移行する。なお、ステツプにおいて
はこのネツト番号が最後のものか否かを判定し、
もし最後のネツト番号であればステツプへ移行
して修正作業を終了する。 ステツプにおいて、ネツト番号が最後のもの
でない場合にはステツプに移行し、このステツ
プにおいて当該ネツト番号に対応する第1デー
タを読み込む。読み込まれた第1データ中にバイ
アホールデータ(このデータは、本実施例では1
である)が3回連続する部分を、ステツプにお
いて検索する。この検索は前述したような手順に
よつて行なわれる。 第1データ中にバイアホールデータが3回連続
していれば、ステツプにおいて当該第1データ
中のスルーホールデータ1を0に修正する。そし
て、ステツプにおいて、検索の出発点(a)から終
点(b)までの道筋の検索を、第11図に示した9通
りの中から行ない、最も適したものを選択する。
また1つも経路がないものはそのままステツプ
に移行する。このようにして検索した道筋に基づ
いて、ステツプにおいて第1データを修正し、
ステツプに移行する。このステツプにおいて
は、第1データに対応する第2データの0を1に
修正して、当該ネツト番号の検索・修正を完了す
る。 以下同様なステツプを踏むことにより、各ネツ
ト番号に対応する全てのデータを検索・修正する
のである。 (発明の効果) 以上詳述した通り、本発明にあつては、上記実
施例にて例示した如く、 「プリント配線板を構成する基板の表面及び裏
面などの各層別々にそれぞれ縦方向配線パターン
または横方向配線パターンとして形成され、かつ
前記基板を通して形成されるスルーホールによつ
て接続される配線を形成するための縦方向パター
ンと横方向パターンの二種類のパターンフイルム
を作成するに際し、 前記縦方向配線パターン及び横方向配線パター
ンを示すデータから、描線データ、スルーホール
データ、配線対象層データ及び座標データのそれ
ぞれを抽出し、 これら4種類のデータのうち、電気的に導通の
ある一つの配線パターンを形成するものを、同一
ネツト番号と共に第1データとして記録し、 前記基板の縦配線層及び横配線層の各層別々に
それぞれ形成される前記各配線層に対応するマト
リツクス状の座標系を形成し、この座標系中にパ
ターンの有または無を示すデータを前記第1デー
タから抽出して、これを前記第1データに対応す
る第2データとして記憶し、 前記第1データより前記ネツト番号毎に前記ス
ルーホールデータを検索してスルーホールデータ
が3回連続して存在する部分を抽出して、この部
分に対応する前記第2データを削除してから、 前記第2データ中において、前記1番目のスル
ーホールデータに該当する座標から出発して、削
除されていない第2データ中の有を示すデータを
避けながら検索を開始し、前記3番目のスルーホ
ールデータに該当する座標に至る間において、一
つの連続した無を示す配線経路を演算処理によつ
て探し出して前記第1データを修正し、 修正された前記第1データから再び前記第2デ
ータを修正し、前記第1データをパターンフイル
ム作成用データとし、このパターンフイルム作成
用データからパターンフイルムを作成すること」 にその特徴があり、これにより、従来の配線パタ
ーンを形成するためのパターンフイルムを形成す
る方法にあつては、言わば余分なスルーホールや
配線パターンに対応する部分を形成していたので
あるが、これらの余分な部分をできる限り削減す
ることができ、限られたスペースしか有していな
い基板上に高密度パターンを効率良く形成するこ
とができるまたスルーホールの削減は基板製造上
の歩留を向上させ穴明工程の時間短縮、ドリル摩
耗の減少などにより、高密度プリント配線板の製
造価格を低減することができる。 また、本発明の方法によれば、従来からあるパ
ターンフイルム作成用データを作成するための装
置をそのまま使用することができるものである。
つまり、一旦従来装置によつてパターンフイルム
作成用データを作成しておき、このパターンフイ
ルム作成用データを修正してパターンフイルムを
作成するようにしたのであるから、従来装置をそ
のまま使用することができるのである。従つて、
本発明の方法によれば、それ程の設備を用意しな
くても、基板上に高密度パターンを効率良く形成
することができるのである。 さらに、本発明に係る方法は、データ処理手順
を単に変更して行なうことができ、しかもその処
理手順の内の機械的に行なえる部分を簡単に変更
して行なうものであるから、効率の良い高密度配
線パターンを簡単に形成することができ、この種
の高密度プリント配線板の製造価格を低減するこ
とができるのである。
[Table] The first data corrected as described above takes the form as shown in FIGS. 7 and 8. Step (H) is to use the corrected first data as data for creating a pattern film, and to create a pattern film from this data for creating a pattern film. As a result, a pattern film as shown in FIG. 6 is formed, but in this pattern film, compared to the pattern film shown in FIG. 3, the number of through holes 13 is 1, which is 2. This means that the number of vertical patterns has been reduced from three to two. In other words, as a result of this modification, the pattern and through holes after the modification are simpler and fewer in number than those before the modification, which provides a greater degree of freedom in forming other wiring patterns. This has made it possible to efficiently form patterns on substrates that have limited space. Next, one embodiment of the method according to the present invention will be described in the fourteenth
A detailed explanation will be given with reference to the flowchart shown in the figure. (Example) First, a pattern design drawing is created from a given circuit diagram using a normal method, and data indicating a vertical pattern and a horizontal pattern are extracted from this pattern design drawing using a digitizer or the like. Extraction of this data is performed using a conventional method. From the data indicating the vertical pattern and horizontal pattern extracted in this way, drawn line data,
Each of the through-hole data, wiring target layer data, and coordinate data is extracted, and among these four types of data, the one that forms one electrically conductive wiring pattern is set as the first data with the same net number. Record. These data extraction and recording can be performed using conventional methods and equipment. The data thus prepared is searched and corrected according to the procedure of the flowchart shown in FIG. That is, in FIG. 14, each step from step (d) to step (e) in FIG. 2 is detailed. In FIG. 14, the net number is reset to 0, and the process moves to the step of adding 1 to this net number. In addition, in this step, it is determined whether this net number is the last one or not.
If it is the last net number, the process moves to step and the correction work is completed. In the step, if the net number is not the last one, the process moves to the step, and in this step, the first data corresponding to the net number is read. Via hole data (this data is 1 in this example) is included in the read first data.
) is repeated three times in a row. This search is performed according to the procedure described above. If the first data contains via hole data three times in a row, the through hole data 1 in the first data is corrected to 0 in step. Then, in step, a search for a path from the starting point (a) to the ending point (b) is performed from among the nine ways shown in FIG. 11, and the most suitable path is selected.
If there is no route, the process moves directly to the step. Based on the route searched in this way, the first data is corrected in step,
Move to step. In this step, the second data corresponding to the first data is corrected from 0 to 1, and the search and correction of the net number is completed. By following similar steps, all data corresponding to each net number is retrieved and corrected. (Effects of the Invention) As detailed above, in the present invention, as exemplified in the above embodiments, "vertical wiring patterns or When creating two types of pattern films, a vertical pattern and a horizontal pattern, for forming wiring that is formed as a horizontal wiring pattern and is connected by a through hole formed through the substrate, the vertical direction Drawing line data, through-hole data, wiring target layer data, and coordinate data are each extracted from data indicating wiring patterns and horizontal wiring patterns, and one wiring pattern with electrical conductivity is extracted from among these four types of data. are recorded as first data together with the same net number, and a matrix-like coordinate system corresponding to each of the wiring layers formed separately in the vertical wiring layer and the horizontal wiring layer of the board is formed. , extracting data indicating the presence or absence of a pattern in this coordinate system from the first data and storing this as second data corresponding to the first data; Search the through-hole data to extract a portion where through-hole data exists three times in a row, delete the second data corresponding to this portion, and then delete the second data in the second data. Starting from the coordinates corresponding to the through-hole data, the search is started while avoiding data indicating presence in the second data that has not been deleted, and while reaching the coordinates corresponding to the third through-hole data, Find a wiring route that shows one continuous blank through arithmetic processing, correct the first data, correct the second data again from the corrected first data, and create a pattern film from the first data. It is characterized by the fact that a pattern film is created from this data for creating a pattern film, and as a result, in the conventional method of forming a pattern film for forming a wiring pattern, there is no unnecessary Although parts corresponding to through holes and wiring patterns were formed, these extra parts can be reduced as much as possible, and high-density patterns can be efficiently formed on a board with limited space. Further, the reduction in the number of through holes that can be formed improves the yield in manufacturing the board, shortens the time for the hole-drilling process, and reduces drill wear, thereby reducing the manufacturing cost of high-density printed wiring boards. Further, according to the method of the present invention, a conventional device for creating pattern film creation data can be used as is.
In other words, the conventional device can be used to create pattern film data, and then the pattern film data can be modified to create a pattern film. Therefore, the conventional device can be used as is. It is. Therefore,
According to the method of the present invention, a high-density pattern can be efficiently formed on a substrate without having to prepare such a large amount of equipment. Furthermore, the method according to the present invention can be carried out by simply changing the data processing procedure, and moreover, it can be carried out by simply changing the part of the processing procedure that can be performed mechanically, so it is efficient. A high-density wiring pattern can be easily formed, and the manufacturing cost of this type of high-density printed wiring board can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る方法の手順を特許請求の
範囲に対応して示したフローチヤート、第2図は
回路図からパターンフイルムを作成するまでの概
略的手順を示したフローチヤートである。第3図
は修正する前のパターンの一部を示した部分平面
図、第4図及び第5図は第3図に対応した第2デ
ータのフオーマツトを示す部分図であり、第4図
は基板の横配線層のフオーマツト図、第5図は基
板の縦配線層のフオーマツト図である。一方、第
6図は修正した後のパターンの一部を示した部分
平面図、第7図及び第8図は第6図に対応した第
2データのフオーマツトを示す部分図であり、第
7図は基板の横配線層のフオーマツト図、第8図
は基板の縦配線層のフオーマツト図である。ま
た、第9図は基板の平面図であり、第10図は第
9図のX−X部の部分拡大縦断面図、第11図は
パターン経路を選択する場合の道筋を示した平面
図である。第12図及び第13図のそれぞれは基
板の表側及び裏側のデータを修正する途中のフオ
ーマツト図である。さらに、第14図は本発明に
係る方法を実施する上で使用される手順を具体的
に示したフローチヤートである。 符号の説明、11,12……パターン、13…
…スルーホール。
FIG. 1 is a flowchart showing the steps of the method according to the present invention in accordance with the claims, and FIG. 2 is a flowchart showing the general steps from a circuit diagram to creating a pattern film. 3 is a partial plan view showing a part of the pattern before correction, FIGS. 4 and 5 are partial views showing the format of the second data corresponding to FIG. 3, and FIG. 4 is a partial plan view showing a part of the pattern before correction. FIG. 5 is a format diagram of the horizontal wiring layer of the substrate, and FIG. 5 is a format diagram of the vertical wiring layer of the board. On the other hand, FIG. 6 is a partial plan view showing a part of the pattern after correction, FIGS. 7 and 8 are partial views showing the format of the second data corresponding to FIG. 6, and FIG. 8 is a format diagram of the horizontal wiring layer of the board, and FIG. 8 is a format diagram of the vertical wiring layer of the board. 9 is a plan view of the board, FIG. 10 is a partially enlarged vertical cross-sectional view of the section XX in FIG. be. 12 and 13 are format diagrams in the middle of correcting data on the front side and back side of the board, respectively. Additionally, FIG. 14 is a flowchart illustrating the steps used to implement the method of the present invention. Explanation of symbols, 11, 12...Pattern, 13...
...Through hole.

Claims (1)

【特許請求の範囲】 1 プリント配線板を構成する基板の表面及び裏
面などの各層別々にそれぞれ縦方向配線パターン
または横方向配線パターンとして形成され、かつ
前記基板を通して形成されるスルーホールによつ
て接続される配線を形成するための縦方向パター
ンと横方向パターンの二種類のパターンフイルム
を作成するに際し、 前記縦方向配線パターン及び横方向配線パター
ンを示すデータから、描線データ、スルーホール
データ、配線対象層データ及び座標データのそれ
ぞれを抽出して、これら4種類のデータのうち、
電気的に導通のある一つの配線パターンを形成す
るものを、同一ネツト番号と共に第1データとし
て記録し、 前記基板の縦配線層及び横配線層の各層別々に
それぞれ形成される前記各配線層に対応するマト
リツクス状の座標系を形成し、この座標系中にパ
ターンの有または無を示すデータを前記第1デー
タから抽出して、これを前記第1データに対応す
る第2データとして記憶し、 前記第1データより前記ネツト番号毎に前記ス
ルーホールデータを検索してスルーホールデータ
が3回連続して存在する部分を抽出して、この部
分に対応する前記第2データを削除してから、 前記第2データ中において、前記1番目のスル
ーホールデータに該当する座標から出発して、削
除されていない第2データ中の有を示すデータを
避けながら検索を開始し、前記3番目のスルーホ
ールデータに該当する座標に至る間において、一
つの連続した無を示す配線経路を演算処理によつ
て探し出して、前記第1データを修正し、 修正された前記第1データから再び前記第2デ
ータを修正し、前記第1データをパターンフイル
ム作成用データとし、このパターンフイルム作成
用データからパターンフイルムを作成することを
特徴とする高密度パターンフイルムの作成方法。
[Scope of Claims] 1. Each layer such as the front and back surfaces of a substrate constituting a printed wiring board is formed separately as a vertical wiring pattern or a horizontal wiring pattern, and is connected by a through hole formed through the substrate. When creating two types of pattern films, a vertical pattern and a horizontal pattern, for forming the wiring to be printed, line drawing data, through-hole data, and wiring target are extracted from the data indicating the vertical wiring pattern and the horizontal wiring pattern. After extracting each of the layer data and coordinate data, among these four types of data,
Those forming one electrically conductive wiring pattern are recorded as first data together with the same net number, and are recorded in each of the wiring layers formed separately in the vertical wiring layer and horizontal wiring layer of the board. forming a corresponding matrix-like coordinate system, extracting data indicating the presence or absence of a pattern in the coordinate system from the first data, and storing this as second data corresponding to the first data; Searching the through-hole data for each of the net numbers from the first data, extracting a portion where through-hole data exists three times in a row, and deleting the second data corresponding to this portion, Starting from the coordinates corresponding to the first through-hole data in the second data, a search is started while avoiding data indicating presence in the second data that has not been deleted, and the search is started from the coordinates corresponding to the first through-hole data. During the time leading to the coordinates corresponding to the data, a wiring route indicating one continuous null is found through calculation processing, the first data is corrected, and the second data is again calculated from the corrected first data. A method for producing a high-density pattern film, characterized in that the first data is modified and used as pattern film production data, and a pattern film is produced from the pattern film production data.
JP61313815A 1986-12-26 1986-12-26 Method of forming high density pattern film for printed wiring board Granted JPS63164488A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61313815A JPS63164488A (en) 1986-12-26 1986-12-26 Method of forming high density pattern film for printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61313815A JPS63164488A (en) 1986-12-26 1986-12-26 Method of forming high density pattern film for printed wiring board

Publications (2)

Publication Number Publication Date
JPS63164488A JPS63164488A (en) 1988-07-07
JPH0451869B2 true JPH0451869B2 (en) 1992-08-20

Family

ID=18045846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61313815A Granted JPS63164488A (en) 1986-12-26 1986-12-26 Method of forming high density pattern film for printed wiring board

Country Status (1)

Country Link
JP (1) JPS63164488A (en)

Also Published As

Publication number Publication date
JPS63164488A (en) 1988-07-07

Similar Documents

Publication Publication Date Title
US4543715A (en) Method of forming vertical traces on printed circuit board
US20010054721A1 (en) Semiconductor integrated circuit and semiconductor integrated circuit wiring layout method
JP6162043B2 (en) Electrical design apparatus, electrical design method, program, and computer-readable recording medium for electronic substrate using three-dimensional space
JPH0451869B2 (en)
JP2879237B2 (en) Printed wiring board design equipment
JP2521770B2 (en) Printed circuit board pattern wiring method
JPH0773238A (en) Unnecessary land deletion system
US20030102159A1 (en) Optimum power and ground bump pad and bump patterns for flip chip packaging
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
JP3140869B2 (en) Printed wiring board design support system
JP3069422B2 (en) Method and apparatus for pattern design processing of multilayer printed wiring board
JPS5910767Y2 (en) Multilayer printed wiring structure
JP3000799B2 (en) Printed wiring board wiring design equipment
JP2005309874A (en) CAD system for electronic circuit board, computer program used therefor, and method for manufacturing electronic circuit board
JPS6381891A (en) Printed wiring board and method of editing data for making pattern film of the board
JP4230342B2 (en) Printed wiring board design program and recording medium recording the design program
JP2006156512A (en) Printed wiring board
JP2005309873A (en) CAD system for electronic circuit board, computer program used therefor, and method for manufacturing electronic circuit board
JPH0754532B2 (en) Multi-layer simultaneous wiring method
JPH07271843A (en) Pattern display method for multilayer printed circuit board design
JPH04151774A (en) Wiring method for unwired section of multilayered printed circuit board
JPH0550028B2 (en)
JPS6358854A (en) Component arrangement and formation system
JPH0154747B2 (en)
Cullyer et al. Computer aided layout of microcircuits

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term