JPH0452648B2

JPH0452648B2 -

Info

Publication number: JPH0452648B2
Application number: JP57143067A
Authority: JP
Inventors: Mitsuo Oosawa
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-08-18
Filing date: 1982-08-18
Publication date: 1992-08-24
Also published as: JPS5933913A

Description

【発明の詳細な説明】産業上の利用分野本発明は、バイポーラ・トランジスタが用いら
れて構成され、共通の入力信号が共給される相補
関係をなす２つの差動増幅部を具備して、各差動
増幅部にカレント・ミラー回路で形成された出力
信号導出部が設けられたトランジスタ増幅回路に
関する。

背景技術とその問題点ハイポーラ・トランジスタが用いられて構成さ
れ、演算増幅回路として機能するトランジスタ増
幅回路が、集積回路の発展のもとに各種提案され
ている。斯かるトランジスタ増幅回路は、通常、
入力段に差動増幅部を備えた構成とされるが、従
来知られているものは、全体の構成が極めて複雑
であるに加えて、通常、高い電源電圧を必要とす
るものとなつている。また、入力段の差動増幅部
を動作状態とするため、差動増幅部を形成する一
対のトランジスタのベース電流を入力バイアス電
流として流す必要があるが、出力特性に悪影響を
及ぼすことになる、両トランジスタに対する入力
バイアス電流の差、即ち、入力オフセツト電流が
比較的大であるものが多い。さら、差動増幅部か
ら出力信号を導出する出力信号導出部をカレン
ト・ミラー回路で形成することにより、利得の増
大をはかるようにして、比較的低い電源電圧のも
とに於いても、以下的大なる振幅の出力信号が得
られるようになされたものが、それらも出力歪特
性が良好でない、高周波特性が良好でない温度変
化に対する特性補償が不充分である等々の問題点
を伴つており、いずれのものも、その使用にあた
つて種々の不便をきたしている。

発明の目的斯かる点に鑑み本発明は、入力段差動増幅部と
この差動増幅部に接続されたカレント・ミラー回
路で形成された出力信号導出部を備え、差動増幅
部に於ける入力バイアス電流が極めて小とされ
て、入力バイアス電流及び入力オフセツト電流の
悪影響が著しく低減せしめられ、かつ比較的低い
電源電圧のもとに於いても、差動増幅部及びカレ
ント・ミラー回路による出力信号導出部が直接性
良好な動作を行い、しかも、温度変化に対する特
性補償も充分なされて、歪のない良質な出力信号
が得られるようにされた、新規な構成を有するト
ランジスタ増幅回路を提供することを目的とす
る。

発明の概要本発明に係るトランジスタ増幅回路は、ベース
に入力信号が供給される第１及び第２のトランジ
スタを含んで形成された第１の差動増幅部と、ベ
ースに第１及び第２のトランジスタと共通の入力
信号が供給され、夫々第１及び第２のトランジス
タと相補関係をなす第３及び第４のトランジスタ
を含んで形成された第２の差動増幅部が配され、
第１の差動増幅部の出力部に接続されたダイオー
ド接続された第５のトランジスタ及び第５のトラ
ンジスタとベースが共通接続された第６のトラン
ジスタを含む第１のカレント・ミラー回路と、第
２の差動増幅部の出力部に接続されたダイオード
接続された第７のトランジスタ及び第７のトラン
ジスタとベースが共通接続された第８のトランジ
スタを含む第２のカレント・ミラー回路とが設け
られ、また、第６のトランジスタにカスコード接
続された第９のトランジスタと、第８のトランジ
スタにカスコード接続された第10のトランジスタ
とが設けられる。さらに、本発明に係るトランジ
スタ増幅回路にあつては、各々がPN接合順方向
電圧を発生する素子を含んで形成され、夫々第９
のトランジスタのベース及び第10のトランジスタ
のベースにバイアス電圧を印加する第１及び第２
のバイアス回路と、同じく各々がPN接合順方向
電圧を発生する素子を含んで形成され、夫々第１
及び第２のトランジスタのコレクタ・エミツタ間
電圧を所定値にするバイアス電圧及び第３及び第
４のトランジスタのコレクタ・エミツタ間電圧を
所定値にするバイアス電圧を供給する第３及び第
４のバイアス回路が設けられて、これら第１及び
第４のバイアス回路に共通の定電流を流す第１の
定電流源と第２及び第３のバイアス回路に共通の
定電流を流す第２の定電流源とが配され、上述の
第９及び第10のトランジスタの出力部に共通の出
力端子部が設けられて構成される。このように構
成されることにより、第１及び第２の差動増幅部
を形成するトランジスタのベース電流が互いに逆
方向となつて入力バイアス電流が零または極めて
小となることになり、入力バイアス電流及び入力
オフセツト電流の悪影響が著しく低減され、ま
た、第１及び第２の差動増幅部及びそれらに接続
された出力信号導出部を形成する各カレント・ミ
ラー回路が直線性良好な動作を行つて、歪のない
質の良い増幅出力が得られるのである。

実施例以下、図を参照して本発明の実施例について述
べる。

図は本発明に係るトランジスタ増幅回路の一例
を示す。ここで、NPNトランジスタ１及び２は
第１の差動増幅部を形成しており、これらトラン
ジスタ１及び２のエミツタが共通接続され、ま
た、夫々のベースは差動入力信号が供給される一
対の入力端子３及び４に接続される。トランジス
タ１及び２の共通接続されたエミツタと負電源−
Ｖとの間に接続されたNPNトランジスタ５は、
そのベースに接続されたダイオード接続のNPN
トランジスタ６により規定される一定の電流２I_p
を流す定電流源を形成している。トランジスタ６
には、正電源＋Ｖと設置電位部との間に接続され
たPNPトランジスタ７及び８と、エミツタが抵
抗９を介して正電源＋Ｖに、ベースがトランジス
タ７のベースに、そして、コレクタがトランジス
タ６のコレクタに、夫々、接続されたPNPトラ
ンジスタ１０とで形成される定電流源部から、一
定の電流２I_pが供給される。そして、トランジス
タ５及び６の夫々のエミツタと負電源−Ｖとの間
の抵抗１１及び１２は、互いにしい抵抗値R₁を
有するものとされている。

また、PNPトランジスタ１３及び１４は第２
の差動増幅部を形成しており、これらトランジス
タ１３及び１４のエミツタが共通接続され、ま
た、夫々のベースは、上述のトランジスタ１及び
２の夫々のベースとともに、入力端子３及び４に
接続される。トランジスタ１３及び１４の共通接
続されたエミツタと正電源＋Ｖとの間に接続され
たPNPトランジスタ１５は、そのベースが、ト
ランジスタ１０のベースとともに、トランジスタ
７のベースに接続されて、一定の電流２I_pを流す
定電流源を形成している。ここで、このトランジ
スタ１５のエミツタと正電源＋Ｖとの間の抵抗１
６は、トランジスタ１０に接続された抵抗９と等
しい抵抗値R₂を有するものとされている。

このようにして、相補関係にあるトランジスタ
１及び２とトランジスタ１３及び１４とは、入力
端子３及び４に対して並列的接続された、互いに
相補関係をなす２つの差動増幅部を形成してるの
である。

第１の差動増幅部を形成するトランジスタ１及
び２の夫々のコレクタには、ベース接地形とされ
たNPNトランジスタ１７及び１８の夫々のエミ
ツタが接続され、トランジスタ１と１７とで、及
び、トランジスタ２と１８とで、夫々、カスコー
ド接続部が形成されている。そして、トランジス
タ１７のコレクタ、即ち、トランジスタ１及び２
を含んで形成される第１の差動増幅部の出力部の
一方に、PNPトランジスタ１９，２０及び２１
よつて形成される出力信号導出部が接続される。
トランジスタ１９及び２０はカレント・ミラー回
路を形成しており、その一方の電流路を形成する
ダイオード接続されたトランジスタ１９のコレク
タがトランジスタ１７のコレクタに接続され、ま
た、その他方の電流路を形成するトランジスタ２
０のコレクタには、このトランジスタ２０ととも
にカスコード接続部を形成するトランジスタ２１
のエミツタが接続される。これらトランジスタ１
９及び２０の夫々のエミツタは、互いに等しい抵
抗値R₃を有する抵抗２２及び２３を介して正電
源＋Ｖに接続される。そして、トランジスタ２１
のコレクタは出力端子２４に接続されている。

また、トランジスタ１８のコレクタ、即ち、ト
ランジスタ１及び２を含んで形成される第１の差
動増幅部の出力部の他方には、上述のトランジス
タ１９，２０及び２１に相当する、カレント・ミ
ラー回路を形成するPNPトランジスタ２５及び
２６、及び、PNPトランジスタ２７で形成され
る出力信号導出部が接続される。トランジスタ２
５及び２６のエミツタには、抵抗２２及び２３に
相当する、抵抗値R₃を有する抵抗２８及び２９
が夫々接続され、トランジスタ２７のコレクタは
出力端子３０に接続される。

トランジスタ１７及び１８の夫々のベースは共
通接続され、これらベースとトランジスタ１及び
２の共通接続されたエミツタとの間に、NPNト
ランジスタ３１及び３２で形成された２つの
NPN接合順方向電圧を発生する素子と、PNPト
ランジスタ３３と、そのベースに接続されたバツ
フア抵抗３４とで形成されるバイアス回路が接続
される。このバイアス回路は、トランジスタ３
１，３２及び３３に電流が流れるとき、トランジ
スタ１７及び１８のベースとトランジスタ１及び
２のエミツタとの間に、トランジスタ３１のベー
ス・エミツタ間に於けるPN接合順方向電圧（ベ
ース・エミツタ間電圧）とトランジスタ３２のベ
ース・エミツタ間電圧とトランジスタ３３のベー
ス・エミツタ間電圧との和の電圧を印加する。
（但し、トランジスタ３３のベース電流によるバ
ツフア抵抗３４に於ける電圧降下は無視する。）
そして、トランジスタ３１及び３２の共通接続さ
れたコレクタには、ベースが、トランジスタ１０
及び１５と同様に、トランジスタ７のベースに接
続され、エミツタが抵抗３５を介して正電源＋Ｖ
に接続されて、定電流源を形成するPNPトラン
ジスタ３６のコレクタが接続される。ここで、抵
抗３５は、抵抗９及び１６の抵抗値R₂の２倍の
抵抗値２R₂を有するものとされ、従つて、トラ
ンジスタ３６はトランジスタ３１及び３２による
合成回路及びトランジスタ３３に、トランジスタ
１０及び１５が供給する電流２I_pの1/2の電流、
即ち、一定の電流I_pを流す。

一方、第２の差動増幅部を形成するトランジス
タ１３及び１４の夫々のコレクタには、ベース接
地形とされたPNPトランジスタ３７及び３８の
夫々のエミツタが接続され、トランジスタ１３と
３７とで、及びトランジスタ１４と３８とで、
夫々、カスコード接続部が形成されている。そし
て、トランジスタ３７のコレクタ、即ち、トラン
ジスタ１３及び１４を含んで形成される第２の差
動増幅部の出力部の一方に、NPNトランジスタ
３９，４０及び４１によつて形成される出力信号
導出部が接続される。トランジスタ３９及び４０
はカレント・ミラー回路を形成しており、その一
方の電流路を形成するダイオード接続されたトラ
ンジスタ３９のコレクタがトランジスタ３７のコ
レクタに接続され、また、その他方の電流路を形
成するトランジスタ４０のコレクタには、このト
ランジスタ４０とともにカスコード接続部を形成
するトランジスタ４１のエミツタが接続される。
これらトランジスタ３９及び４０の夫々のエミツ
タは、互いに等しい抵抗値R₃を有する抵抗４２
及び４３を介して負電圧−Ｖに接続される。そし
て、トランジスタ４１のコレクタは、上述のトラ
ンジスタ２１のコレクタとともに、出力端子２４
に接続されている。

また、トランジスタ３８のコレクタ、即ち、ト
ランジスタ１３及び１４を含んで形成される第２
の差動増幅部の出力部の他方にも、上述のトラン
ジスタ３９，４０及び４１に相当する、カレン
ト・ミラー回路を形成するNPNトランジスタ４
４及び４５、及び、NPNトランジスタ４６で形
成される出力信号導出部が接続される。トランジ
スタ４４及び４５のエミツタには、抵抗４２及び
４３に相当する、抵抗値R₃を有する抵抗４７及
び４８が夫々接続され、トランジスタ４６のコレ
クタは、上述のトランジスタ２７のコレクタとと
もに、出力端子３０に接続される。

トランジスタ３７及び３８の夫々のベースは共
通接続され、これらベースとトランジスタ１３及
び１４の共通接続されたエミツタとの間に、
PNPトランジスタ４９及び５０で形成された２
つのPN接合順方向電圧を発生する素子と、NPN
トランジスタ５１と、そのベースに接続されたバ
ツフア抵抗５２とで形成されるバイアス回路が接
続される。このバイアス回路はトランジスタ５
１，５０及び５９に電流が流れるとき、トランジ
スタ１３及び１４のエミツタとトランジスタ３７
及び３８のベースの間に、トランジスタ５１のベ
ース・エミツタ間電圧とトランジスタ５０のベー
ス・エミツタ間電圧とトランジスタ４９のベー
ス・エミツタ間電圧との和の電圧を印加する。
（但し、トランジスタ５１のベース電流によるバ
ツフア抵抗５２に於ける電圧降下は無視する。）
そしてトランジスタ４９及び５０の共通接続され
たコレクタには、ベースが、トランジスタ５と同
様に、トランジスタ６のベースに接続され、エミ
ツタが抵抗５３を介して負電源−Ｖに接続され
て、定電流源を形成するNPNトランジスタ５４
のコレクタが接続される。ここで、抵抗５３は、
抵抗１１の抵抗値R₁の２倍の抵抗値２R₁を有す
るものとされ、従つて、トランジスタ５４はトラ
ンジスタ５１及びトランジスタ４９及び５０によ
る合成回路に、トランジスタ５が供給する電流２
I_pの1/2の電流、即ち、一定の電流I_pを流す。

また、抵抗値R₃を有する抵抗５５及びダイオ
ード接続されて、PN接合順方向電圧を発生する
素子とされた、PNPトランジスタ５６及び５７
で形成されたバイアスが設けられ、その一端が上
述のトランジスタ５１のコレクタに接続される。
従つて、このバイアス回路には、定電流源を形成
するトランジスタ５４によりトランジスタ５１及
びトランジスタ４９及び５０の合成回路を流れ
る、定電流I_pが流れることになる。即ち、トラン
ジスタ５４により形成される定電流源は、トラン
ジスタ５６及び５７を含んで形成されるバイアス
回路とトランジスタ４９，５０及び５１を含んで
形成されるバイアス回路とに共通の定電流I_pを流
しているのである。そしてトランジスタ５７のそ
のコレクタと接続されたベースがトランジスタ２
１及び２７のベースに接続されて、トランジスタ
２１及び２７のベースに所定のバイアス電圧が印
加される。

さらに、上述のトランジスタ５６及び５７を含
んで形成されるバイアス回路と同様に、抵抗値
R₃を有する抵抗５８及びダイオード接続されて、
PN接合順方向電圧を発生する素子とされた、
NPNトランジスタ５９及び６０で形成されたバ
イアス回路が設けられ、その一端が上述のトラン
ジスタ３３のコレクタに接続される。従つて、こ
のバイアス回路には、定電流源を形成するトラン
ジスタ３６によりトランジスタ３１及び３２の合
成回路及びトランジスタ３３を流れる、定電流源
I_pが流れることになる。即ち、トランジスタ３６
により形成される定電流源は、トランジスタ５９
及び６０を含んで形成されるバイアス回路とトラ
ンジスタ３１，３２及び３３を含んで形成される
バイアス回路とに共通の定電流I_pを流しているの
である。そしてトランジスタ６０のそのコレクタ
と接続されたベースがトランジスタ４１及び４６
のベースに接続されて、トランジスタ４１及び４
６のベースに所定のバイアス電圧が印加されるの
である。

以上の如くの構成に於いて、入力端子３及び４
に入力信号が供給されないとき、即ち、無信号時
に於いては、第１及び第２の差動増幅部はバラン
ス状態にあり、トランジスタ１及び２には、
夫々、トランジスタ１９及び１７、及びトランジ
スタ２５及び１８を通じて、電流値を略I_pとする
一定のアイドリング電流が流れ、また、トランジ
スタ１３及び１４にも、夫々、トランジスタ３７
及び３９、及び、トランジスタ３８及び４４を通
じて、電流値を略I_pとする一定のアイドリング電
流が流れる。そしてこのとき、入力端子３を通じ
て流れるトランジスタ１のベースからエミツタ、
のベース電流とトランジスタ１３のエミツタから
ベースへのエース電流とは互いに逆方向となり、
トランジスタ１及び１３の夫々の特性が完全に均
等であれば、両ベース電流が等しくなり、入力端
子３に於いては両ベース電流が打消し合つて零と
なるが、通常、トランジスタ１及び１３の夫々の
特性は略均等とされるも完全に均等にはならない
ので、両ベース電流が微小な差を有するものとな
り、入力端子３には両ベース電流の差分の微小電
流が流れることになる。また、入力端子４を通じ
て流れるトランジスタ２のベースからエミツタへ
のベース電流とトランジスタ１４のエミツタから
ベースへのベース電流についても同様となり、入
力端子４には両ベース電流の差分の微小電流が流
れることとなる。このため、入力端子３及び４を
通じて流れる第１及び第２の差動増幅部に対する
入力バイアス電流は、極めて小なるものとされる
ことになり、これら両入力バイアス電流の差の電
流である入力オフセツト電流も、零もしくは極め
て微小なものとなる。従つて、入力バイアス電流
及び入力オフセツト電流が及ぼす悪影響が効果的
に抑圧されることになる。

そして、入力端子３及び４に差動入力信号が供
給されると、トランジスタ１及び２には、この差
動入力信号に応じて変化する作動電流が流れ、ま
た、トランジスタ１３及び１４にも、トランジス
タ１及び２を流れる作動電流と相補関係をもつて
変化する差動電流が流れる。

トランジスタ１及び２を流れる差動電流は、
夫々、トランジスタ１９及び１７、及び、トラン
ジスタ２５及び１８を流れ、トランジスタ１９と
２０及びトランジスタ２５と２６は夫々カレン
ト・ミラー回路を形成していて、出力端子２４及
び３０に次段の回路等の負荷が接続された場合に
は、トランジスタ２０及び２６には、理想的に
は、トランジスタ１９及び２５を流れる電流と同
じ電流が夫々流れるので、トランジスタ２０と２
１及びトランジスタ２６と２７に、トランジスタ
１及び２を流れる差動電流と同じ出力電流が流れ
ることになる。また、トランジスタ１３及び１４
を流れる差動電流はトランジスタ３９及び３７、
及び、トランジスタ４４及び３８を流れ、これに
もとずき、上述と同様にして、トランジスタ４０
と４１及びトランジスタ４５と４６にも、トラン
ジスタ１３及び１４を流れる差動電流と同じ出力
電流が流れることになる。これにより、相補関係
を有した出力電流が流れるトランジスタ２１と４
１の夫々のコレクタに共通に接続された出力端子
２４及び同じく相補関係を有した出力電流が流れ
るトランジスタ２７と４６の夫々のコレクタに共
通に接続された出力端子３０に、増幅された出力
信号が得られるのである。この場合、正電源＋Ｖ
及び負電源−Ｖの電圧値が比較的低くても、電圧
の有効利用がはかられて、出力信号の振幅は充分
大なるものとなる。

ここで、第１の差動増幅部の出力部を形成する
トランジスタ１７に接続された出力信号導出部に
ついて考察すると、無信号時には、カレント・ミ
ラー回路を形成するトランジスタ１９及び２０、
抵抗２２及び２３、及び、トランジスタ２１の
夫々には一定のアイドリング電流I_pが流れてい
る。このカレント・ミラー回路を形成するトラン
ジスタ１９のコレクタ電圧V_c1は、正電源＋Ｖの
電圧V_Vから抵抗２２の両端電圧V_r1及びトランジ
スタ１９のベース・エミツタ間電圧V_BE1を引いた
値となる。即ち、 V_c1＝V_V−（V_r1＋V_BE1）となる。一方、カレント・ミラー回路を形成する
他のトランジスタ２０のコレクタ電圧V_c2は、ト
ランジスタ２１のベースにトランジスタ５７のベ
ースが接続されてバイアス電圧が印加されている
ので、正電源＋Ｖの電圧V_Vから抵抗５５の両端
電圧V_r2とトランジスタ５６及び５７の夫々のベ
ース・エミツタ間電圧V_BE2及びV_BE3とを引き、さ
らにトランジスタ２７のベース・エミツタ間電圧
V_BE4を加えた値となる。即ち、 V_c2＝V_V−（V_r2＋V_BE2＋V_BE3）＋V_BE4 となる。ここで、抵抗２２及び５５の抵抗値はと
もにR₃であり、これら、さらに、トランジスタ
１９，２１，５６及び５７にはともに電流I_pが流
れていて、V_r1とV_r2とは等しくなるので、これ
をV_rとし、また、V_BE1，V_BE2，V_BE3及びV_BE4は互
いに等しい値となるので、これをV_BEとすると、 V_c2＝V_c2＝V_V−（V_r＋V_BE）となる。即ち、トランジスタ１９のコレクタ電圧
とトランジスタ２０のコレクタ電圧とが等しくさ
れているのである。また、抵抗２３の抵抗値も
R₃となつているので、抵抗２３の両端電圧もV_r
となり、トランジスタ１９のコレクタ・エミツタ
間電圧とトランジスタ２０のコレクタ・エミツタ
間電圧とは等しくされている。

このため、トランジスタ１９とトランジスタ２
０とは、両者のコレクタ電圧が等しくされ、両者
のコレクタ・エミツタ間電圧が等しくされた状態
で動作せしめられることになるので、動作特性が
一致せしめられたものとなり、これらによつて形
成されるカレント・ミラー回路は、正確なカレン
ト・ミラー動作を行い、直線性に優れたものとな
る。また、トランジスタ２０のコレクタにトラン
ジスタ２１が接続されて、カスコード接続部が形
成されていることは、トランジスタ２０のコレク
タが出力端子２４の電圧変化の影響を受けないこ
とになり、この点からも良好なカレント・ミラー
動作が行われることになる。

また、トランジスタ１８に接続された出力信号
導出部に於いても、これが上述のトランジスタ１
７に接続された出力信号導出部と全く同様に構成
されていることからして明らかな如く、上述と同
様にして、トランジスタ２５とトランジスタ２６
とは、両者のコレクタ電圧が等しくされ、両者の
コレクタ・エミツタ間電圧が等しくされた状態で
動作せしめられることになつて、動作特性が一致
せしめられたものとなる。さらに、トランジスタ
２７による効果もトランジスタ２１の効果と同様
である。

次に、第２の差動増幅部の出力部を形成するト
ランジスタ３７に接続された出力信号導出部につ
いて考察すると、無信号時には、カレント・ミラ
ー回路を形成するトランジスタ３９及び４０、抵
抗４２及び４３、及び、トランジスタ４１の夫々
には一定のアイドリング電流I_pが流れている。そ
して、トランジスタ３９のコレクタ電圧V_c3は、
負電源−Ｖの電圧−V_Vから抵抗４２の両端電圧
V_r3及びトランジスタ３９のベース・エミツタ間
電圧V_BE5を加えた値となる。即ち、 V_c3＝−V_V＋V_r3＋V_BE5 となる。一方、トランジスタ４０のコレクタ電圧
V_c4は、トランジスタ４１のベースにトランジス
タ６０のベースが接続されてバイアス電圧が印加
されているので、負電源−Ｖの電圧−V_Vに抵抗
４８の両端電圧V_r4とトランジスタ５９及び６０
の夫々のベース・エミツタ間電圧V_BE6及びV_BE7と
を加え、さらに、トランジスタ４１のベース・エ
ミツタ間電圧V_BE8を引いた値となる。即ち、 V_c4＝−V_V＋V_r4＋V_BE6＋V_BE7−V_BE8 となる。ここで、抵抗４２及び４８の抵抗値はと
もにR₃であり、これら、さらに、トランジスタ
３９，４１，５９及び６０にはともに電流I_pが流
れていて、V_r3とV_r4とは等しい値V_rとなり、ま
た、V_BE5，V_BE6，V_BE7及びV_BE8は互いに等しい値
となるので、これをV_BEとすると、 V_c3＝V_c4＝−V_V＋V_r＋V_BE となる。即ち、トランジスタ３９のコレクタ電圧
とトランジスタ４０のコレクタ電圧とが等しくさ
れているのである。また、抵抗４３の抵抗値も
R₃となつているので、抵抗４３の両端電圧もV_r
となり、トランジスタ３９のコレクタ・エミツタ
間電圧とトランジスタ４０のコレクタ・エミツタ
間電圧とは等しくされている。

このため、トランジスタ３９とトランジスタ４
０とは、両者のコレクタ電圧が等しくされ、両者
のコレクタ・エミツタ間電圧が等しくされた状態
で動作せしめられることになるので、動作特性が
一致せしめられたものとなり、これらによつて形
成されるカレント・ミラー回路は、正確なカレン
ト・ミラー動作を行い、直線性に優れたものとな
る。また、トランジスタ４０のコレクタにトラン
ジスタ４１が接続されて、カスコード接続部が形
成されていることは、トランジスタ４０のコレク
タが出力端子２４の電圧変化の影響を受けないこ
とになり、この点からも良好なカレント・ミラー
動作が行われることになる。

また、トランジスタ３８に接続された出力信号
導出部に於いても、これが上述のトランジスタ３
７に接続された出力信号導出部と全く同様に構成
されていることからして明らかな如く、上述と同
様にして、トランジスタ４４とトランジスタ４５
とは、両者のコレクタ電圧が等しくされ、両者の
コレクタ・エミツタ間電圧が等しくされた状態で
動作せしめられることになつて、動作特性が一致
せしめられたものとなる。さらに、トランジスタ
４６による効果もトランジスタ４１の効果と同様
である。

以上により、出力端子２４及び３０からは、電
圧の有効利用がはかられて得られ、入力信号に忠
実に対応した歪のない増幅出力が導出される。

なお、正電源＋Ｖ及び負電源−Ｖの電圧が比較
的低いものとされるときには、トランジスタ１及
び２、及び、トランジスタ１３及び１４は夫々小
なるコレクタ・エミツタ間電圧をもつて動作する
ことになる。このため、例えば、入力端子３及び
４に供給される差動入力信号が同相成分を含むも
のであつて、そのためトランジスタ１及び２、及
び、トランジスタ１３及び１４のエミツタ電位が
変動し、その結果、それらのコレクタ・エミツタ
間電圧が変化する場合には、トランジスタ１及び
２、及び、トランジスタ１３及び１４の夫々の出
力特性の変動をきたして出力歪を生ずることにな
る。しかしながら、本例に於いては、トランジス
タ３１，３２及び３３を含んで形成されるバイア
ス回路、及び、トランジスタ４９，５０及び５１
を含んで形成されるバイアス回路の存在により、
トランジスタ１７及び１８の共通接続されたベー
スとトランジスタ１及び２の共通接続されたエミ
ツタとの間の電圧が、定電流I_pが流れるトランジ
スタ３１，３２及び３３の夫々のベース・エミツ
タ間電圧にもとずく一定値に固定され、また、ト
ランジスタ３７及び３８の共通接続されたベース
とトランジスタ１３及び１４の共通接続されたエ
ミツタとの間の電圧が、定電流I_pが流れるトラン
ジスタ４９，５０及び５１の夫々のベース・エミ
ツタ間電圧にもとずく一定値に固定される。これ
により、トランジスタ１及び２の夫々のコレク
タ・エミツタ間電圧が、上述の一定値から一定の
値をとるトランジスタ１７のベース・エミツタ間
電圧を減じた値及び上述の一定値から一定の値を
とるトランジスタ１８のベース・エミツタ間電圧
を減じた値に設定され、また、トランジスタ１３
及び１４の夫々のコレクタ・エミツタ間電圧が、
上述の一定値から一定の値をとるトランジスタ３
７のベース・エミツタ間電圧を減じた値及び上述
の一定値から一定の値をとるトランジスタ３８の
ベース・エミツタ間電圧を減じた値に設定され
る。従つて、例えば、差動入力信号が同相成分を
含み、トランジスタ１及び２、及び、トランジス
タ１３及び１４のエミツタ電位が変動するような
場合にも、それらのコレクタ・エミツタ間電圧は
変化せず、トランジスタ１及び２、及び、トラン
ジスタ１３及び１４は、直線性良好な増幅動作を
行つて、出力歪を生じない。

さらに、本例に於いては、トランジスタ１及び
２にベース接地形のトランジスタ１７及び１８が
夫々接続され、また、トランジスタ１３及び１４
にベース接地形のトランジスタ３７及び３８が
夫々接続されて、カスコード接続部が形成されて
いるので、電圧帰還率が小さくなつて高周波信号
まで増幅でき、広帯域増幅が実現される。

さらにまた、トランジスタ１及び２の夫々にそ
れらの共通接続されたエミツタに接続されたトラ
ンジスタ５により形成される定電流源により流さ
れる定電流I_p、トランジスタ１３及び１４の夫々
にそれらの共通接続されたエミツタに接続された
トランジスタ１５により形成される定電流源によ
り流される定電流I_p、トランジスタ３１，３２及
び３３を含むバイアス回路及びトランジスタ５９
及び６０を含むバイアス回路に、トランジスタ３
６により形成される定電流源により共通に流され
る定電流I_p、及び、トランジスタ５６及び５７を
含むバイアス回路及びトランジスタ４９，５０及
び５１を含むバイアス回路に、トランジスタ５４
で形成される定電流源により共通に流される定電
流I_pは、回路構成上、実質的に同一の定電流源か
ら供給されることになるので、温度特性も一致す
るものとなり、これらの電流が流れる各トランジ
スタのベース・エミツタ間電圧のばらつき等が防
止されて、回路の温度変化に体する特性補償も充
分行われるようにされている。

応用例本発明に係るトランジスタ増幅回路は、汎用演
算増幅回路として各種用途に適用し得るものであ
り、例えば、音声信号に対する電力増幅回路系の
初段増幅部を構成するに好適である。

発明の効果以上の説明から明らかな如く、本発明に係るト
ランジスタ増幅回路は、入力部に於ける差動増幅
部に対する入力バイアス電流が極めて小となり、
演算増幅回路として動作するに対し、入力バイア
ス電流及び入力オフセツト電流が及ぼす悪影響が
低減されて、優れた出力特性が得られるものとな
る。また、差動増幅部及びその出力部に接続され
たカレント・ミラー回路を含んで形成される出力
信号導出部が、それらに対して設けられた所定の
バイアス回路の働きにより、比較的低い電源電圧
のもとに於いても直線性良好な動作を行うものと
され、比較的大なる電圧振幅を有した、入力信号
に忠実に対応した歪のない増幅出力を供給するこ
とができる。さらに、斯かる各バイアス回路に
は、差動増幅部に於けるアイドリング電流に関連
する、温度特性が一致するものとされた定電流が
流されるので、差動増幅部及び出力信号導出部を
形成する各トランジスタと各バイアス回路を形成
する各トランジスタのベース・エミツタ間電圧の
ばらつきが防止されて、各部の電圧設定が安定に
なされる。

【図面の簡単な説明】

図は本発明に係るトランジスタ増幅回路の一例
を示す接続図である。図中、１及び２は第１の差動増幅部を形成する
NPNトランジスタ、３及び４は入力端子、５及
び５４は夫々定電流源を形成するNPNトランジ
スタ、１３及び１４は第２の差動増幅部を形成す
るPNPトランジスタ、１５及び３６は夫々定電
流源を形成するPNPトランジスタ、１９及び２
０、及び、２５及び２６は夫々カレント・ミラー
回路を形成するPNPトランジスタ、２１及び２
７は夫々トランジスタ２０及び２６とともにカス
コード接続部を形成するPNPトランジスタ、２
４及び３０は出力端子、３１，３２，５９及び６
０は夫々PN接合順方向電圧を発生する素子とし
てのNPNトランジスタ、３９及び４０、及び、
４４及び４５は夫々カレント・ミラー回路を形成
するNPNトランジスタ、４１及び４６は夫々ト
ランジスタ４０及び４５とともにカスコード接続
部を形成するNPNトランジスタ、４９，５０，
５６及び５７は夫々PN接合順方向電圧を発生す
る素子としてのPNPトランジスタである。

Claims

【特許請求の範囲】１ベースに入力信号が供給される第１及び第２
のトランジスタを含んで形成された第１の差動増
幅部と、ベースに上記第１及び第２のトランジスタと共
通の入力信号が供給され、夫々上記第１及び第２
のトランジスタと相補関係をなす第３及び第４の
トランジスタを含んで形成された第２の差動増幅
部と、ダイオード接続された第５のトランジスタ及び
該第５のトランジスタとベースが共通接続された
第６のトランジスタを含み、上記第５のトランジ
スタが上記第１の差動増幅部の出力部に接続され
て形成された第１のカレント・ミラー部と、ダイオード接続された第７のトランジスタ及び
該第７のトランジスタとベースが共通接続された
第８のトランジスタを含み、上記第７のトランジ
スタが上記第２の差動増幅部の出力部に接続され
て形成された第２のカレント・ミラー部と、上記第６のトランジスタにカスコード接続され
た第９のトランジスタと、上記第８のトランジスタにカスコード接続され
た第10のトランジスタと、 PN接合順方向電圧を発生する素子を含んで形
成され、上記第９のトランジスタに対するベー
ス・バイアス電圧を供給する第１のバイアス回路
部と、 PN接合順方向電圧を発生する素子を含んで形
成され、上記第10のトランジスタに対するベー
ス・バイアス電圧を供給する第２のバイアス回路
部と、 PN接合順方向電圧を発生する素子を含んで形
成され、上記第１及び第２のトランジスタの夫々
のコレクタ・エミツタ間電圧を所定値にするバイ
アス電圧を供給する第３のバイアス回路部と、 PN接合順方向電圧を発生する素子を含んで形
成され、上記第３及び第４のトランジスタの夫々
のコレクタ・エミツタ間電圧を所定値にするバイ
アス電圧を供給する第４のバイアス回路部と、上記第１及び第４のバイアス回路部に共通の定
電流を流す第一の定電流源部と、上記第２及び第３のバイアス回路部に共通の定
電流を流す第２の定電流源部と、上記第９及び第10のトランジスタの夫々の出力
部に共通に設けられた出力端子部と、を備えて構成されるトランジスタ増幅回路。