JPH0452656B2 - - Google Patents
Info
- Publication number
- JPH0452656B2 JPH0452656B2 JP3339282A JP3339282A JPH0452656B2 JP H0452656 B2 JPH0452656 B2 JP H0452656B2 JP 3339282 A JP3339282 A JP 3339282A JP 3339282 A JP3339282 A JP 3339282A JP H0452656 B2 JPH0452656 B2 JP H0452656B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- modulation
- input data
- bit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル変調装置に関するものであ
り、特に符号自体に直流成分の含まれないDCフ
リーコードの中のM2コードの変調を比較的に簡
単な回路構成で実現することができるデイジタル
変調装置を提供することにある。
り、特に符号自体に直流成分の含まれないDCフ
リーコードの中のM2コードの変調を比較的に簡
単な回路構成で実現することができるデイジタル
変調装置を提供することにある。
最近、従来の民生用ビデオテープレコーダ（以
下VTRという）に比べてカセツトサイズが小型
でしかもカメラ一体型の小型軽量である特殊
VTRの開発が行なわれている。この種のVTRは
使用目的により短時間記録再生型のものと長時間
記録再生型のものとが考えられる。当然のことな
がら、VTRは数ＭHzに及ぶ映像信号を記録再生
するために回転ヘツドで相対速度を高め周波数帯
域幅と信号Ｃ／Ｎを向上させているが、音声信号
はテープの走行方向に直接長手方向記録する方法
が採られている。しかし、前述の特殊VTRで長
時間記録再生を実現するためには、カセツトサイ
ズが小型のためテープ速度を従来VTRの1/4〜1/
５に抑える必要がある。この場合、従来の音声信
号に比べて再生帯域が数ＫHzと狭くなるだけでな
く、Ｓ／Ｎも大巾に劣化し、Hi−Fiとは程遠い
ものとなる。そこで、これら欠点を改善するだけ
でなく、より積極的に音質を向上させる方法の一
つとして、音声信号をデイジタル化し、一フイー
ルド単位の音声信号を圧縮し、テープの片側に直
接記録することが考えられている。この記録フオ
ーマツトの一例を第１図に、信号処理タイミング
の一例を第２図に示す。この場合、デイジタル信
号は直接デイジタル変調し記録する方法が採られ
るが、デイジタル変調方式も記録媒体や走行性能
に応じて各種選択する必要がある。選択に際して
は各種変調方式の中から、1.セルフクロツキング
が可能なこと、2.最小磁化反転間隔Tminが大き
いこと、即ち、最高記録周波数が低いこと、3.最
大磁化反転間隔Tmaxが小さいこと、即ち、セル
フクロツキングするための位相情報が時間的に得
得られること、4.検出窓幅TWが大きいこと、即
ち、連続性ノイズに対するＳ／Ｎがよく、又、ク
ロストークに強いこと、5.変換取扱い単位ビツト
数ｍ、ｎが小さいこと、などを考慮する必要があ
る。又、VTRの様に記録再生に交流結合素子
（例えば、回転トランスを通したヘツド）を通し
て記録電流波形を伝送する場合、直流成分を持つ
記録電流波形は歪むし、再生信号から記録電流と
同じ様な波形を再生するために積分検出を彩用す
る場合にも交流結合素子によつて失なわれた直流
成分は再生することができなくなる。従つて、符
号自体に直流成分の含まれないDCフリーコード
も重要となる。DCフリーコードとしては、最近、
デイジタルVTRの関連で各種考案されており、
例えば、1.M22.ZM、3.8−10ブロツクコード、4.
スクランブル、インタリーブNRZiなどがある。
下VTRという）に比べてカセツトサイズが小型
でしかもカメラ一体型の小型軽量である特殊
VTRの開発が行なわれている。この種のVTRは
使用目的により短時間記録再生型のものと長時間
記録再生型のものとが考えられる。当然のことな
がら、VTRは数ＭHzに及ぶ映像信号を記録再生
するために回転ヘツドで相対速度を高め周波数帯
域幅と信号Ｃ／Ｎを向上させているが、音声信号
はテープの走行方向に直接長手方向記録する方法
が採られている。しかし、前述の特殊VTRで長
時間記録再生を実現するためには、カセツトサイ
ズが小型のためテープ速度を従来VTRの1/4〜1/
５に抑える必要がある。この場合、従来の音声信
号に比べて再生帯域が数ＫHzと狭くなるだけでな
く、Ｓ／Ｎも大巾に劣化し、Hi−Fiとは程遠い
ものとなる。そこで、これら欠点を改善するだけ
でなく、より積極的に音質を向上させる方法の一
つとして、音声信号をデイジタル化し、一フイー
ルド単位の音声信号を圧縮し、テープの片側に直
接記録することが考えられている。この記録フオ
ーマツトの一例を第１図に、信号処理タイミング
の一例を第２図に示す。この場合、デイジタル信
号は直接デイジタル変調し記録する方法が採られ
るが、デイジタル変調方式も記録媒体や走行性能
に応じて各種選択する必要がある。選択に際して
は各種変調方式の中から、1.セルフクロツキング
が可能なこと、2.最小磁化反転間隔Tminが大き
いこと、即ち、最高記録周波数が低いこと、3.最
大磁化反転間隔Tmaxが小さいこと、即ち、セル
フクロツキングするための位相情報が時間的に得
得られること、4.検出窓幅TWが大きいこと、即
ち、連続性ノイズに対するＳ／Ｎがよく、又、ク
ロストークに強いこと、5.変換取扱い単位ビツト
数ｍ、ｎが小さいこと、などを考慮する必要があ
る。又、VTRの様に記録再生に交流結合素子
（例えば、回転トランスを通したヘツド）を通し
て記録電流波形を伝送する場合、直流成分を持つ
記録電流波形は歪むし、再生信号から記録電流と
同じ様な波形を再生するために積分検出を彩用す
る場合にも交流結合素子によつて失なわれた直流
成分は再生することができなくなる。従つて、符
号自体に直流成分の含まれないDCフリーコード
も重要となる。DCフリーコードとしては、最近、
デイジタルVTRの関連で各種考案されており、
例えば、1.M22.ZM、3.8−10ブロツクコード、4.
スクランブル、インタリーブNRZiなどがある。
本発明は前述のDCフリーフードの中のM2コー
ドの変調装置を比較的簡単な構成で実現するもの
であり、従来のデイジタルオーデイオテープレコ
ーダ等で使用されているMFM変調装置としても
スイツチひとつの切換で簡単に利用できる利点を
有するものである。
ドの変調装置を比較的簡単な構成で実現するもの
であり、従来のデイジタルオーデイオテープレコ
ーダ等で使用されているMFM変調装置としても
スイツチひとつの切換で簡単に利用できる利点を
有するものである。
以下、本発明のデイジタル変調装置について実
施例の図面と共に説明する。まず、MFMとM2
の変調規則を述べる。MFMはビツト“１”を反
転ありに対応させ、ビツト“Ｏ”を反転なしに対
応させる。さらにFMと同じようにビツトとビツ
トの境界でも反転させる。ただし、ビツト“Ｏ”
とビツト“Ｏ”の境界だけで反転させる。一方、
M2は１が２個以上連続したときに、最後のビツ
ト“１”による磁化反転をしたり、しなかつたり
する。反転するかしないかは信号の直流成分がで
ない様に決める。
施例の図面と共に説明する。まず、MFMとM2
の変調規則を述べる。MFMはビツト“１”を反
転ありに対応させ、ビツト“Ｏ”を反転なしに対
応させる。さらにFMと同じようにビツトとビツ
トの境界でも反転させる。ただし、ビツト“Ｏ”
とビツト“Ｏ”の境界だけで反転させる。一方、
M2は１が２個以上連続したときに、最後のビツ
ト“１”による磁化反転をしたり、しなかつたり
する。反転するかしないかは信号の直流成分がで
ない様に決める。
ここで、MFMとM2の直流成分、即ち、ベー
スライン変動の比較と変調波形の比較例を第３図
に示す。この場合の直流成分を見積もるために
は、正の最小パルス幅に対して＋１、負の最小パ
ルス幅に対して−１、その２倍のパルス幅に対し
て±２というように“電荷”を仮定して計数すれ
ばよい。この累積電荷が非常に大きくなる波形は
直流成分（ベースライン変動）を持つている。
スライン変動の比較と変調波形の比較例を第３図
に示す。この場合の直流成分を見積もるために
は、正の最小パルス幅に対して＋１、負の最小パ
ルス幅に対して−１、その２倍のパルス幅に対し
て±２というように“電荷”を仮定して計数すれ
ばよい。この累積電荷が非常に大きくなる波形は
直流成分（ベースライン変動）を持つている。
第４図は本発明のデイジタル変調装置の一実施
例を示しており、第４図において、ＡはMFM変
調回路、Ｂはゲートパルス発生回路であり、累積
電荷を計数し、累積電荷が零でない場合は連続す
るビツト“１”の最後のビツト“１”のところで
ゲートパルスを発生する。ＣはMFM変調回路と
M2変調回路とを選択するゲート回路であり、ス
イツチSWが１の場合は前述の条件ゲートパルス
の通過を妨げることでMFM変調出力を得、スイ
ツチSWが２の場合はゲートパルスを通過させ、
M2変調出力を得るものである。１は変調回路入
力端子であり、NRZで与えられる変調回路入力
信号ａが加えられる。２はクロツクパルス入力端
子であり、変調回路入力信号ａのデータの中央に
立ち上りエツジを有するクロツクパルスｂが加え
られる。このクロツクパルスｂはデータの中のビ
ツト“１”を検出するために使われる。３はクロ
ツクパルス入力端子であり、データとデータの境
界に立ち下りエツジを有するクロツクパルスｃが
加えられる。このクロツクパルスｃはビツト
“Ｏ”とビツト“Ｏ”の境界を検出するために使
われる。４はクロツクパルス入力端子であり、デ
ータクロツクの２倍のクロツクパルスＰが加えら
れる。５は変調出力端子で、M2変調出力ｑが出
力される。上記MFM変調回路Ａはインバータ１
１、遅延フリツプフロツプ（以下Ｄ−FFという）
１２，１３，１４、OR回路１５，１６、NAND
回路１７，１８、AND回路１９およびフリツプ
フロツプ（以下FFという）２０より構成されて
いる。上記NAND回路１７は変調回路入力信号
ａを遅延させたデータｈに割し、ビツト“１”の
中点情報パルスｉを出力する。上記OR回路１６
はビツト“Ｏ”とビツト“Ｏ”の境界情報パルス
ｋを出力する。上記NAND回路１８はこれら両
方のパルスをまとめたパルス１を出力するもの
で、MFM変調の場合はそのままのパルスが
AND回路１９より出力されることとなる。また
MFM変調の場合はこのAND回路１９からのパ
ルスの立ち上がりエツジで反転を繰り返えすこと
によつてFF２０からMFM変調出力が得られる。
上記ゲートパルス発生回路Ｂは単安定マルチバイ
ブレータ２１，２２、Ｄ−FF２３、AND回路２
４、NAND回路２５，２６、OR回路２７、４ビ
ツトアチプダウンカウンタ２８およびＲ−Ｓフリ
ツプフロツプ（以下Ｒ−SFFという）２９より構
成されている。また、ゲート回路Ｃはスイツチ
SWとOR回路３１で構成されている。
例を示しており、第４図において、ＡはMFM変
調回路、Ｂはゲートパルス発生回路であり、累積
電荷を計数し、累積電荷が零でない場合は連続す
るビツト“１”の最後のビツト“１”のところで
ゲートパルスを発生する。ＣはMFM変調回路と
M2変調回路とを選択するゲート回路であり、ス
イツチSWが１の場合は前述の条件ゲートパルス
の通過を妨げることでMFM変調出力を得、スイ
ツチSWが２の場合はゲートパルスを通過させ、
M2変調出力を得るものである。１は変調回路入
力端子であり、NRZで与えられる変調回路入力
信号ａが加えられる。２はクロツクパルス入力端
子であり、変調回路入力信号ａのデータの中央に
立ち上りエツジを有するクロツクパルスｂが加え
られる。このクロツクパルスｂはデータの中のビ
ツト“１”を検出するために使われる。３はクロ
ツクパルス入力端子であり、データとデータの境
界に立ち下りエツジを有するクロツクパルスｃが
加えられる。このクロツクパルスｃはビツト
“Ｏ”とビツト“Ｏ”の境界を検出するために使
われる。４はクロツクパルス入力端子であり、デ
ータクロツクの２倍のクロツクパルスＰが加えら
れる。５は変調出力端子で、M2変調出力ｑが出
力される。上記MFM変調回路Ａはインバータ１
１、遅延フリツプフロツプ（以下Ｄ−FFという）
１２，１３，１４、OR回路１５，１６、NAND
回路１７，１８、AND回路１９およびフリツプ
フロツプ（以下FFという）２０より構成されて
いる。上記NAND回路１７は変調回路入力信号
ａを遅延させたデータｈに割し、ビツト“１”の
中点情報パルスｉを出力する。上記OR回路１６
はビツト“Ｏ”とビツト“Ｏ”の境界情報パルス
ｋを出力する。上記NAND回路１８はこれら両
方のパルスをまとめたパルス１を出力するもの
で、MFM変調の場合はそのままのパルスが
AND回路１９より出力されることとなる。また
MFM変調の場合はこのAND回路１９からのパ
ルスの立ち上がりエツジで反転を繰り返えすこと
によつてFF２０からMFM変調出力が得られる。
上記ゲートパルス発生回路Ｂは単安定マルチバイ
ブレータ２１，２２、Ｄ−FF２３、AND回路２
４、NAND回路２５，２６、OR回路２７、４ビ
ツトアチプダウンカウンタ２８およびＲ−Ｓフリ
ツプフロツプ（以下Ｒ−SFFという）２９より構
成されている。また、ゲート回路Ｃはスイツチ
SWとOR回路３１で構成されている。
第５図は上述したデイジタル変調装置のM2変
調時のタイミングチヤートを示しており、符号ａ
〜ｕは第４図の符号ａ〜ｕに対応している。
調時のタイミングチヤートを示しており、符号ａ
〜ｕは第４図の符号ａ〜ｕに対応している。
次に上述したデイジタル変調装置のM2変調動
作について第４図、第５図にもとずいて詳細に説
明する。
作について第４図、第５図にもとずいて詳細に説
明する。
M2の変調規則はMFMの変調規則のうち、複
数個のビツト“１”が連続する場合、最初のビツ
ト”Ｏ”から最後のビツト“１”までの累積電荷
を計数し、これが零ではない場合は最後のビツト
“１”の反転をなしとするものと考えることがで
きる。したがつて、M2の場合は、連続するビツ
ト“１”の最後のビツト“１”を検出し、累積電
荷の状態に応じて、反転ありなしを対応させる必
要がある。このため、まず、変調回路入力信号ａ
を単安定マルチバイブレータ２１に加え変調回路
入力信号ａのデータの立ち下がりでパルスｅを作
り、単一あるいは連続するビツト“１”の最後の
ビツト“１”を検出する。このパルスｅの中から
単一のビツト“１”検出パルスを除外し、連続す
るビツト“１”の最後のビツト“１”情報を検出
するために、変調回路入力信号ａをＤ−FF１２，
１３，１４を通して1.5Tだけ遅延させたパルス
ｆを得、このパルスｆで前期パルスｅにゲートを
かけ、AND回路２４にパルスｇを得る。さらに、
累積電荷が零でない場合はこのパルスｇを使い、
前記パルス１のうちの連続するビツト“１”の最
後のビツト“１”の反転情報パルスにゲートをか
け除外する。累積電荷を計数するために、変調回
路入力信号ａをＤ−FF１２，１３を通して1.0T
だけ遅延させたパルスｈに関し、連続するビツト
“１”の最初のビツト“Ｏ”の前縁検出パルスｏ
をNAND回路２５に得、これにより４ビツトア
ツプダウンカウンタ（例えば74F191）２８をク
リヤする。このアツプダウンカウンタ２８で累積
電荷をカウントする。NAND回路２５からの前
縁検出パルスｏでクリヤされた後、データクロツ
クの２倍のクロツクｐをアツプあるいはダウンカ
ウントする。４ビツトアツプダウンカウンタ２８
の出力QA〜ＱをOR回路２７でゲートし、カウン
ト“Ｏ”を検出する。このOR回路２７の出力Ｓ
のカウント“Ｏ”と前記AND回路２４のパルス
ｇとが一致する場合は累積電荷が零となつている
ことを表わしている。ここで、AND回路２４の
パルスｇの位置でカウンタ２８のORゲート出力
Ｓが零でない場合は電荷が同極性で累積しつづけ
ることを意味するための連続するビツト“１”の
最後のビツト“１”に反転なしを対応させるため
のゲートパルスｕを発生させる必要がある。ゲー
トパルスｕはパルスｓとパルスｇよりNAND回
路２６を通してパルスｔを発生させ、Ｒ−SFF２
９をセツトする。パルスｓが零の場合は連続する
ビツト“１”の最後のビツト“１”ではそのまま
反転ありを対応させるため、Ｒ−SFF２９をリセ
ツトしておく、又、アツプダウンカウンタ２８の
アツプダウンの切り換えは変調出力ｑで行なう。
以上の動作により出力端子５にM2の変調出力が
得られる。
数個のビツト“１”が連続する場合、最初のビツ
ト”Ｏ”から最後のビツト“１”までの累積電荷
を計数し、これが零ではない場合は最後のビツト
“１”の反転をなしとするものと考えることがで
きる。したがつて、M2の場合は、連続するビツ
ト“１”の最後のビツト“１”を検出し、累積電
荷の状態に応じて、反転ありなしを対応させる必
要がある。このため、まず、変調回路入力信号ａ
を単安定マルチバイブレータ２１に加え変調回路
入力信号ａのデータの立ち下がりでパルスｅを作
り、単一あるいは連続するビツト“１”の最後の
ビツト“１”を検出する。このパルスｅの中から
単一のビツト“１”検出パルスを除外し、連続す
るビツト“１”の最後のビツト“１”情報を検出
するために、変調回路入力信号ａをＤ−FF１２，
１３，１４を通して1.5Tだけ遅延させたパルス
ｆを得、このパルスｆで前期パルスｅにゲートを
かけ、AND回路２４にパルスｇを得る。さらに、
累積電荷が零でない場合はこのパルスｇを使い、
前記パルス１のうちの連続するビツト“１”の最
後のビツト“１”の反転情報パルスにゲートをか
け除外する。累積電荷を計数するために、変調回
路入力信号ａをＤ−FF１２，１３を通して1.0T
だけ遅延させたパルスｈに関し、連続するビツト
“１”の最初のビツト“Ｏ”の前縁検出パルスｏ
をNAND回路２５に得、これにより４ビツトア
ツプダウンカウンタ（例えば74F191）２８をク
リヤする。このアツプダウンカウンタ２８で累積
電荷をカウントする。NAND回路２５からの前
縁検出パルスｏでクリヤされた後、データクロツ
クの２倍のクロツクｐをアツプあるいはダウンカ
ウントする。４ビツトアツプダウンカウンタ２８
の出力QA〜ＱをOR回路２７でゲートし、カウン
ト“Ｏ”を検出する。このOR回路２７の出力Ｓ
のカウント“Ｏ”と前記AND回路２４のパルス
ｇとが一致する場合は累積電荷が零となつている
ことを表わしている。ここで、AND回路２４の
パルスｇの位置でカウンタ２８のORゲート出力
Ｓが零でない場合は電荷が同極性で累積しつづけ
ることを意味するための連続するビツト“１”の
最後のビツト“１”に反転なしを対応させるため
のゲートパルスｕを発生させる必要がある。ゲー
トパルスｕはパルスｓとパルスｇよりNAND回
路２６を通してパルスｔを発生させ、Ｒ−SFF２
９をセツトする。パルスｓが零の場合は連続する
ビツト“１”の最後のビツト“１”ではそのまま
反転ありを対応させるため、Ｒ−SFF２９をリセ
ツトしておく、又、アツプダウンカウンタ２８の
アツプダウンの切り換えは変調出力ｑで行なう。
以上の動作により出力端子５にM2の変調出力が
得られる。
以上、詳述したように本発明によれば、比較的
簡単な構成でMFMとM2の両方の変調を得るこ
とができ、VTRのようなDC記録再生のできない
場合にも威力を発揮することができる利点を有す
る。
簡単な構成でMFMとM2の両方の変調を得るこ
とができ、VTRのようなDC記録再生のできない
場合にも威力を発揮することができる利点を有す
る。
第１図はVTRによるPCM時間軸圧縮記録例を
示し、ａはそのテープパス図、ｂはそのテープパ
ターン図、第２図ａはそのタイミングチヤート、
第２図ｂはその信号配列図、第３図はMFMと
M2のベースライン（直流）変動比較図、第４図
は本発明のデイジタル変調装置の一実施例を示す
ブロツク図、第５図はそのタイミングチヤートで
ある。 Ａ……MFM変調回路、Ｂ……ゲートパルス発
生回路、Ｃ……ゲート回路、１１……インバー
タ、１２〜１４，２３……遅延フリツプフロツ
プ、１５，１６，２７，３１……OR回路、１
７，１８，２５，２６……NAND回路、１９，
２４……AND回路、２０……フリツプフロツプ、
２１，２２……単安定マルチバイブレータ、２９
……Ｒ−Ｓフリツプフロツプ、SW……スイツ
チ。
示し、ａはそのテープパス図、ｂはそのテープパ
ターン図、第２図ａはそのタイミングチヤート、
第２図ｂはその信号配列図、第３図はMFMと
M2のベースライン（直流）変動比較図、第４図
は本発明のデイジタル変調装置の一実施例を示す
ブロツク図、第５図はそのタイミングチヤートで
ある。 Ａ……MFM変調回路、Ｂ……ゲートパルス発
生回路、Ｃ……ゲート回路、１１……インバー
タ、１２〜１４，２３……遅延フリツプフロツ
プ、１５，１６，２７，３１……OR回路、１
７，１８，２５，２６……NAND回路、１９，
２４……AND回路、２０……フリツプフロツプ、
２１，２２……単安定マルチバイブレータ、２９
……Ｒ−Ｓフリツプフロツプ、SW……スイツ
チ。
Claims (1)
- 【特許請求の範囲】 １ パルス符号変調されたデイジタル信号である
NRZの形で与えられる入力データのデータビツ
ト周期Ｔだけ遅延させたパルスと上記入力データ
のビツトの中点に位相情報を有する細い立ち上が
りパルスのNANDをとることでビツト“１”の
中点に対応したパルスを得、上記入力データを
1.5Tだけ遅延させたパルスと上記入力データを
Ｔだけ遅延させたパルスのORをとり、このパル
スとビツトとビツトの境界に位相情報を有する細
い立ち下がりパルスのORをとることでビツト
“OO”の境界パルスを得、これら両者のNAND
をとることで、変調用クロツクパルスを得る
MFM変調手段と、上記入力データをＴだけ遅延
させたパルスの立ち下がりに位相情報を有する細
い立ち上りパルスと、上記入力データを2.5T遅
延させたパルスのNANDでクリヤパルスを得、
このクリヤパルスの立ち下がりエツジと立ち下が
りエツジが位相同期し、かつ周期Ｔ／２を有する
パルスをクロツク入力とする４ビツトアツプダウ
ンカウンタを上記クリヤパルスでクリヤし、カウ
ントアツプあるいはダウンすることで得られる出
力からカウント“Ｏ”のパルスを得、上記入力デ
ータを1.5T遅延させたパルスと上記入力データ
の立ち下がりに位相情報を有する細い立ち上がり
パルスのANDをとることで得られる複数個連続
するビツト“１”のうち最後のビツト“１”に対
応するパルスと上記カウント“Ｏ”のパルスとの
NANDで得られるパルスでＲ−Ｓフリツプフロ
ツプをセツトし、上記カウント“Ｏ”パルスでＲ
−Ｓフリツプフロツプをクリヤすることで累積電
荷“NON ZERO”パルスを得るゲートパルス発
生手段を備え、この“NON ZERO”パルスで上
記変調用クロツクパルスをANDして最終変調ク
ロツクパルスを得、この最終変調クロツクパルス
の立ち上りでフリツプフロツプし、M2変調出力
波形を得、かつこのM2変調出力で上記アツプダ
ウンカウンタのアツプとダウンを切り換えるよう
に構成したことを特徴とするデイジタル変調装
置。 ２ “NON ZERO”パルスを禁止することによ
りMFM変調出力を得るようにしたことを特徴と
する特許請求の範囲第１項のデイジタル変調装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033392A JPS58150114A (ja) | 1982-03-02 | 1982-03-02 | ディジタル変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033392A JPS58150114A (ja) | 1982-03-02 | 1982-03-02 | ディジタル変調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58150114A JPS58150114A (ja) | 1983-09-06 |
| JPH0452656B2 true JPH0452656B2 (ja) | 1992-08-24 |
Family
ID=12385314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57033392A Granted JPS58150114A (ja) | 1982-03-02 | 1982-03-02 | ディジタル変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58150114A (ja) |
-
1982
- 1982-03-02 JP JP57033392A patent/JPS58150114A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58150114A (ja) | 1983-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0446017B2 (ja) | ||
| CA1240794A (en) | Tape speed determining apparatus for video signal reproducing apparatus | |
| JPS5834002B2 (ja) | デイジタル信号の磁気記録再生方式 | |
| US4017903A (en) | Pulse code modulation recording and/or reproducing system | |
| US3641524A (en) | Magnetic record and reproduce system for digital data having a nrzc format | |
| JPH0452656B2 (ja) | ||
| US6288857B2 (en) | Digital signal recording apparatus, and related method | |
| JPS58150115A (ja) | デイジタル復調装置 | |
| JPS6051163B2 (ja) | デイジタル信号記録再生装置 | |
| JPH0528598Y2 (ja) | ||
| Uehara et al. | A new 8-14 channel coding for D-3 format VTR | |
| JPS58200416A (ja) | デ−タ打抜回路 | |
| JP3311428B2 (ja) | トラック追従制御方法 | |
| JPS6346498B2 (ja) | ||
| JPH08273303A (ja) | 情報記録再生方式及びその情報記録再生方式を適用したデータ記録再生装置 | |
| JPS59218068A (ja) | デイジタル変調方法 | |
| JP2864529B2 (ja) | データの変調方法 | |
| SU1290407A1 (ru) | Способ многоканальной магнитной записи-воспроизведени информационных сигналов | |
| JPS6236705A (ja) | 磁気記録再生装置 | |
| JPS59217213A (ja) | 同期信号方式 | |
| UEHARA et al. | A new 8-14 channel coding for high density recording | |
| JPH0646491B2 (ja) | 同期信号方式 | |
| JPS6158911B2 (ja) | ||
| JPS63138565A (ja) | ビデオテ−プレコ−ダの音声再生装置 | |
| Lee et al. | ON RECORD/PLAYBACK SIGNAL PROCESSING METHOD FOR DVCR WITH HIGHER AREAL DENSITY |