JPH045275B2 - - Google Patents
Info
- Publication number
- JPH045275B2 JPH045275B2 JP57054991A JP5499182A JPH045275B2 JP H045275 B2 JPH045275 B2 JP H045275B2 JP 57054991 A JP57054991 A JP 57054991A JP 5499182 A JP5499182 A JP 5499182A JP H045275 B2 JPH045275 B2 JP H045275B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- size
- module
- mark
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/106—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の詳細な説明】
本発明は、セラミツク等を用いたハイブリツド
IC基板の寸法精度を自動判別するように構成し
た多数個取りハイブリツドIC基板に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a hybrid device using ceramics etc.
This invention relates to a multi-chip hybrid IC board configured to automatically determine the dimensional accuracy of the IC board.
最近の電子機器の自動組立においては、商品の
小型化および高速化のために、その組立精度が要
求されている。 2. Description of the Related Art In recent automatic assembly of electronic devices, assembly precision is required in order to make products smaller and faster.
セラミツクを用いたハイブリツドICは半導体
集積回路と小型化された個別部品(コンデンサ、
抵抗、コイル等のチツプ部品など)で構成される
が、その部品の精度は±0.2mm、また自動機での
マウント実装精度は±0.2mmであり、一方、マウ
ントされる基板の寸法精度は焼成条件に起因して
最大±1.0%である。したがつて、このような寸
法精度において、たとえば50.8mm角(2インチ)
基板を用いた多数個取りの場合、部品実装におい
て基板の±0.508mmの寸法差を許容しなければな
らず、自動組立による予め設定された場所へのプ
ログラム実装制御が出来なくなる欠点がある。ま
た、50.8mm角(2インチ)基板の場合、50.8±1
%の寸法誤差のため、最大51.31mm、最小0.29mm
の大きさとなり、差が約1.02mmになるが、所望の
パターン精度が0.2mm巾の場合、厚膜配線が不可
能になる欠点がある。 Hybrid ICs using ceramics consist of semiconductor integrated circuits and miniaturized individual parts (capacitors,
The accuracy of the parts is ±0.2mm, and the mounting accuracy using automatic machines is ±0.2mm, while the dimensional accuracy of the board to be mounted is ±0.2mm. Maximum ±1.0% due to conditions. Therefore, with such dimensional accuracy, for example, 50.8 mm square (2 inches)
In the case of multi-piece mounting using a board, it is necessary to allow for a dimensional difference of ±0.508 mm on the board during component mounting, and there is a drawback that program mounting control to preset locations by automatic assembly is not possible. In addition, in the case of a 50.8mm square (2 inch) board, 50.8±1
Due to dimensional error of %, maximum 51.31mm, minimum 0.29mm
The difference is about 1.02 mm, but if the desired pattern accuracy is 0.2 mm width, there is a drawback that thick film wiring is impossible.
本発明は、上記欠点を解消することを目的とし
多数個取りハイブリツドIC基板上に厚膜抵抗体
の印刷と同じ材料(ペースト材料など)によつて
寸法精度別マークを形成することによつて、焼成
後の基板の寸法精度判別を光電素子などを用いて
自動的に検出し、基板の寸法に応じて自動組立が
実行でき、かつ不良モジユール基板を示すための
不良モジユール弁別用マークを形成することによ
り不良基板を避けて自動的に良品のみを実装でき
るようにしたものである。 The present invention aims to solve the above-mentioned drawbacks by forming dimensional accuracy marks on a multi-chip hybrid IC board using the same material (paste material, etc.) used for printing thick film resistors. Automatically detect the dimensional accuracy of the board after firing using a photoelectric element, perform automatic assembly according to the dimensions of the board, and form a defective module discrimination mark to indicate a defective module board. This makes it possible to avoid defective boards and automatically mount only good products.
以下、本発明を電子センサーのモジユール基板
に実施した場合の一例について詳細に説明する。
第1図は、寸法精度判別マーク(以下サイズ判別
マークという)および不良モジユール弁別マーク
を入手によつて付した基板の一例の平面図、第2
図は、個別に分割した基板上にチツプ部品を実装
した状態を示す図である。第1図に於て、1は多
数個取りハイブリツドICセラミツク基板、2は
基板に実装させるセンサーモジユールで、50.8mm
角(2インチ)基板の場合、10個のセンサーモジ
ユールを同時に実装できる。10個のセンサーモジ
ユールには数字1〜10を付して示す。 Hereinafter, an example in which the present invention is applied to a module board for an electronic sensor will be described in detail.
Figure 1 is a plan view of an example of a board on which a dimensional accuracy discrimination mark (hereinafter referred to as size discrimination mark) and a defective module discrimination mark have been attached.
The figure shows a state in which chip components are mounted on individually divided boards. In Figure 1, 1 is a multi-chip hybrid IC ceramic board, 2 is a sensor module mounted on the board, and is 50.8 mm.
In the case of a square (2 inch) board, 10 sensor modules can be mounted at the same time. The ten sensor modules are labeled with numbers 1-10.
基板1には弁別用マークとして自動組組立機の
タイミング用マーク3が2個、サイズ判別マーク
4がS,M,Lの3個、さらに不良モジユール弁
別用のマーク5が数字1〜10で示す10個が設けら
れる。これらのマークは厚膜抵抗体の印刷と同ペ
ースト材料にて印刷される。6は印刷基準位置を
表わす。 On the board 1, as discrimination marks, there are two timing marks 3 for the automatic assembly machine, three size discrimination marks 4, S, M, and L, and marks 5 for identifying defective modules, which are indicated by numbers 1 to 10. There will be 10. These marks are printed with the same paste material as the thick film resistor. 6 represents a printing reference position.
前記サイズ判別マーク4は、焼成後の基板寸法
がLサイズ(51.31〜50.97mm)、Mサイズ(50.97
〜50.63mm)、Sサイズ(50.63〜50.29mm)の三つ
のどのサイズに相当するものであるかを判別する
ためのマークである。また前記不良モジユール弁
別用マーク5は、10個のモジユールのうち不良モ
ジユールの番号を示すためのものである。またタ
イミング用マーク3は、マークの長さの基準とマ
ーク間隔を示すためのものである。第1図におい
ては、この基板1がMサイズであり、且つ4番目
のモジユールが不良であることを示している。 The size discrimination mark 4 indicates that the substrate dimensions after firing are L size (51.31 to 50.97 mm) and M size (50.97 mm).
This is a mark to determine which size it corresponds to: 50.63 mm) and S size (50.63 to 50.29 mm). The defective module discrimination mark 5 is used to indicate the number of a defective module among the ten modules. Further, the timing mark 3 is used to indicate a mark length reference and a mark interval. FIG. 1 shows that the board 1 is of M size and that the fourth module is defective.
以上の様にして基板1上にマーク3,4,5を
印刷形成することにより、チツプマウント時にこ
のマークを識別して基板1のサイズと不良モジユ
ール番号の識別をおこなうことができる。そして
サイズ識別後は、各サイズに合う3種のスクリー
印刷マスクを用いて厚膜印刷、部品実装をおこな
うことになる。この場合、基板サイズが3段階に
区分されて、各サイズの寸法公差が最大0.34mmと
なるため、パターン精度0.2mmの厚膜配線が充分
におこなえるようになる。 By printing and forming the marks 3, 4, and 5 on the substrate 1 as described above, the size of the substrate 1 and the defective module number can be identified by identifying the marks at the time of chip mounting. After size identification, thick film printing and component mounting are performed using three types of screen printing masks that match each size. In this case, the substrate size is divided into three stages, and the dimensional tolerance for each size is a maximum of 0.34 mm, so thick film wiring with a pattern accuracy of 0.2 mm can be sufficiently performed.
なお、S,M,Lの文字およびマークを厚膜抵
抗体の印刷と同時にパターン化することにより、
基板サイズの大小を容易に判別出来ると同時に自
動組立機で読み取ることが可能になる。又この例
ではモジユール部の不良を判別するマークが設け
られているため、不良モジユールに高価なIC、
および電子部品をマウントすることなく自動化す
ることができる。 By patterning the letters S, M, and L at the same time as printing the thick film resistor,
The size of the board can be easily determined and at the same time it can be read by an automatic assembly machine. In addition, in this example, a mark is provided to identify defective modules, so expensive ICs,
and can be automated without mounting electronic components.
第2図は、基板にマウントされるチツプ部品と
厚膜抵抗体配線との位置関係を示し、個別に分割
したセラミツク等のモジユール1′上にあらかじ
め厚膜抵抗体配線7,7を施し、一方、良品のチ
ツプ部品8,8(例えばコンデンサ、抵抗など)
のみを取り出してこのモジユールにボンデイング
した状態を示している。 Fig. 2 shows the positional relationship between the chip components mounted on the board and the thick film resistor wiring. , good quality chip parts 8, 8 (e.g. capacitors, resistors, etc.)
The figure shows the state in which the chisel has been taken out and bonded to this module.
次に第1図に示したサイズ判別マーク等を設け
た基板を判別する自動組立機の動作例をチツプマ
ウンタを例に取り説明する。第3図にチツプマウ
ンタの駆動回路例を、第4図に駆動回路のタイミ
ングチヤートを示す。第3図に於て、9,10は
光電スイツチ等を用いてマーク、即ち、自動組立
機タイミング用マーク3、サイズ判別マーク4、
不良基板弁別マーク5を検出するセンサーであ
り、センサー9はタイミングマークを読み取る。
またセンサー10はサイズ判別マーク、不良マー
クを読み取る。ここで、第1図の基板サイズがM
で、不良モジユールがNo.4である場合について説
明する。センサー9からの信号は第1図の基板1
の場合、15個の信号が出力される。この信号をカ
ウンタ11の入力端子に導入し、カウンタの出力
はパルスの個数と対応した端子から信号が出力さ
れる。センサー10は基板サイズ、不良モジユー
ル弁別マークを読み取るセンサーであるために、
センサー9の信号の個数が4個目(第4図参照)
にセンサー10の信号が出力される。このとき、
アンド回路12のゲートMの入力条件が成立し、
この回路からの信号はチツプマウンタ13のX―
Yテーブル駆動回路14の入力に送られているた
めに基板サイズMに対応してX―Yテーブルが移
動し、この状態にてチツプマウントされる。しか
し、センサー10から2個目の信号が出力される
と(この時のセンサー9の出力信号の個数は9個
目、モジユールNo.4)モジユールNo.4に対応した
カウンタ出力とセンサー10の出力とのアンド条
件が成立して、その出力がチツプマウンタ駆動禁
止回路15に入力され、基板上にチツプマウント
されない。この駆動禁止回路15の出力はX―Y
テーブル駆動回路16に入力され、X―Yテーブ
ルがモジユールNo.4からモジユールNo.5に対応し
た位置に移動していく。 Next, an example of the operation of an automatic assembly machine for discriminating a board provided with size discrimination marks and the like shown in FIG. 1 will be explained using a chip mounter as an example. FIG. 3 shows an example of a chip mounter drive circuit, and FIG. 4 shows a timing chart of the drive circuit. In FIG. 3, 9 and 10 are marks using photoelectric switches, etc., namely, automatic assembly machine timing mark 3, size discrimination mark 4,
This sensor detects the defective board discrimination mark 5, and the sensor 9 reads the timing mark.
The sensor 10 also reads size discrimination marks and defective marks. Here, the board size in Figure 1 is M
Now, the case where the defective module is No. 4 will be explained. The signal from sensor 9 is sent to board 1 in Figure 1.
In this case, 15 signals are output. This signal is introduced into the input terminal of the counter 11, and the counter outputs a signal from the terminal corresponding to the number of pulses. Since the sensor 10 is a sensor that reads the board size and defective module discrimination mark,
The number of signals from sensor 9 is 4th (see Figure 4)
The signal from the sensor 10 is output. At this time,
The input conditions of the gate M of the AND circuit 12 are satisfied,
The signal from this circuit is the chip mounter 13's
Since the signal is sent to the input of the Y table drive circuit 14, the XY table moves in accordance with the substrate size M, and the chip is mounted in this state. However, when the second signal is output from sensor 10 (the number of output signals from sensor 9 at this time is the 9th signal, module No. 4), the counter output corresponding to module No. 4 and the output from sensor 10 When the AND condition is satisfied, the output thereof is input to the chip mounter drive inhibition circuit 15, and the chip is not mounted on the board. The output of this drive prohibition circuit 15 is
This is input to the table drive circuit 16, and the XY table moves from module No. 4 to the position corresponding to module No. 5.
以上説明したように本発明の多数個取りハイブ
リツドIC基板によれば、基板の焼成に起因する
バラツキに対し寸法公差の歩留りを100%程度の
高率にすることができる。また、基板上への厚膜
抵抗体印刷材料と同材料で判別マークを形成する
ため、マーク形成用の別材料が不要で、且つ抵抗
体印刷と同時に形成できる点がある。また、不良
モジユールを区別できるため、このモジユールに
部品をマウントしないことによつて、後工程の管
理と組立品の完成歩留りが向上する。さらに、完
全自動化が可能になり、高信頼性、高速実装を実
現できる利点がある。 As explained above, according to the multi-chip hybrid IC substrate of the present invention, the yield of dimensional tolerance can be made as high as about 100% against variations due to substrate firing. Furthermore, since the discrimination mark is formed using the same material as the thick film resistor printing material on the substrate, there is no need for a separate material for mark formation, and it can be formed simultaneously with the resistor printing. Moreover, since a defective module can be distinguished, by not mounting parts on this module, post-process management and the completion yield of assembled products are improved. Furthermore, it has the advantage of being fully automated, achieving high reliability, and high-speed implementation.
第1図は寸法精度判別マークおよび不良モジユ
ール弁別マークを付した本発明に係るハイブリツ
ドIC基板の一例を示す平面図、第2図は個別に
分割したモジユール上にチツプ部品を実装した状
態を示す平面図、第3図はチツプマウンタの一例
の駆動回路構成図、第4図は駆動回路のタイミン
グチヤートを示す。
1:多数個取り基板、2:センサーモジユー
ル、3:自動組立機タイミング用マーク、4:サ
イズ判別マーク、5:不良モジユール弁別マー
ク、8:チツプ部品、9,10:センサー、1
1:カウンタ、12:アンド回路、13:チツプ
マウンタ、14,16:X―Yテーブル駆動回
路、15:チツプマウンタ駆動禁止回路。
Fig. 1 is a plan view showing an example of a hybrid IC board according to the present invention with dimensional accuracy discrimination marks and defective module discrimination marks, and Fig. 2 is a plan view showing a state in which chip components are mounted on individually divided modules. FIG. 3 shows a configuration diagram of a drive circuit of an example of a chip mounter, and FIG. 4 shows a timing chart of the drive circuit. 1: Multi-piece board, 2: Sensor module, 3: Automatic assembly machine timing mark, 4: Size discrimination mark, 5: Defective module discrimination mark, 8: Chip parts, 9, 10: Sensor, 1
1: Counter, 12: AND circuit, 13: Chip mounter, 14, 16: XY table drive circuit, 15: Chip mounter drive prohibition circuit.
Claims (1)
に厚膜抵抗の印刷後、半導体チツプもしくは電子
部品が実装される基板において、前記基板上に厚
膜抵抗体の印刷と同材料によつて基板の寸法精度
を判別するための寸法精度判別マークおよび不良
モジユール基板を示すための不良モジユール弁別
用マークを形成したことを特徴とする多数個取り
ハイブリツドIC基板。1. In a board having a plurality of modular boards, on which a semiconductor chip or electronic component is mounted after thick film resistors are printed, the board is made of the same material as the thick film resistor is printed on the board. A multi-chip hybrid IC board characterized by forming a dimensional accuracy discrimination mark for determining the dimensional accuracy of the board and a defective module discrimination mark for indicating a defective module board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054991A JPS58171846A (en) | 1982-04-01 | 1982-04-01 | Multi-segment hybrid ic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57054991A JPS58171846A (en) | 1982-04-01 | 1982-04-01 | Multi-segment hybrid ic substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58171846A JPS58171846A (en) | 1983-10-08 |
| JPH045275B2 true JPH045275B2 (en) | 1992-01-30 |
Family
ID=12986114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57054991A Granted JPS58171846A (en) | 1982-04-01 | 1982-04-01 | Multi-segment hybrid ic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58171846A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60153569U (en) * | 1984-03-23 | 1985-10-12 | 富士通株式会社 | Recognition structure of printed wiring board |
| JPS61212094A (en) * | 1985-03-18 | 1986-09-20 | 日立コンデンサ株式会社 | Manufacture of printed wiring board |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635492A (en) * | 1979-08-29 | 1981-04-08 | Nippon Electric Co | Electronic circuit board |
| JPS5649158U (en) * | 1979-09-21 | 1981-05-01 |
-
1982
- 1982-04-01 JP JP57054991A patent/JPS58171846A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58171846A (en) | 1983-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3128891B2 (en) | Component mounting method and component mounting device | |
| JPH045275B2 (en) | ||
| KR100315073B1 (en) | Circuit board | |
| JPH10173299A (en) | Printed wiring board | |
| JP2533085B2 (en) | Component mounting method | |
| JPH02122590A (en) | Parts positioning device | |
| JPS60140407A (en) | Mounting positioning system of chip component | |
| JPH0722238B2 (en) | Electronic component automatic mounting device | |
| JPH0219976B2 (en) | ||
| JPS6230519B2 (en) | ||
| Field et al. | SMD placement using machine vision | |
| JPH05102626A (en) | Printed wiring board | |
| JPS6373592A (en) | System for detecting mounting position of electronic component | |
| JPH0770856B2 (en) | Position detection method for hybrid integrated circuit board | |
| JPH02262390A (en) | Printed-wiring board | |
| JPS62242815A (en) | Magnetic encoder | |
| JPH0613741A (en) | Circuit board for surface mount components | |
| JPS59225598A (en) | Method of mounting electronic part | |
| JPH0790520B2 (en) | Ceramic substrate dividing device | |
| JPH0454377B2 (en) | ||
| JPH05291735A (en) | Printed wiring board | |
| JPS5927061Y2 (en) | Hybrid integrated circuit device | |
| JPS6155931A (en) | Manufacture of thick film hybrid integrated circuit device | |
| JPH03145789A (en) | Hybrid integrated circuit | |
| JPH05335706A (en) | Printed circuit substrate with part position recognizing mark |