JPH0452880A - 線描画アドレス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリに対するアドレス発生に利用され、特
に、一つのアドレス空間を２次元平面に対応させた場合
の線描画アドレス発生回路に関する。

〔概要〕

本発明は、２次元平面の線描画を行うためのアドレスを
発生する線描画アドレス発生回路において、 アドレス初期値と、アドレス変化の１次および２次微分
係数より算出したアドレス変化分とにより次のアドレス
を生成し、この生成された次のアドレスに所定のマスク
を施してアドレスを生成し、この生成されたＸアドレス
とＹアドレスとの論理和をとり物理アドレスとし、前記
アドレス変化分を監視してクロックパルスを発生させ、
このクロックパルスにより前記物理アドレスをラッチ出
力するようにすることにより、 制御の簡単化を図るとともに異なるアドレスマツプにも
適用できるようにしたものである。

〔従来の技術〕

従来、第２図に示すような２次元アドレスマツプをもつ
メモリに対する線描画アドレス発生回路は、第４図に示
すように、Ｘアドレス初期値１１２と加算器２０の出力
を人力してどちらかを選択するセレクタ１８と、セレク
タ１８の出力をクロックパルス１１４て保持するラッチ
回路１９と、ラッチ回路１９の出力とＸアドレス変化量
１１３とを加算して次のＸアドレスを生成する加算器２
０と、Ｙアト１／ス初期値１１５　と加算器２３の出力
とを入力してどちらかを選択するセレクタ２１と、セレ
クタ２１の出力をクロックパルス１１７で保持するラッ
チ回路２２と、ラッチ回路２２の出力とＹアドレス変化
量１１Ｂ　とを加算して次のＹアドレスを生成する加算
器２３とを含んでいる。

セレクタ１８は、Ｘアドレス初期値１１２をラッチ回路
１９に保持させるか加算器２０で生成された次のＸアド
レスをラッチ回路１９に保持させるかを選択するための
ものであり、直線の始点は、Ｘアドレス初期値１１２に
与えてラッチ回路１９に保持させる。

加算器２０は、ラッチ回路１９の出力である現在のＸア
ドレスにアドレス変化量１１３を加えて次のＸアドレス
を生成する。セレクタ２１は、Ｙアドレス初期値１１５
をラッチ回路２２に保持させるか加算器２３で生成され
た次のＹアドレスをランチ回路２２に保持させるかを選
択するためのものであり、直線の始点はＹアドレス初期
値１１５に与えてラッチ回路２２に保持させる。加算器
２３は、ラッチ回路２２の出力である現在のＹアドレス
にＹアト°レス変化量を加えて次のＹアドレスを生成す
る。ラッチ回路Ｉ９からのＸアドレス（Ｋビット）とラ
ッチ回路２２からのＹアドレス（Ｌビット）とを上位と
下位（どちらを上位とするか下位とするかは任意）とし
て合わせて物理的なメモリアドレスを生成する。

この従来の線描画アドレス発生回路は、直線の始点をＸ
アドレ・ス初期値１１２およびＹアドレス初期値１１５
として与え、直線の傾きをＸアドレス変化量（ΔＸＨ１
，３およびＹアドレス変化量（ΔＹ）１１６によりΔＹ
／ΔＸとして与えることができる。

〔発明が解決しようとする課題〕

この従来の線描画アドレス発生回路では、アドレス変化
量の小さい方は「１」を設定し、Ｘアドレス変化量１１
３　とＹアドレス変化量１１６の小さい方のクロックパ
ルスを常に与えておいて、大きい方のクロックパルスは
傾き（ΔＹ／ΔＸ）の値により間引いて与える必要があ
る。

例えば、 △Ｙ／ΔＸ＝５ の場合、同時にクロックパルスを与えるとＸアドレス変
化量１１３は［ｌコであるが、Ｙアドレス変化量］、１
ｆｉが５であるため、Ｘアドレス５クロツクパルスに対
しＹアドレスの方は１クロツタパルスを与えるようにし
ないと連続した直線にならず歯抜けになる。また、傾き
が、 １／２≦ΔＹ／△Ｘ≦２ の場合は、Ｘアドレス変化１１１３およびＹアドレス変
化量１１６ともに「１」を与えておき、クロックパルス
１１４および１１７の周期を制御することにより傾きを
制御するようにしないと連続した直線は得られない。従
って、傾きの制御に対してクロックパルス１１４および
クロックパルス１１７の周波数制御を行う必要があり、
非常に複雑になる欠点があった。

また、２次曲線等の曲線のアドレス発生をする場合、Ｘ
アドレス変化量１１３　と、Ｙアドレス変化量１１６と
、クロックパルス１１４および１１７　とを現在のＸア
ドレスおよびＹアドレスにあわせて逐次変化させる必要
があるため、外部からの制御が非常に複雑になり、実用
的でない欠点があった。

さらに、物理アドレス１１８を生成するとき、Ｘアドレ
スにビットとＹアドレス上ビットとを物理的に合わせて
いるため、２次元平面のアドレスマツプを変化させる場
合、ハードウェアを変更させなければならない欠点があ
った。

本発明の目的は、前記の欠点を除去することにより、制
御が簡単で、かつアドレスマツプ変化時においてハード
ウェアを変更する必要がない、２次元平面の線描画アド
レス発生回路を提供することにある。

〔課題を解決するための手段〕

本発明は、２次元平面の線描画を行うためのアドレスを
発生する手段を備えた線描画アドレス発生回路において
、ＸアドレスおよびＹアドレスの変化１次微分係数およ
び変化２次微分係数によりそれぞれＸアドレス変化分お
よびＹアドレス変化分を算出するＸアドレス変化分算出
手段およびＹアドレス変化分算出手段と、現在のＸアド
レスおよびＹアドレスと前記算出されたＸアドレス変化
分およびＹアドレス変化分とをそれぞれ加算して次のＸ
アドレスおよびＹアドレスをそれぞれ生成する第一のＸ
アドレス生成手段および第一のＹアドレス生成手段と、
前記生成された次のＸアドレスおよびＹアドレスをＸア
ドレスマスク値およびＹアドレスマスク値でそれぞれマ
スクし２次元平面アドレスマツプに適したＸアドレスお
よびＹアドレスをそれぞれ生成する第二のＸアドレス生
成手段および第二のＹアドレス生成手段と、前記生成さ
れたＸアドレスおよびＹアドレスから物理アドレスを生
成する物理アドレス生成手段と、前記算出されたＸアド
レス変化分およびＹアドレス変化分を監視し、アドレス
が変化するごとにクロックパルスを出力するアドレス変
化検出手段と、前記出力されたクロックパルスに従い前
記物理アドレスをラッチし出力するアドレス出力手段と
を備えたことを特徴とする。

〔作用〕

Ｘアドレス変化分算出手段およびＹアドレス変化分算出
手段は、それぞれのアドレス変化分の１次および２次微
分係数によりＸアドレス変化分およびＹアドレス変化分
を算出する。第一のＸアドレス生成手段および第一のＹ
アドレス生成手段は、それぞれ現在のアドレスと前記算
出されたアドレス変化分とを加算して次のＸアドレスお
よびＹアドレスを生成する。第二のＸアドレス生成手段
および第二のＹアドレス生成手段は、前記生成された次
のアドレスに所定のマスクを施して対象マツプに適合し
たＸアドレスおよびＹアドレスを生成する。物理アドレ
ス生成手段は例えば前言己生成されたＸアドレスおよび
Ｙアドレスの論理和をとり物理アドレスを生成する。変
化検出手段は前記アドレス変化分を監視しアドレスの変
化ごとにクロックパルスを出力する。アドレス出力手段
はこのクロックパルスに従って前記物理アドレスをラッ
チ出力する。

従って、アドレス変化分（ΔＹ／ΔＸ）にかかわらず線
分に歯抜けが生じることはなくなり、例えば、２次曲線
の場合もアドレス変化１次、２次微分係数を与えればよ
く、簡単に制御することができるようになる。

また、異なるアドレスマツプに対しても、アドレスマス
ク値の設定を変えればよく、ハードウェアを変える必要
はなくなる。

〔実施例〕

以下、本発明の実施例について図面を参照して説吠する
。

第１図は本発明の一実施例を示すブロック構成図である
。

本実施例は、２次元平面の線描画を行うためのアドレス
を発生する手段を備えた線描画アドレス発生回路におい
て、 本発明の特徴とするところの、 ＸアドレスおよびＹアドレスの変化１次微分係数１０２
および１０６ならびに変化２次微分係数１０３および１
０７によりそれぞれＸアドレス変化分およびＸアドレス
変化分を算出するＸアドレス変化分算出手段ならびにＸ
アドレス変化分算出手段としてのセレクタ１、ラッチ回
路２および加算器３、ならびにセレクタ１２、ラッチ回
路１３および加算器１４と、現在のＸアドレスおよびＸ
アドレスと前記算出されたＸアドレス変化分およびＸア
ドレス変化分とをそれぞれ加算して次のＸアドレスおよ
びＸアドレスをそれぞれ生成する第一のＸアドレス生成
手段および第一のＸアドレス生成手段としてのセレクタ
４、ラッチ回路５および加算器６、ならびにセレクタ９
、ラッチ回路１０および加算器１１と、前記生成された
次のＸアドレスおよびＸアドレスをＸアドレスマスク値
１０４およびＸアドレスマスク値１０８でそれぞれマス
クし２次元平面アドレスマツプに適したＸアドレスおよ
びＸアドレスをそれぞれ生成する第二のＸアドレス生成
手段および第二のＸアドレス生成手段としてのアンド回
路７および８と、前記生成されたＸアドレスおよびＹ′
アドレスか物理アドレス１１１を生成する物理アドレス
生成手段としてのオア回路１５と、前記算出されたＸア
ドレス変化分およびＸアドレス変化分を監視し、アドレ
スが変化するごとにタロツクパルス１１０を出力するア
ドレス変化検出手段としての変化検出回路１７と、前記
出力されたクロックパルス１１０に従い前記物理アドレ
ス１１１をラッチし出力するアドレス出力手段としての
ラッチ回路１６とを備えている。

そして、セレクタ１にはＸアドレス変化１吹微分係数１
０２と加算器３の出力とが人力され、加算器３にはＸア
ドレス変化２吹微分係数１０３とラッチ回路２の出力と
が人力される。また、セレクタ４にはＸアドレス初期値
１０１と加算器６の８力とが人力され、加算器６には加
算器３の出力とラッチ回路５の出力とが人力される。こ
こで、セレクタ１および４と、ラッチ回路２および５と
、加算器３および６と、アンド回路７とでＸアドレス生
成部２４を構成している。

同様に、セレクタ１２にはＹアドレス変化１汰微分係数
１０６と加算器１４の出力とが入力され、加算器１４に
はＹアドレス変化２汰微分係数１０７とラッチ回路１３
の出力とが人力される。また、セレクタ９にはＸアドレ
ス初期値１０５と加算器１１の出力とが人力され、加算
器１１には加算器１４の出力とランチ回路１０の出力と
が入力され、加算器１１には加算器１４の出力とラッチ
回路１０の出力とが人力される。

ここで、セレクタ９および１２と、ラッチ回路１０およ
び１３と、加算器１１および１４と、アンド回路８とは
Ｙアドレス生成部２５を構成している。

さらに、ラッチ回路２．５．１０および１３にはそれぞ
れ同一のクロックパルス１０９が入力される。

次に、本実施例の動作について説明する。

セレクタ１は、Ｘアドレス変化１吹微分係数（■ビット
）１０２と現在のＸアドレス変化分とを選択し、ラッチ
回路２でその変化分を保持する。加算器３は、Ｘアドレ
ス変化２吹微分係数（Ｉピッ））１０３とラッチ回路２
の出力とを加算し、次のＸアドレス変化分（エビット）
を生成する。セレクタ４は、線分の始点のＸアドレス初
期値１０１と加算器６からのＸアドレスを選択し、ラッ
チ回路５はそのセレクタ４の出力を保持する。加算器６
は、現在のＸアドレス（Ｍ＋Ｉビット）と加算器３出力
のＸアドレス変化分く■ビット）とを加算し次のＸアド
レス（Ｍ＋１ビット）を生成する。

実際にＸアドレスになるのは上位Ｍビットのみである。

このＭビットとＩビットとの関係を第３図に示す。第３
図中（）を付したものはＹアドレス生成部２５について
示している。Ｘアドレス変化分（■ビット）とＸアドレ
ス内部演算（Ｍ＋Ｉｆニー”ット）とのＬＳＢは同じ桁
であり、Ｍ＋Ｉビットの上位Ｍビットのみが実際のアド
レスとなる。

Ｘアドレス変化１吹微分係数１０２および２次微分係数
１０３を小数点以下■ビット分まで設定するようになっ
ているため、線分の細かい傾き（ΔＹ／ΔＸ）が設定で
きる。アンド回路７は、Ｘアドレス内部演算（Ｍ＋Ｉビ
ット）の上位ＭビットをＸアドレスのビット数にするた
めに、Ｘアドレスマスク値１０４により上位ビットをマ
スクする。

第１図のＸアドレス生成部２４とＹアドレス生成部２５
とは同様の機能をもち、セレクタ１２はＹアドレス変化
１吹微分係数（Ｊピッ））１０６と現在のＸアドレス変
化分とを選択し、ラッチ回路１３でその変化分であるセ
レクタ１２の出力を保持する。加算器１４は、Ｙアドレ
ス変化２吹微分係数（Ｊピント）１０７とラッチ回路１
３の出力とを加算し、次のＸアドレス変化分（Ｊビット
）を生成する。セレクタ９は線分の始点のＹアドレス初
期値１０５　と、加算器１１からのＹアドレスとを選択
し、ラッチ回路１０はそのセレクタ９の出力を保持する
。加算器１１は、現在のＹアドレスと加算器１４の出力
のＸアドレス変化分くＪビット）とを加算し、次のＹア
ドレス（Ｎ＋Ｊビット）を生成する。アンド回路８は、
Ｙアドレス内部演算（Ｎ＋Ｊビット）の上位Ｎビットを
Ｙアドレスのビット数にするために、Ｙアドレスマスク
値１０８により上位ビットをマスクする。

オア回路１５は、アンド回路７および８で得られたＸア
ドレスとＹアドレスとを上位アドレスおよび下位アドレ
スとして一つの物理アドレス（Ｋ牛Ｌビット）を生成す
る。そして、そのオア回路１５の出力をラッチ回路１６
で保持し出力する。ラッチ回路１６に対するクロックは
変化検出回路１７の出力である。変化検出回路１７は、
Ｘアドレス生成部２４の加算器３の出力であるＸアドレ
ス変化分と、Ｙアドレス生成部２５の加算器１４の出力
であるＸアドレス変化分とを比較し、変化分の大きい方
のアンド回路７または８の出力を監視し、アドレスが変
化するとクロックパルス１１０を出力する。

従って、線分の始点をＸアドレス初期値１０１およびＹ
アドレス初期値１０５として与え、線分の初期の傾き（
ΔＹ／ΔＸ）をＸアドレス変化１汰微分係数１０２およ
びＹアドレス変化１汰微分係数１０６として設定し、曲
線の場合は、Ｘアドレス変化２吹微分係数１０３および
Ｙアドレス変化２吹微分係数１０７を与えることにより
任意の線分が描ける。

直線の場合は、ＸおよびＹアドレス変化２吹微分係数１
０３および１０７はともに０とする。

以上説明したように、本実施例は、線分の傾き（ΔＹ／
ΔＸ）をＸアドレス変化分およびＸアドレス変化分とし
て実際のアドレスの小数点以下の数値として与えておき
、アドレス変化分の大きい方のアドレスが変化するごと
に自動的にアドレスのラッチを行うため、傾きの大きさ
によらず各ラッチ回路２．５．１０および１３に同一の
クロックパルス１０９を与えることにより、線分が歯抜
けになることもなく、制御が非常に簡単である。

また、２次曲線のアドレスを発生する場合でも、Ｘアド
レス変化２吹微分係数およびＹアドレス変化２吹微分係
数を与えればよく、制御が非常に簡単である。

さらに、ＸアドレスとＹアドレスから物理アドレスをオ
ア回路によって生成するため、異なったアドレスマツプ
をもつ２次元平面に対しても、Ｘアドレスマスク値およ
びＹアドレスマスク値を設定するのみで対応できるため
、同一のハードウェアを用いることができる。

〔発明の効果〕

以上説明したように、本発明によれば、線分の傾きによ
らずに線分が歯抜けになることもなく、また、２次曲線
のアドレスもＸ、Ｙアドレス２次微分係数を与えること
で得られ、さらに、異なったアドレスマツプをもつ２次
元平面に対しても同一ハードウェアを用いＸ、Ｙアドレ
スマスク値の設定のみで得られる制御が非常に簡単な線
描画アドレス発生回路を実現することができ、その効果
は大である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図は２次元平面のアドレスマツプを示す図。 第３図はＸアドレス生成部およびＹアドレス生成部のビ
ット対応図。 第４図は従来例を示すブロック構成図。 １．４．９．１２．１．８．２１・・・セレクタ、２．
５．１０．１３．１６．１９．２２・・・ラッチ回路、
３．６．１１．１４．２０．２３・・・加算器、７．８
・・・アンド回路、１５−・・オア回路、１７・・・変
化検出回路、２４・・・Ｘアドレス生酸部、２５・・・
Ｙアドレス生成部、１０１．１１２・・・Ｘアドレス初
期値、１０２・・・Ｘアドレス変化１吹微分係数、１０
３・・・Ｘアドレス変化２吹微分係数、１０４・・Ｘア
ドレスマスク値、１０５．１１５・・・Ｙアドレス初期
値、１０６・・・Ｙアドレス変化１吹微分係数、１０７
・・・Ｙアドレス変化２吹微分係数、１０８・・・Ｙア
ドレスマスク値、１０９．１１０．１１４．１１７・・
・クロックパルス、１１１．１１８・・・物理アドレス
、１１３・・・Ｘアドレス変化量、１１６・・・Ｘアド
レス変化量。

Claims (1)

1. 【特許請求の範囲】 １、２次元平面の線描画を行うためのアドレスを発生す
   る手段を備えた線描画アドレス発生回路において、 ＸアドレスおよびＹアドレスの変化１次微分係数および
   変化２次微分係数によりそれぞれＸアドレス変化分およ
   びＹアドレス変化分を算出するＸアドレス変化分算出手
   段およびＹアドレス変化分算出手段と、 現在のＸアドレスおよびＹアドレスと前記算出されたＸ
   アドレス変化分およびＹアドレス変化分とをそれぞれ加
   算して次のＸアドレスおよびＹアドレスをそれぞれ生成
   する第一のＸアドレス生成手段および第一のＹアドレス
   生成手段と、 前記生成された次のＸアドレスおよびＹアドレスをＸア
   ドレスマスク値およびＹアドレスマスク値でそれぞれマ
   スクし２次元平面アドレスマップに適したＸアドレスお
   よびＹアドレスをそれぞれ生成する第二のＸアドレス生
   成手段および第二のＹアドレス生成手段と、 前記生成されたＸアドレスおよびＹアドレスから物理ア
   ドレスを生成する物理アドレス生成手段と、 前記算出されたＸアドレス変化分およびＹアドレス変化
   分を監視し、アドレスが変化するごとにクロックパルス
   を出力するアドレス変化検出手段と、 前記出力されたクロックパルスに従い前記物理アドレス
   をラッチし出力するアドレス出力手段とを備えたことを
   特徴とする線描画アドレス発生回路。