JPH03186077A - デジタル混合器 - Google Patents
デジタル混合器Info
- Publication number
- JPH03186077A JPH03186077A JP2333399A JP33339990A JPH03186077A JP H03186077 A JPH03186077 A JP H03186077A JP 2333399 A JP2333399 A JP 2333399A JP 33339990 A JP33339990 A JP 33339990A JP H03186077 A JPH03186077 A JP H03186077A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- adder
- mixer
- signal
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/265—Mixing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/272—Means for inserting a foreground image in a background image, i.e. inlay, outlay
- H04N5/275—Generation of keying signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、2つのデジタル・ビデオ信号を混合する混合
器、特に、補正項(条件)を付加して、混合範囲を完全
にすると共に、総べての混合条件を満足するデジタル混
合器に関する。
器、特に、補正項(条件)を付加して、混合範囲を完全
にすると共に、総べての混合条件を満足するデジタル混
合器に関する。
[従来の技術及び発明が解決しようとする課題]変数K
により制御できる混合比率により、2つの信号A及びB
の混合MIXは、次式により表すことができる。
により制御できる混合比率により、2つの信号A及びB
の混合MIXは、次式により表すことができる。
MIX=A*に+B* (1,0−K)なお、Kは、0
.0から1.0までの間の変数である。さらに、混合結
果は、次の混合条件(制限)に一致しなければならない
。
.0から1.0までの間の変数である。さらに、混合結
果は、次の混合条件(制限)に一致しなければならない
。
1)K=1.0の場合
A*に+B* (1,0−K)=A
2)K=O,Oの場合
A*に+B* (1,0−K)=B
3)総べてのKに対して
A*に+A* (1,0−K)=A
変数Kに対する従来方法においては、0.0を0とし、
1. Oを2−(n−1) とする。 (なお、−は
べき乗を意味しく2”’nは2のn乗)、nは変数にの
ビット数である。)よって、K=Oならば(1,0−K
) =2− (n−1)であり、K−2−(n−1)な
らば(1,0−K)である。2(n−1)+1から2−
n−1の範囲のKの値は、無効である。8ビット信号(
n=8)の場合、0.0は2進でo、oooooooで
あり、1゜0は2進で1.0000000である。2進
で1゜0000001から1.1111111の範囲の
Kの値は、無効である。よって、Kの利用可能な範囲の
約半分は無効である。第3図に示す如く、この従来方法
を実現すると、総べての制限を満足するが、Kに利用し
ない値があるための分解能の低下により、混合段階が荒
くなる。
1. Oを2−(n−1) とする。 (なお、−は
べき乗を意味しく2”’nは2のn乗)、nは変数にの
ビット数である。)よって、K=Oならば(1,0−K
) =2− (n−1)であり、K−2−(n−1)な
らば(1,0−K)である。2(n−1)+1から2−
n−1の範囲のKの値は、無効である。8ビット信号(
n=8)の場合、0.0は2進でo、oooooooで
あり、1゜0は2進で1.0000000である。2進
で1゜0000001から1.1111111の範囲の
Kの値は、無効である。よって、Kの利用可能な範囲の
約半分は無効である。第3図に示す如く、この従来方法
を実現すると、総べての制限を満足するが、Kに利用し
ない値があるための分解能の低下により、混合段階が荒
くなる。
他の従来方法を第4図に示す。なお、K入力に対して、
0.0をOとし、i、 oを2−n−1とする。
1. 0を2−n−1とすると、 (1,0−K)は\
にと等価である。よって、K=0ならば(1,0−K)
=2 ” n−1であり、K=2−nlならば(1,
0−K)=0である。8ビット信号(n=8)の場合、
0.0は2進の、000oooooであり、1. 0は
2進の、11111111である。この従来方法は、利
用可能なKの範囲の総てを用いるが、総べての混合条件
を満足しない。例えば、A=11111111. (
2進)で、K=、 1lllllil (2進)で
、\に=hoooo0000 (2進)のとき、A *
K + B*\にはAに等しくなければならない。B
*\にの項はゼロであるが、A*にの項は、11111
111、*、11111111=11111110.0
0000001に等しい。これは、8ビ、。
0.0をOとし、i、 oを2−n−1とする。
1. 0を2−n−1とすると、 (1,0−K)は\
にと等価である。よって、K=0ならば(1,0−K)
=2 ” n−1であり、K=2−nlならば(1,
0−K)=0である。8ビット信号(n=8)の場合、
0.0は2進の、000oooooであり、1. 0は
2進の、11111111である。この従来方法は、利
用可能なKの範囲の総てを用いるが、総べての混合条件
を満足しない。例えば、A=11111111. (
2進)で、K=、 1lllllil (2進)で
、\に=hoooo0000 (2進)のとき、A *
K + B*\にはAに等しくなければならない。B
*\にの項はゼロであるが、A*にの項は、11111
111、*、11111111=11111110.0
0000001に等しい。これは、8ビ、。
トに切り捨てると、i i t t i t t 1.
ではなく11111110、 になる。
ではなく11111110、 になる。
したがって、本発明の目的は、総べての所望の混合条件
を満足すると共に、Kの全範囲を用いる変数Kに応じて
、2つの信号を混合する改良されたデジタル・ビデオ混
合器の提供にある。
を満足すると共に、Kの全範囲を用いる変数Kに応じて
、2つの信号を混合する改良されたデジタル・ビデオ混
合器の提供にある。
[課題を解決するための手段及び作用]本発明のデジタ
ル・ビデオ混合器は、補正項(条件)を付加し°C1確
実に、変数にの全範囲を使用できると共に、総べての所
望混合条件を満足するようにする。特に、補正項は、混
合結果を補正して、所望の制限を満足するようにする。
ル・ビデオ混合器は、補正項(条件)を付加し°C1確
実に、変数にの全範囲を使用できると共に、総べての所
望混合条件を満足するようにする。特に、補正項は、混
合結果を補正して、所望の制限を満足するようにする。
補正された混合MIXは、次式のようになる。
M I X= [/lcK+B*\K]+ [A*に+
B*\K]/(ln) +D なお、D項は、所望結果に応じた丸め関数のある形式を
表す。
B*\K]/(ln) +D なお、D項は、所望結果に応じた丸め関数のある形式を
表す。
本発明のその他の目的、利点及び新規な特徴は、添付図
を参照した以下の説明より明らかになろう。
を参照した以下の説明より明らかになろう。
[実施例]
第1図は、本発明によるデジタル・ビデオ混合器のブロ
ック図である。第1図においても、第4図に示す従来の
混合器と同様に、第1信号A及び混合器制御変数Kを受
ける第1乗算器12を具えている。第2乗算器14は、
第2信号B及び混合器制御変数\Kを受ける。第1加算
器16は、これら乗算器12及び14の出力信号を加算
して、従来技術に応じた第1混合出力信号を発生する。
ック図である。第1図においても、第4図に示す従来の
混合器と同様に、第1信号A及び混合器制御変数Kを受
ける第1乗算器12を具えている。第2乗算器14は、
第2信号B及び混合器制御変数\Kを受ける。第1加算
器16は、これら乗算器12及び14の出力信号を加算
して、従来技術に応じた第1混合出力信号を発生する。
しかし、この第1混合出力信号を第2加算器18及び符
号拡張右方向シフト器20に入力する。符号拡張右方向
シフト器20の出力信号は、(A*に+B*\K)/2
−nである。なお、括弧内の項は、シフト器に入力する
第1混合出力信号であり、分母の項は、nビット右にシ
フトすることを表わすので、2進の011111111
,00000000(MSBが符号)では、符号拡張し
た8位置の右シフトで17ビソト(符号プラス16ビツ
ト)に切り捨てたものは、2進ooooo。
号拡張右方向シフト器20に入力する。符号拡張右方向
シフト器20の出力信号は、(A*に+B*\K)/2
−nである。なお、括弧内の項は、シフト器に入力する
第1混合出力信号であり、分母の項は、nビット右にシ
フトすることを表わすので、2進の011111111
,00000000(MSBが符号)では、符号拡張し
た8位置の右シフトで17ビソト(符号プラス16ビツ
ト)に切り捨てたものは、2進ooooo。
000.11111111になる。この出力信号も、第
2加算器18に入力する。第2加算器18の出力信号は
、補正信号りと共に第3加算器22に入力する。第3加
算器22の出力信号は、最終混合出力信号である。この
出力信号は、Kの全範囲を用いると共に、総べての所望
混合器制限を満足する。そして、次式を満足する。
2加算器18に入力する。第2加算器18の出力信号は
、補正信号りと共に第3加算器22に入力する。第3加
算器22の出力信号は、最終混合出力信号である。この
出力信号は、Kの全範囲を用いると共に、総べての所望
混合器制限を満足する。そして、次式を満足する。
MIX= [A*に+B*\K]
+ [A*に+B*\K]/(2”n)+D
この補正信号りは、希望する結果に依存する。
Nビットの結果をデイザにより丸めるには、Dは、次式
より得た乱数、疑似乱数である。
より得た乱数、疑似乱数である。
1/(2−n)≦D
≦(2” n−1) / (2−n)
切り捨てた結果に対しては、次のようになる。
I) = 1 / (2−n )
丸めた結果に対して、分数部分(小数部分)が2分の1
以上ならば、次式になる。
以上ならば、次式になる。
D= [2−(n−1) ] / (2−n)+1/(
2−n) Dにとって、必要なことは、所望の結果を得ることであ
る。
2−n) Dにとって、必要なことは、所望の結果を得ることであ
る。
単一の乗算器を使用する他の従来の混合器を第5図に示
すが、この乗算器は、次式を実現する。
すが、この乗算器は、次式を実現する。
MIX雰(A−B)*に+B
単一の乗算器を用いるこの従来の混合器を変更して、本
発明を含む第2図の混合器にできる。減算器24は、2
つの信号A及びBを受ける。この減算器24の出力信号
と共に混合器制御変数Kを乗算器26に入力する。乗算
器26の出力信号を第1加算器28及び符号拡張右方向
シフト器3oに供給する。このシフト器30の出力信号
は、第1加算器28に供給する。連結回路(CONC)
32は、第2信号Bと補正信号りとを組み合わせ、信号
Eを発生する。なお、Bは整数部分となり、Dは分数部
分となる。連結(直列結合)は、AB:CD(連結)が
ABOO+00CD=ABCDとなるように非ゼロの項
を重ね合わせない加算の特別な場合である。連結回路3
2の出力信号E及び第1加算器28の出力信号を第2加
算器34に入力する。この加算器34の113力信号が
所望の混合出力信号である。
発明を含む第2図の混合器にできる。減算器24は、2
つの信号A及びBを受ける。この減算器24の出力信号
と共に混合器制御変数Kを乗算器26に入力する。乗算
器26の出力信号を第1加算器28及び符号拡張右方向
シフト器3oに供給する。このシフト器30の出力信号
は、第1加算器28に供給する。連結回路(CONC)
32は、第2信号Bと補正信号りとを組み合わせ、信号
Eを発生する。なお、Bは整数部分となり、Dは分数部
分となる。連結(直列結合)は、AB:CD(連結)が
ABOO+00CD=ABCDとなるように非ゼロの項
を重ね合わせない加算の特別な場合である。連結回路3
2の出力信号E及び第1加算器28の出力信号を第2加
算器34に入力する。この加算器34の113力信号が
所望の混合出力信号である。
[発明の効果J
よって、本発明のデジタル混合器によれば、補正項を混
合式に加えて、所望条件に補正することにより、混合器
制御変数の全範囲を用いながら、所望の混合条件を満足
できる。
合式に加えて、所望条件に補正することにより、混合器
制御変数の全範囲を用いながら、所望の混合条件を満足
できる。
第1図は、本発明のデジタル・ビデオ混合器の好適な一
実施例のブロック図、 第2図は、本発明のデジタル・ビデオ混合器の他の好適
な実施例のブロック図、 第3〜第5図は、従来の混合器のブロック図である。 12.14.26:乗算器 l 6. 20 : 24 : 32 = 18.22.28.34:加算器 符号拡張右方向シフト器 減算器 連結回路
実施例のブロック図、 第2図は、本発明のデジタル・ビデオ混合器の他の好適
な実施例のブロック図、 第3〜第5図は、従来の混合器のブロック図である。 12.14.26:乗算器 l 6. 20 : 24 : 32 = 18.22.28.34:加算器 符号拡張右方向シフト器 減算器 連結回路
Claims (1)
- 【特許請求の範囲】 混合器制御変数の制御により2つの信号を混合するデジ
タル混合器であって、 上記混合器制御変数の制御により上記2つの信号を組み
合わせ、第1混合出力信号を発生する手段と、 上記第1混合出力信号を補正して、所望の混合条件を満
たす第2混合出力信号を発生する手段とを具えたデジタ
ル混合器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US444,582 | 1989-11-30 | ||
| US07/444,582 US5041998A (en) | 1989-11-30 | 1989-11-30 | Digital video mixer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03186077A true JPH03186077A (ja) | 1991-08-14 |
| JP2709527B2 JP2709527B2 (ja) | 1998-02-04 |
Family
ID=23765503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2333399A Expired - Lifetime JP2709527B2 (ja) | 1989-11-30 | 1990-11-29 | デジタル混合器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5041998A (ja) |
| EP (1) | EP0430701B1 (ja) |
| JP (1) | JP2709527B2 (ja) |
| DE (1) | DE69030055T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009505611A (ja) * | 2005-08-22 | 2009-02-05 | フリースケール セミコンダクター インコーポレイテッド | 有界信号ミキサおよび動作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625374A (en) * | 1993-09-07 | 1997-04-29 | Apple Computer, Inc. | Method for parallel interpolation of images |
| US6161119A (en) * | 1998-11-05 | 2000-12-12 | Microsoft Corporation | Hardware multiplication of scaled integers |
| US9378751B2 (en) * | 2008-06-19 | 2016-06-28 | Broadcom Corporation | Method and system for digital gain processing in a hardware audio CODEC for audio transmission |
| FR3120175B1 (fr) * | 2021-02-25 | 2023-06-16 | Airbus Operations Sas | Dispositif de mixage de signaux video configure pour interfacer un calculateur d’affichage et un afficheur tete haute d’un aeronef |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60139377U (ja) * | 1984-02-25 | 1985-09-14 | ソニー株式会社 | 映像信号ミツクス回路 |
| JPS60235587A (ja) * | 1984-04-26 | 1985-11-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ビデオ信号フエーデイング回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3842250A (en) * | 1973-08-29 | 1974-10-15 | Sperry Rand Corp | Circuit for implementing rounding in add/subtract logic networks |
| JPS59122040A (ja) * | 1982-12-27 | 1984-07-14 | Sony Corp | デイジタル信号処理回路 |
| DE3484314D1 (de) * | 1984-11-16 | 1991-04-25 | Itt Ind Gmbh Deutsche | Interpolator fuer digitalsignale. |
| GB2176362B (en) * | 1985-06-06 | 1989-12-06 | Gen Electric Plc | Digital mixing apparatus |
| DE3612934A1 (de) * | 1986-04-17 | 1987-10-22 | Bosch Gmbh Robert | Verfahren und anordnung zum additiven mischen von digitalen videosignalen |
| US4811260A (en) * | 1986-11-13 | 1989-03-07 | Fujitsu Limited | Signal processing circuit |
-
1989
- 1989-11-30 US US07/444,582 patent/US5041998A/en not_active Expired - Lifetime
-
1990
- 1990-11-29 JP JP2333399A patent/JP2709527B2/ja not_active Expired - Lifetime
- 1990-11-30 DE DE69030055T patent/DE69030055T2/de not_active Expired - Fee Related
- 1990-11-30 EP EP90313025A patent/EP0430701B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60139377U (ja) * | 1984-02-25 | 1985-09-14 | ソニー株式会社 | 映像信号ミツクス回路 |
| JPS60235587A (ja) * | 1984-04-26 | 1985-11-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ビデオ信号フエーデイング回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009505611A (ja) * | 2005-08-22 | 2009-02-05 | フリースケール セミコンダクター インコーポレイテッド | 有界信号ミキサおよび動作方法 |
| JP4862045B2 (ja) * | 2005-08-22 | 2012-01-25 | フリースケール セミコンダクター インコーポレイテッド | 有界信号ミキサおよび動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430701B1 (en) | 1997-03-05 |
| EP0430701A3 (en) | 1992-11-25 |
| EP0430701A2 (en) | 1991-06-05 |
| US5041998A (en) | 1991-08-20 |
| JP2709527B2 (ja) | 1998-02-04 |
| DE69030055T2 (de) | 1997-08-21 |
| DE69030055D1 (de) | 1997-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0196825B1 (en) | Scaling circuitry with truncation offset compensation | |
| JPH07114466B2 (ja) | ビデオ信号フエーデイング回路 | |
| JPH03186077A (ja) | デジタル混合器 | |
| JP3356613B2 (ja) | 加算方法および加算器 | |
| JP2503854B2 (ja) | 混合回路 | |
| US7003544B1 (en) | Method and apparatus for generating a squared value for a signed binary number | |
| US5801974A (en) | Calculation method and circuit for obtaining a logarithmic approximation value | |
| JPH04256016A (ja) | 2の補数の乗算器を無符号数の乗算を行うように修正する方法および装置 | |
| JP2509279B2 (ja) | 浮動小数点数一固定小数点数変換装置 | |
| JP3071607B2 (ja) | 乗算回路 | |
| JP3560596B2 (ja) | 演算装置及びデータの読出方法 | |
| JP3722821B2 (ja) | 演算方法 | |
| JP3074958B2 (ja) | 加算機能付きシリアル乗算器 | |
| KR0135811B1 (ko) | 영상처리시스템의 주소 생성기 | |
| JP2699624B2 (ja) | 乗算器 | |
| JPS6352488B2 (ja) | ||
| JPS6399623A (ja) | 有限体の演算回路 | |
| JPH01202927A (ja) | アナログ/デジタル変換器 | |
| JPH02293928A (ja) | マイクロコンピュータ | |
| JPH01259627A (ja) | アナログ/デジタル変換装置 | |
| JPS62289090A (ja) | デイジタルガンマ補正回路 | |
| JPH11134176A (ja) | 逆数演算回路 | |
| KR100247925B1 (ko) | 곱셈기 및 그의 동작방법 | |
| JPS63298627A (ja) | 乗算回路 | |
| JPS5879372A (ja) | イメ−ジデ−タの拡大縮小装置 |