JPH0453048Y2 - - Google Patents

Info

Publication number
JPH0453048Y2
JPH0453048Y2 JP16404586U JP16404586U JPH0453048Y2 JP H0453048 Y2 JPH0453048 Y2 JP H0453048Y2 JP 16404586 U JP16404586 U JP 16404586U JP 16404586 U JP16404586 U JP 16404586U JP H0453048 Y2 JPH0453048 Y2 JP H0453048Y2
Authority
JP
Japan
Prior art keywords
signal
frequency
modulation
output
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16404586U
Other languages
English (en)
Other versions
JPS6370715U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16404586U priority Critical patent/JPH0453048Y2/ja
Publication of JPS6370715U publication Critical patent/JPS6370715U/ja
Application granted granted Critical
Publication of JPH0453048Y2 publication Critical patent/JPH0453048Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、小型化が必要な無線機において局部
発振信号の信号源等として用いるのに適した周波
数シンセサイザに関する。
(従来の技術) 従来、多チヤンネル切替を行なう無線機の局部
発振信号の発振源として、あるいは送信波信号の
発振源として位相同期回路を用いた周波数シンセ
サイザがよく使用されている。特に、送信波信号
の発振源として周波数シンセサイザを使用し、か
つ電圧制御発振器に変調信号を加え、周波数シン
セサイザを変調器として使用する場合、電圧制御
発振器の発振周波数によつて変調感度が変化する
という問題がある。この問題を解決するため、従
来は、アナログスイツチ等を用いて、発振周波数
に応じて変調レベルを変えている。
第4図は、前述の改良を施した従来装置のブロ
ツク図、第5図は、第4図従来例の各部の信号波
形図である。
以下、図面を参照して従来例を説明する。第4
図において、電圧制御発振器4の出力は、可変分
周器5に入力される。可変分周器5の出力は比較
器2に送出される。この比較器2では、可変分周
器5の出力と発振器1の出力とを比較し、双方の
位相差に応じて信号電圧を出力する。この比較器
2の出力は、ループフイルタ3を通り、電圧制御
発振器4にフイードバツクされる。
入力端子P1は、データ信号22を入力する端
子、入力端子P2は、クロツク信号23を入力す
る端子、入力端子P3は、ストローブ信号24を
入力する端子である。可変分周器5の内部にシフ
トレジスタとデータラツチ回路を備え、クロツク
信号23の立ち上りでデータ信号22を形成する
各パルスがシフトされ、ストローブ信号24の立
ち上りでデータ信号22を形成する各パルスがラ
ツチされる。入力端子P4は、変調波信号21を
入力する端子、入力端子P5,P6は、変調波信
号21の信号レベルを切替え制御するための制御
信号26,27を入力する端子である。各制御信
号26,27は、2bitのパラレル信号で変調波信
号21の信号レベルを4段階に切替えている。
第6図は、自動車電話の様に同時送受信のでき
る無線機に多く用いられる従来例を示したブロツ
ク図である。受信局発用のシンセサイザと送信用
のシンセサイザを別々に持つ構成である。位相同
期回路30が送信用で、位相同期回路31が受信
局発用になつており、それぞれの位相同期回路の
動作は前述した通りである。2つのシンセサイザ
は基準周波数発振器1、クロツク信号23の入力
端子P2、ストローブ信号24の入力端子P3を
共用している。
(考案が解決しようとする問題点) 上述したように従来は、変調レベルを切替える
制御信号を新たに制御部から受けていたため、制
御部と周波数シンセサイザ部とのインタフエー
ス、例えばコネクタ用端子の数が制御信号の数だ
け増加する欠点があつた。例えば制御信号が2bit
の信号であればコネクタ用端子が2本増加してい
た。又、一般の無線機では、周波数シンセサイザ
を含む無線部と制御部とは別パネルの構成をとる
ことが多く、インタフエースが増えるとコネクタ
が大きくなつてしまうため、小型機、特にハンデ
イトランシーバ等においては、インタフエースの
本数を1本でも少なくすることが小型化にとつて
不可欠である。
本考案は、上記問題点に鑑みてなされたもの
で、無線機の小形化を図ることのできる周波数シ
ンセサイザを提供することを目的とする。
(問題点を解決するための手段) 前述の問題点を解決し、上記目的を達成するた
めに本考案が提供する手段は、入力電圧に応じて
発振周波数が変化する電圧制御発振器と、複数の
パルスで成るデータ信号と該データ信号の後に入
力するストローブ信号とで分周比が指定され該指
定された分周比で前記電圧制御発振器の出力を分
周する可変分周器と、所定の周波数で発振する発
振器の出力と前記可変分周器の出力を比較し双方
の位相差に応じた信号電圧を前記電圧制御発振器
に出力する比較手段とで構成される位相同期回路
と;前記ストローブ信号の後に入力する制御信号
に応じて変調信号の信号レベルを変更して出力す
る変調信号出力手段とを備え;該変調信号出力手
段の変調信号を前記電圧制御発振器に出力して該
変調信号に応じて周波数変調がなされる周波数シ
ンセサイザであつて、前記データ信号の信号線と
前記制御信号の信号線とを共通の信号線にするこ
とを特徴とする。
(実施例) 第1図は、本考案の一実施例を示したブロツク
図である。
1は発振器、2は比較器、3はフイルタ、4は
電圧制御発振器、5は可変分周器、10は切換回
路、30は位相同期回路である。各回路部の動作
は第4図に示した従来例と同様である。
ここで可変分周器5に入力するデータ信号22
の信号線と切換回路10に入力する制御信号27
の信号線とを共通にしている。従つて、第1図と
第4図とを比較して明らかなように5個の端子P
1,P2,P3,P4,P5だけを使用してお
り、端子の全体数を少なくすることができる。
第2図は、本考案の他の実施例を示したブロツ
ク図、第3図は第2図実施例の各部の信号波形図
である。
第2図に示した実施例では、2個の位相同期回
路30,31を設け、各位相同期回路30,31
に入力するデータ信号22,25と制御信号2
7,26との信号線をそれぞれ共通の信号線にし
たことを特徴とする。即ち第2図に示すようにデ
ータ信号22と制御信号27の信号線を共通の信
号線にするとともに、データ信号25と制御信号
26の信号線を共通の信号線としている。これに
より5個の端子P1,P2,P3,P4,P7だ
けを使用し、端子の全体数を少なくしている。
次に第3図を参照して本考案の作用を説明す
る。可変分周器5に内蔵したシフト手段では、デ
ータ信号22を形成する複数のデータパルス22
a,22b,…22nが、対応するクロツク信号
23の各クロツクパルス23a,23b,23
c,…23nにより順次シフトされる。同様に可
変分周器9に内蔵したシフト手段では、データ信
号23を形成する複数のデータパルス25a,2
5b,…が対応するクロツク信号23の各クロツ
クパルス23a,23b,23c,…23nによ
り順次シフトされる。このデータ信号22と25
は、ストローブ信号24の立ち上がでラツチされ
る。即ち、所定のチヤンネルに指定される。従つ
て、可変分周器5,9は、対応するデータ信号2
2,25のデータ内容に応じたそれぞれの分周比
に指定される。ここで第3図に示すように前記各
シフト手段は、ストローブ信号24の入力後に制
御信号26,27を入力するが、各データ信号2
2,25のデータ内容がラツチされた後であるか
ら、可変分周器5,9の分周比の設定値に変更を
生じない。従つて、可変分周器5,9は、制御信
号26,27によつては何ら支障を生じない。
次に切換回路10側について説明する。切換回
路10では、データ信号22,25によつて、変
調レベルの切替えが行なわれてしまうが、前述の
チヤンネル指定が完了し、シンセサイザはロツク
するまでは、変調波は必要ないのでレベルの切替
えが行なわれても何ら影響はない。
尚、シンセサイザの引き込み動作、即ち、所定
の周波数に位相同期した安定な出力信号を確実、
且つ安定に得るには、各データ信号22,25の
出力タイミング期間のあいだは、切換回路10に
対する変調信号21の入力を禁止することが望ま
しい。
(考案の効果) 以上説明したように本考案によれば、変調レベ
ル切替え回路の制御信号線と、可変分周器の分周
数を指定するデータ信号線を共用し、インタフエ
ース、即ち端子数の少ない周波数シンセサイザを
得ることができる。インタフエース即ち、端子の
数を減らすことによつてコネクタが小型化でき
る。又、制御部の出力ポートの数に余裕がない場
合には、IC(集積回路)を増やさずに変調レベル
の切替え制御を行なうことができる。
【図面の簡単な説明】
第1図は本考案の一実施例を示したブロツク
図、第2図は本考案の他の実施例を示したブロツ
ク図、第3図は第2図実施例の各部の信号波形
図、第4図は従来例を示したブロツク図、第5図
は第4図従来例の各部の信号波形図、第6図は他
の従来例を示したブロツク図である。 1……基準周波数発振器、2,6……位相同比
較器、3,7……ループフイルタ、4,8……電
圧制御発振器、5,9……可変分周器、10……
変調レベル切替え回路、21……変調入力端子、
22,25……データ信号入力端子、23……ク
ロツク信号入力端子、24……ストローブ信号入
力端子、26,27……切替え制御信号入力端
子、30,31……位相同期回路。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 入力電圧に応じて発振周波数を変化する電圧
    制御発振器と、複数のパルスで成るデータ信号
    と該データ信号の後に入力するストローブ信号
    とで分周比が指定され該指定された分周比で前
    記電圧制御発振器の出力を分周する可変分周器
    と、所定周波数で発振する発振器の出力と前記
    可変分周器の出力を比較し双方の位相差に応じ
    た信号電圧を前記電圧制御発振器に出力する比
    較手段とで構成される位相同期回路と;前記ス
    トローブ信号の後に入力する制御信号に応じて
    変調信号の信号レベルを変更して出力する変調
    信号出力手段とを備え;該変調信号出力手段の
    変調信号を前記電圧制御発振器に出力して該変
    調信号に応じて周波数変調がなされる周波数シ
    ンセサイザにおいて、 前記データ信号の信号線と前記制御信号の信
    号線とを共通の信号線にすることを特徴とする
    周波数シンセサイザ。 (2) 前記位相同期回路を複数個設けて成り、各位
    相同期回路毎に入力するデータ信号と前記制御
    信号との信号線を共通の信号線にすることを特
    徴とする特許請求の範囲第1項記載の周波数シ
    ンセサイザ。
JP16404586U 1986-10-24 1986-10-24 Expired JPH0453048Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16404586U JPH0453048Y2 (ja) 1986-10-24 1986-10-24

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16404586U JPH0453048Y2 (ja) 1986-10-24 1986-10-24

Publications (2)

Publication Number Publication Date
JPS6370715U JPS6370715U (ja) 1988-05-12
JPH0453048Y2 true JPH0453048Y2 (ja) 1992-12-14

Family

ID=31092801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16404586U Expired JPH0453048Y2 (ja) 1986-10-24 1986-10-24

Country Status (1)

Country Link
JP (1) JPH0453048Y2 (ja)

Also Published As

Publication number Publication date
JPS6370715U (ja) 1988-05-12

Similar Documents

Publication Publication Date Title
JP2526847B2 (ja) ディジタル方式無線電話機
US5521948A (en) Frequency synthesizer
US4271531A (en) Frequency synthesizer
JPS60134633A (ja) 複変換同調器用制御装置
JPH04260219A (ja) 位相同期ループシンセサイザ
JPH01126023A (ja) 送受同時通信無線機
EP1045518A1 (en) Phase Mixer
US5450028A (en) Discrete-time signal processing system
JPH0453048Y2 (ja)
JP3707203B2 (ja) 分周器
US4095190A (en) Tuning system
JPH0795687B2 (ja) 周波数シンセサイザ
US6121846A (en) Digital phase comparator without dead zone
JPH1032489A (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
US4547751A (en) System for frequency modulation
GB2288931A (en) Frequency synthesizer employing frequency-dividing ratios of 1/N and 1/(N+1)
JP2608774B2 (ja) テレビ信号のfm送信装置
JP2795095B2 (ja) 受信チャンネル選択復調装置
KR200346379Y1 (ko) 주파수 합성기
JP2834740B2 (ja) 周波数シンセサイザ
JPH1188156A (ja) クロック生成用pll回路
KR100189773B1 (ko) 디지털 위상 동기 회로
JPH0983350A (ja) クロック発生装置
EP0598435A2 (en) Discrete-time signal processing system
JPH06268513A (ja) Pll回路