JPH04260219A - 位相同期ループシンセサイザ - Google Patents

位相同期ループシンセサイザ

Info

Publication number
JPH04260219A
JPH04260219A JP3042738A JP4273891A JPH04260219A JP H04260219 A JPH04260219 A JP H04260219A JP 3042738 A JP3042738 A JP 3042738A JP 4273891 A JP4273891 A JP 4273891A JP H04260219 A JPH04260219 A JP H04260219A
Authority
JP
Japan
Prior art keywords
phase
control signal
direct digital
synthesizer
digital synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3042738A
Other languages
English (en)
Other versions
JP2806059B2 (ja
Inventor
Ryuhei Fujiwara
隆平 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP3042738A priority Critical patent/JP2806059B2/ja
Application filed by NEC Corp filed Critical NEC Corp
Priority to CA002061194A priority patent/CA2061194C/en
Priority to EP92102402A priority patent/EP0499245B1/en
Priority to ES92102402T priority patent/ES2091960T3/es
Priority to DE69213499T priority patent/DE69213499T2/de
Priority to US07/835,338 priority patent/US5175511A/en
Priority to AU10987/92A priority patent/AU640596B2/en
Publication of JPH04260219A publication Critical patent/JPH04260219A/ja
Application granted granted Critical
Publication of JP2806059B2 publication Critical patent/JP2806059B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、時分割多重方式の無線
機の位相同期ループシンセサイザに利用する。特に、高
速切替可能なダイレクトディジタルシンセサイザを用い
た位相同期ループシンセサイザに関するものである。
【０００２】
【従来の技術】図４は従来例の位相同期ループシンセサ
イザのブロック構成図である。
【０００３】従来、位相同期ループシンセサイザは、高
速切替可能な方式としてリファレンス信号として周波数
を高くとるダイレクトディジタルシンセサイザ採用の方
式が有効であることが判明している。
【０００４】ダイレクトディジタルシンセサイザ方式の
位相同期ループシンセサイザは、図４に示すように、一
般の位相同期ループシンセサイザと同様な構成で実現さ
れている。この特徴は固定分周器１６の採用とダイレク
トディジタルシンセサイザ１１の出力周波数にあり、一
般の位相同期ループシンセサイザでは分周器は可変分周
器を使用し、得ようとする周波数の周波数間隔に相当す
る固定周波数の信号をダイレクトディジタルシンセサイ
ザ１１が発信するように構成されるが、ダイレクトディ
ジタルシンセサイザ方式のシンセサイザでは分周器の分
周比は常に固定であり、逆にリファレンス信号であるダ
イレクトディジタルシンセサイザ１１の出力周波数を可
変にしている。
【０００５】位相同期ループとしての動作原理は一般の
位相同期ループシンセサイザと同様に、指定する周波数
の正弦波を出力するダイレクトディジタルシンセサイザ
１１、ループフィルタ１４の出力する直流電圧に応じて
発信周波数が変わる可変周波数発振器（電圧制御発振器
、ＶＣＯ）１５、固定分周器１６、位相比較器１２など
から構成され、位相比較器１２は固定分周器１６にて分
周された出力信号とダイレクトディジタルシンセサイザ
１１の出力信号との位相差分に相当する幅のパルスをル
ープフィルタ１４に出力する。ループフィルタ１４にて
リップル分が除かれた位相差分信号に基づき可変周波数
発振器１５は位相差分を低減するように発信周波数を制
御する。ダイレクトディジタルシンセサイザ１１の出力
信号の周波数は特に周波数間隔に制限を受けないので位
相比較は高い周波数で可能となり、位相同期ループルー
プの応答速度を速めることができる。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来例の位相同期ループシンセサイザでは、切替速度を速
めるために、ダイレクトディジタルシンセサイザを採用
すると位相比較は高い周波数で可能となり、位相同期ル
ープループの応答速度を速めることができるが、ダイレ
クトディジタルシンセサイザを実現するために使用する
高速のディジタルアナログコンバータおよび加算器など
は消費電力が多く、ダイレクトディジタルシンセサイザ
の発生する波形に歪みがあるとＣ／Ｎ（搬送波対雑音比
）が劣化し、スプリアスが発生するなど欠点も多かった
。特に、携帯無線機に採用する場合には消費電力の多い
ことが致命的な欠点であった。
【０００７】本発明は上記の欠点を解決するもので、消
費電力が少なく、ダイレクトディジタルシンセサイザの
動作による希望外周波数の雑音の発生を抑制し、かつ高
速切替ができる位相同期ループシンセサイザを提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】本発明は、周波数が可変
なレファレンス信号を発生するダイレクトディジタルシ
ンセサイザと、入力する制御電圧に対応する周波数の信
号を出力する可変周波数発振手段、この可変周波数発振
手段の出力信号の周波数を分周する固定分周器および上
記ダイレクトディジタルシンセサイザの出力周波数とこ
の固定分周器の出力周波数とを位相比較して上記制御電
圧を発生する位相比較器を含む位相同期グループとを備
えた位相同期ループシンセサイザにおいて、無線機が送
信または受信するタイムスロットに同期して所定時間上
記ダイレクトディジタルシンセサイザを動作させる制御
信号を入力する制御信号入力端子と、この制御信号に基
づきその出力を有効にするチャージポンプとを備え、上
記ダイレクトディジタルシンセサイザは上記制御信号に
基づき上記所定時間動作する手段を含むことを特徴とす
る。
【０００９】また、本発明は、上記所定時間は上記位相
同期ループが上記タイムスロットに十分追従して同期す
る時間であることができる。
【００１０】さらに、上記固定分周器は上記制御信号に
基づきリセットする手段を含むことができる。
【００１１】
【作用】制御信号入力端子は無線機が送信または受信す
るタイムスロットに同期して所定時間ダイレクトディジ
タルシンセサイザを動作させる制御信号を入力する。チ
ャージポンプはこの制御信号に基づきその出力を有効に
し、ダイレクトディジタルシンセサイザは上記制御信号
に基づき上記所定時間動作する。
【００１２】また、上記所定時間は位相同期ループが上
記タイムスロットに十分追従して同期する時間であるこ
とができる。
【００１３】さらに、固定分周器は上記制御信号に基づ
きリセットすることができる。
【００１４】以上により消費電力が少なく、ダイレクト
ディジタルシンセサイザの動作による希望外周波数の雑
音の発生を抑制し、かつ高速切替ができる。
【００１５】
【実施例】本発明の実施例について図面を参照して説明
する。図１は本発明一実施例位相同期ループシンセサイ
ザのブロック構成図である。
【００１６】図１において、位相同期ループシンセサイ
ザは、周波数が可変なレファレンス信号を発生するダイ
レクトディジタルシンセサイザ１１と、入力する制御電
圧に対応する周波数の信号を出力する可変周波数発振手
段としてループフィルタ１４および可変周波数発振器１
５、可変周波数発振器１５の出力信号の周波数を分周す
る固定分周器１６およびダイレクトディジタルシンセサ
イザ１１の出力周波数と固定分周器１６の出力周波数と
を位相比較して上記制御電圧を発生する位相比較器１２
を含む位相同期グループとを備える。
【００１７】ここで本発明の特徴とするところは、無線
機が送信または受信するタイムスロットに同期して所定
時間ダイレクトディジタルシンセサイザ１１を動作させ
る制御信号を入力する制御信号入力端子１７と、この制
御信号に基づきその出力を有効にするチャージポンプと
してアナログスイッチ１３とを備え、ダイレクトディジ
タルシンセサイザ１１は上記制御信号に基づき上記所定
時間動作する手段を含むことにある。
【００１８】また、上記所定時間は上記位相同期ループ
が上記タイムスロットに十分追従して同期する時間であ
る。
【００１９】さらに、固定分周器１６は上記制御信号に
基づきリセットする手段を含む。
【００２０】このような構成の位相同期ループシンセサ
イザの動作について説明する。図２は本発明の位相同期
ループシンセサイザのダイレクトディジタルシンセサイ
ザのブロック構成図である。図３は本発明の位相同期ル
ープシンセサイザの各部分の信号のタイムチャートであ
る。
【００２１】図１において、位相比較器１２は固定分周
器１６にて分周された入力信号とダイレクトディジタル
シンセサイザ１１の出力信号との位相差分に相当する幅
のパルスをループフィルタ１４に出力する。ループフィ
ルタ１４にてリップル分が除かれた位相差分信号に基づ
き位相差分を低減するように発信周波数を制御する。位
相比較器１２とループフィルタ１４との間にはアナログ
スイッチ１３が挿入され、制御信号入力端子１７に入力
されるタイムスロットに同期した制御信号が「Ｈ」の場
合には抵抗値がほぼ零になり、制御信号が「Ｌ」の場合
には抵抗値がほぼ無限大に近くなる。また、制御信号入
力端子１７に入力される制御信号が「Ｌ」の場合にはダ
イレクトディジタルシンセサイザ１１は動作を停止し、
かつ固定分周器１６はリセットする。
【００２２】図２について各部分の信号の波形を送信時
について説明する。受信についても同様である。２１は
本発明が利用されているＴＤＭ方式（時分割多重方式）
の無線機が送信（受信）すべきタイムスロットを表す信
号で「Ｈ」の期間に送信（受信）信号２２のように電波
が送信（受信）される。２３は図１の制御信号入力端子
１７に入力される信号であり、「Ｌ」の期間は図１の位
相同期ループループは動作せずループフィルタ１４の出
力波形はロックがかかっている状態の電圧から徐々にず
れていく。 この模様はループフィルタ１４の出力波形２４に表され
る。 この「ずれ」は送信（受信）すべきタイムスロットの間
には許容された値を維持するべく使用素子、回路を選ぶ
必要がある。たとえば、可変周波数発振器１５の入力部
にＣ−ＭＯＳのオペアンプでボルテージフォロワ回路を
設けインピーダンスを高くし、またできる限りオープン
インピーダンスの高いアナログスイッチ１３を採用する
などである。さらに、制御信号入力端子１７に入力され
る信号が「Ｈ」を維持する時間はループの応答速度で決
められ、充分に可変周波数発振器１５の発信周波数が安
定するだけの所定の時間をとる。この間に、ループフィ
ルタの出力波形２４には位相同期がかかるまでの過渡波
形が表れる。
【００２３】図３において、位相加算幅レジスタ３１は
ラッチ回路で、外部（中央処理部など）からあらかじめ
設定された位相加算幅をバイナリデータで記憶している
。 加算器３２はラッチ３３の出力と位相加算幅レジスタ３
１の出力を加算する。ラッチ３３は加算器３２の出力を
システムクロック発振器３４の発生するシステムクロッ
クの立ち上がりでラッチする。すなわち、ラッチ３３の
出力は加算器３２のビット幅をモジュロとして、システ
ムクロック毎に位相加算幅レジスタ３１の値づつ増され
ていく。ディジタルアナログコンバータ３５はＲＯＭ３
６の指定するディジタルデータに相当する電圧を発生し
、ＲＯＭ３６には加算器３２のビット幅をモジュロとし
て正弦波の瞬時値に相当する値が記憶されている。した
がって、ディジタルアナログコンバータ３５からは位相
加算器幅レジスタ３１の値の逆数に比例した周波数の階
段波が出力されスムージングフィルタ３７にて高調波成
分が落とされ正弦波が出力される。 制御信号入力端子３８の入力が「Ｌ」の場合にはラッチ
３３にリセットがかかり、ダイレクトディジタルシンセ
サイザの構成素子がＣ−ＭＯＳであれば、消費電流は格
段に低下する。低下の度合いはシステムクロックの周波
数が高いほど大きい。
【００２４】
【発明の効果】以上説明したように、本発明は、消費電
力が少なく、ダイレクトディジタルシンセサイザの動作
による希望外周波数の雑音の発生を抑制し、かつ高速切
替ができる優れた効果がある。
【図面の簡単な説明】
【図１】　　本発明一実施例位相同期ループシンセサイ
ザのブロック構成図。
【図２】　　本発明の位相同期ループシンセサイザのダ
イレクトディジタルシンセサイザのブロック構成図。
【図３】　　本発明の位相同期ループシンセサイザの各
部分の信号のタイムチャート。
【図４】　　従来例の位相同期ループシンセサイザのブ
ロック構成図。
【符号の説明】
１１　　　　ダイレクトディジタルシンセサイザ１２　
　　　位相比較器 １３　　　　アナログスイッチ １４　　　　ループフィルタ １５　　　　可変周波数発振器 １６　　　　固定分周器 １７、３８　　制御信号入力端子 ２１　　　　無線機が送信（受信）するタイムスロット
２２　　　　送信（受信）信号 ２３　　　　送信（受信）するタイムスロットに同期し
た制御信号 ２４　　　　ループフィルタの出力波形３１　　　　位
相加算幅レジスタ ３２　　　　加算器 ３３　　　　ラッチ ３４　　　　システムクロック発振器 ３５　　　　ディジタルアナログコンバータ３６　　　
　ＲＯＭ ３７　　　　スムージングフィルタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】　　周波数が可変なレファレンス信号を発
    生するダイレクトディジタルシンセサイザと、入力する
    制御電圧に対応する周波数の信号を出力する可変周波数
    発振手段、この可変周波数発振手段の出力信号の周波数
    を分周する固定分周器および上記ダイレクトディジタル
    シンセサイザの出力周波数とこの固定分周器の出力周波
    数とを位相比較して上記制御電圧を発生する位相比較器
    を含む位相同期グループとを備えた位相同期ループシン
    セサイザにおいて、無線機が送信または受信するタイム
    スロットに同期して所定時間上記ダイレクトディジタル
    シンセサイザを動作させる制御信号を入力する制御信号
    入力端子と、この制御信号に基づきその出力を有効にす
    るチャージポンプとを備え、上記ダイレクトディジタル
    シンセサイザは上記制御信号に基づき上記所定時間動作
    する手段を含むことを特徴とする位相同期ループシンセ
    サイザ。
  2. 【請求項２】　　上記所定時間は上記位相同期ループが
    上記タイムスロットに十分追従して同期する時間である
    請求項１記載の位相同期ループシンセサイザ。
  3. 【請求項３】　　上記固定分周器は上記制御信号に基づ
    きリセットする手段を含む請求項１記載の位相同期ルー
    プシンセサイザ。
JP3042738A 1991-02-14 1991-02-14 位相同期ループシンセサイザ Expired - Fee Related JP2806059B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3042738A JP2806059B2 (ja) 1991-02-14 1991-02-14 位相同期ループシンセサイザ
EP92102402A EP0499245B1 (en) 1991-02-14 1992-02-13 Phase-locked loop synthesizer for use in TDM communications system
ES92102402T ES2091960T3 (es) 1991-02-14 1992-02-13 Sintetizador de circuito con enganche de fase para uso en un sistema de comunicacion de multiplexado con division de tiempo.
DE69213499T DE69213499T2 (de) 1991-02-14 1992-02-13 Synthesizer mit einem Phasenregelkreis für die Verwendung in einem Zeitmultiplexkommunikationssystem
CA002061194A CA2061194C (en) 1991-02-14 1992-02-13 Phase-locked loop synthesizer for use in tdm communications system
US07/835,338 US5175511A (en) 1991-02-14 1992-02-14 Phase-locked loop synthesizer for use in tdm communications system
AU10987/92A AU640596B2 (en) 1991-02-14 1992-02-14 Phase-locked loop synthesizer for use in tdm communications system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3042738A JP2806059B2 (ja) 1991-02-14 1991-02-14 位相同期ループシンセサイザ

Publications (2)

Publication Number Publication Date
JPH04260219A true JPH04260219A (ja) 1992-09-16
JP2806059B2 JP2806059B2 (ja) 1998-09-30

Family

ID=12644370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3042738A Expired - Fee Related JP2806059B2 (ja) 1991-02-14 1991-02-14 位相同期ループシンセサイザ

Country Status (7)

Country Link
US (1) US5175511A (ja)
EP (1) EP0499245B1 (ja)
JP (1) JP2806059B2 (ja)
AU (1) AU640596B2 (ja)
CA (1) CA2061194C (ja)
DE (1) DE69213499T2 (ja)
ES (1) ES2091960T3 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298317A (ja) * 2006-04-28 2007-11-15 Fujitsu Ltd 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置
JP2008048320A (ja) * 2006-08-21 2008-02-28 Nec Electronics Corp Ｐｌｌ回路
US9276239B2 (en) 2013-02-07 2016-03-01 Samsung Display Co., Ltd. Method for manufacturing a flexible display device by removing foreign particles

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0688446A1 (en) * 1993-03-10 1995-12-27 National Semiconductor Corporation Radio frequency telecommunications transceiver
CN1047898C (zh) * 1993-03-18 1999-12-29 东芝株式会社 频率合成器
JPH0817326B2 (ja) * 1993-03-30 1996-02-21 日本電気株式会社 周波数シンセサイザ
US5598405A (en) * 1994-01-25 1997-01-28 Alps Electric Co., Ltd. Time division multiple access time division duplex type transmitter-receiver
US5598440A (en) * 1994-11-08 1997-01-28 Mpb Technologies Inc. DDS driven DDS synthesizer for generating sinewave waveforms with reduced spurious signal levels
GB2295930B (en) * 1994-12-06 1999-11-24 Motorola Ltd Method and apparatus for implementing frequency hopping in a TDMA system
DE19700249A1 (de) * 1997-01-07 1998-07-09 Helmut Meier Vorrichtung für die Erzeugung und/oder den Empfang eines modulierten Funksignals
JP3088323B2 (ja) * 1997-02-18 2000-09-18 埼玉日本電気株式会社 Ｔｄｍａ方式無線機とシンセサイザ出力レベル調整回路
DE19727810C1 (de) * 1997-06-30 1999-02-18 Siemens Ag Hochfrequenz-Signalgenerator
JPH11225090A (ja) * 1998-02-06 1999-08-17 Alps Electric Co Ltd 時分割双方向通信装置
GB2335807B (en) * 1998-03-24 2001-12-12 Ericsson Telefon Ab L M Demodulator circuits
US6628656B1 (en) * 1999-08-09 2003-09-30 Cypress Semiconductor Corp. Circuit, method and/or architecture for improving the performance of a serial communication link
US6456135B1 (en) * 2000-09-19 2002-09-24 Thomson Licensing S.A. System and method for single pin reset a mixed signal integrated circuit
DE10102725C2 (de) 2001-01-22 2003-04-24 Infineon Technologies Ag Verfahren zum Betreiben einer PLL-Frequenzsyntheseschaltung
US7302237B2 (en) * 2002-07-23 2007-11-27 Mercury Computer Systems, Inc. Wideband signal generators, measurement devices, methods of signal generation, and methods of signal analysis
US20080212658A1 (en) * 2007-03-01 2008-09-04 Ahmadreza Rofougaran Method and system for communication of signals using a direct digital frequency synthesizer (ddfs)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4061979A (en) 1975-10-20 1977-12-06 Digital Communications Corporation Phase locked loop with pre-set and squelch
US4331941A (en) * 1980-02-29 1982-05-25 Hewlett-Packard Company Digital phase domain amplitude modulation method and apparatus
CA1325251C (en) * 1988-09-02 1993-12-14 Shigeki Saito Frequency synthesizer
US4965533A (en) 1989-08-31 1990-10-23 Qualcomm, Inc. Direct digital synthesizer driven phase lock loop frequency synthesizer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007298317A (ja) * 2006-04-28 2007-11-15 Fujitsu Ltd 周波数変調回路及びｆｍ−ｃｗレーダ装置並びに通信統合レーダ装置
JP2008048320A (ja) * 2006-08-21 2008-02-28 Nec Electronics Corp Ｐｌｌ回路
US9276239B2 (en) 2013-02-07 2016-03-01 Samsung Display Co., Ltd. Method for manufacturing a flexible display device by removing foreign particles

Also Published As

Publication number Publication date
CA2061194A1 (en) 1992-08-15
EP0499245A3 (en) 1993-01-20
JP2806059B2 (ja) 1998-09-30
DE69213499T2 (de) 1997-02-06
DE69213499D1 (de) 1996-10-17
EP0499245A2 (en) 1992-08-19
AU1098792A (en) 1992-08-20
ES2091960T3 (es) 1996-11-16
US5175511A (en) 1992-12-29
CA2061194C (en) 1996-01-30
EP0499245B1 (en) 1996-09-11
AU640596B2 (en) 1993-08-26

Similar Documents

Publication Publication Date Title
US5734970A (en) Single oscillator transceiver with multiple frequency converters
JP2806059B2 (ja) 位相同期ループシンセサイザ
US6107848A (en) Phase synchronisation
JP2526847B2 (ja) ディジタル方式無線電話機
US5270669A (en) Local oscillating frequency synthesizer for use in a TDMA system
US20110133797A1 (en) Novel method of frequency synthesis for fast switching
US6873213B2 (en) Fractional N frequency synthesizer
US5831481A (en) Phase lock loop circuit having a broad loop band and small step frequency
JP3679503B2 (ja) 周波数シンセサイザ
US6703901B2 (en) Frequency synthesizer and low-noise frequency synthesizing method
US5598448A (en) Method and apparatus for controlling a digital phase lock loop and within a cordless telephone
JP3070442B2 (ja) ディジタル変復調回路
JP2929965B2 (ja) 無線通信端局
JPH0761009B2 (ja) 周波数シンセサイザ
KR0149126B1 (ko) 혼합형 주파수 합성기
JP3305587B2 (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
JPH0645930A (ja) 周波数シンセサイザ
JP2757801B2 (ja) ダイレクト・デジタル・シンセサイザ位相同期発振回路
JPH0645925A (ja) 周波数シンセサイザ
JP3797791B2 (ja) Ｐｌｌシンセサイザ発振器
JP2000261318A (ja) シンセサイザ及び基準信号生成回路
JP3248453B2 (ja) 発振装置
JPH09284132A (ja) Ｐｌｌ回路
JP2000022533A (ja) 周波数シンセサイザ
JPH0983249A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070724

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090724

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees