JPH0453082Y2 - - Google Patents
Info
- Publication number
- JPH0453082Y2 JPH0453082Y2 JP13827687U JP13827687U JPH0453082Y2 JP H0453082 Y2 JPH0453082 Y2 JP H0453082Y2 JP 13827687 U JP13827687 U JP 13827687U JP 13827687 U JP13827687 U JP 13827687U JP H0453082 Y2 JPH0453082 Y2 JP H0453082Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- nand
- level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
- Audible And Visible Signals (AREA)
- Keying Circuit Devices (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は変調回路より出力される変調信号の送
出を制御する送信制御回路に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a transmission control circuit that controls transmission of a modulated signal output from a modulation circuit.
この種の送信制御回路は例えばビルの事務所内
等に管理職者等の特定の人物が入退室するときに
これを表示する装置に適用される。第5図はかか
る入退室表示装置を示し、図において5は入退室
を表示する表示装置、6は室内の入口専用ドア及
び出口専用ドアの開放を検出するドア開放検出手
段であり、各々入口専用ドア及び出口専用ドアの
検出手段60,61より構成される。7は検出手
段6の出力によりドア開放信号を出力する開放信
号出力手段、8は特定の人物が所持し開放信号出
力手段7のドア開放信号を受けて当該特定の人物
に固有な個人データ信号を出力する個人データ信
号出力手段、9は個人データを受けて該データ信
号から特定の人物を識別する識別手段、10はド
ア開放検出手段6の出力と識別手段9の識別信号
とを入力して特定の人物に対応する表示手段5を
点灯及び消灯する表示駆動手段である。
This type of transmission control circuit is applied, for example, to a device that displays when a specific person, such as a manager, enters or leaves an office in a building. FIG. 5 shows such a room entry/exit display device, and in the figure, 5 is a display device for displaying entry/exit, and 6 is door open detection means for detecting the opening of an entrance-only door and an exit-only door, each of which is dedicated to the entrance. It is composed of detection means 60 and 61 for the door and the exit-only door. Reference numeral 7 indicates an open signal output means for outputting a door open signal based on the output of the detection means 6, and 8 indicates a personal data signal unique to the specific person in response to the door open signal from the open signal output means 7, which is owned by a specific person. A personal data signal output means 9 receives personal data and identifies a specific person from the data signal; 10 inputs the output of the door opening detection means 6 and the identification signal of the identification means 9 to identify the person; This is a display driving means that turns on and off the display means 5 corresponding to the person.
上記構成において、所定の人物が室内に入ると
き、入口専用ドアを開放することにより入口ドア
側の開放検出手段60がこれを検出する。この検
出信号によつて開放信号出力手段7が作動しドア
開放信号を出力する。所定の人物が所持する個人
データ信号出力手段8はこのドア開放信号を受け
て固有の個人データ信号を送出し、識別手段9に
より個人データが識別される。そして開放検出手
段60と識別手段9の出力により表示駆動手段1
0が駆動され、所定の人物に対応する表示手段1
が点灯或いは消灯する。 In the above configuration, when a predetermined person enters the room, the opening detection means 60 on the entrance door side detects this by opening the entrance-only door. The open signal output means 7 is actuated by this detection signal and outputs a door open signal. Personal data signal output means 8 possessed by a predetermined person receives this door open signal and sends out a unique personal data signal, and the identification means 9 identifies the personal data. Then, the display driving means 1
0 is driven and the display means 1 corresponds to a predetermined person.
lights up or goes out.
一方、当該所定の人物が室外から出るときに
は、出口専用ドアを開放することにより出口ドア
側の開放検出手段61から検出信号が出力され
る。開放信号出力手段7はこの検出信号により作
動し、ドア開放信号を出力する。以下入室時と同
様に個人データ信号出力手段8から個人データが
送出され、識別手段9により該個人データを識別
し、開放検出手段61の検出出力と共に表示駆動
手段6に入力される。表示駆動手段10はこの各
信号の入力により所定の人物に対応する表示手段
5を消灯或いは点灯させる。 On the other hand, when the predetermined person exits the room, a detection signal is output from the opening detection means 61 on the exit door side by opening the exit door. The open signal output means 7 is activated by this detection signal and outputs a door open signal. Thereafter, personal data is sent out from the personal data signal output means 8 in the same manner as when entering the room, the personal data is identified by the identification means 9, and is inputted to the display driving means 6 together with the detection output of the opening detection means 61. The display driving means 10 turns off or lights up the display means 5 corresponding to a predetermined person in response to input of each of these signals.
以上の動作により所定の人物における入室及び
退室が識別できる。 Through the above operations, entry and exit of a predetermined person can be identified.
而して第5図における個人データ信号出力手段
8にはキヤリアを発生するための発振回路が備え
られており、該発振回路として従来第3図に示す
ブロツキング発振回路が用いられている。図にお
いてトランジスタQ3のベースにはブロツキング
トランスTの1次側が接続され、抵抗R6、コン
デンサC4の並列回路を通してバイアス電源VBに
接続される。またトランジスタQ3のコレクタは
ブロツキングトランスTの2次側を通して送信ス
イツチSW1に接続され、更に電源Vccに接続され
る。 The personal data signal output means 8 in FIG. 5 is equipped with an oscillation circuit for generating a carrier, and a blocking oscillation circuit shown in FIG. 3 has been conventionally used as the oscillation circuit. In the figure, the base of transistor Q3 is connected to the primary side of blocking transformer T, and is connected to bias power supply VB through a parallel circuit of resistor R6 and capacitor C4 . Further, the collector of the transistor Q3 is connected to the transmission switch SW1 through the secondary side of the blocking transformer T, and further connected to the power supply Vcc.
斯かる構成において、送信スイツチSW1をオン
にしトランジスタQ3にコレクタ電流が流れると、
ブロツキングトランスTによつてベース電圧が上
昇し、更にコレクタ電流を増加させる。これによ
つて該コレクタ電流は更にベース電流の上昇を強
めて急激な発振を生じせしめる。ところがベース
電圧の上昇はベース電流が流れ始めると停止し、
同時にコレクタ電流の増加も停止する。よつてブ
ロツキングトランスTの1次側(ベース側)電圧
は逆方向になり、逆方向に急激に変化する。その
ためコレクタ電流は急激に減少し、その変化はコ
レクタ電流がゼロになるまで継続する。従つて前
記AM発振は略半周期で終了し、ベース電圧は正
であるためベース電流が流れずに大きな値となつ
てコンデンサC4を充電する。一端充電されたこ
の電荷は抵抗R6を通じて放電し、ベース電圧が
カツトオフ電圧に達するまでコレクタ電流は流れ
ず発振は起きない。またベース電圧がカツトオフ
電圧に達するとプレート電流が流れ初めて再び発
振が起こる。以上の動作を繰返すことによりコレ
クタ出力は第4図aの如くAM発振出力が継続さ
れる。 In such a configuration, when transmitter switch SW 1 is turned on and collector current flows through transistor Q 3 ,
The blocking transformer T increases the base voltage, further increasing the collector current. As a result, the collector current further intensifies the rise in the base current, causing rapid oscillation. However, the increase in base voltage stops when base current starts flowing,
At the same time, the collector current also stops increasing. Therefore, the voltage on the primary side (base side) of the blocking transformer T goes in the opposite direction and changes rapidly in the opposite direction. Therefore, the collector current decreases rapidly, and this change continues until the collector current becomes zero. Therefore, the AM oscillation ends in approximately half a cycle, and since the base voltage is positive, the base current does not flow and becomes a large value, charging the capacitor C4 . This once charged charge is discharged through resistor R6 , and no collector current flows and oscillation does not occur until the base voltage reaches the cutoff voltage. Furthermore, when the base voltage reaches the cutoff voltage, the plate current begins to flow and oscillation occurs again. By repeating the above operations, the collector output continues to be an AM oscillation output as shown in FIG. 4a.
受信側ではこの発振出力を積分回路によりエン
ベロープ検波して復調し、第4図bに示す直流信
号を復調する。 On the receiving side, this oscillation output is envelope-detected and demodulated by an integrating circuit to demodulate the DC signal shown in FIG. 4b.
〔考案が解決しようとする問題点〕
斯かる従来のブロツキング発振回路を用いたも
のにあつては、その発振出力は第4図aに示す波
形となり、これを復調した場合同図bの如く直流
成分が同一時間長の矩形波に比して少なくなる。
従つて受信側では復調のための積分増幅回路が必
要であり、これによつて動作遅れが生じ、移動体
の移動速度が速い場合等には応答できなくなるこ
とがある。[Problems to be solved by the invention] When using such a conventional blocking oscillation circuit, the oscillation output has the waveform shown in Figure 4a, and when this is demodulated, it becomes a direct current as shown in Figure 4b. The number of components is smaller than that of a rectangular wave with the same time length.
Therefore, an integral amplifier circuit for demodulation is required on the receiving side, which causes a delay in operation and may result in failure to respond when the moving speed of the moving object is high.
本考案は叙上の如き従来の問題点に鑑み成され
たもので、変調回路より出力される変調信号の送
出を制御する送信制御回路において、送信スイツ
チにより駆動する単安定マルチバイブレータと、
該単安定マルチバイブレータよりの出力が停止し
たとき所定時間前記単安定マルチバイブレータの
出力を駆動スイツチの状態にかかわらず停止せし
せる出力制御回路と、前記単安定マルチバイブレ
ータの出力により変調回路から変調信号を送出せ
しめる変調信号送出回路と、を備えたものであ
る。
The present invention was developed in view of the conventional problems as described above, and includes a monostable multivibrator driven by a transmission switch in a transmission control circuit that controls the transmission of a modulated signal output from a modulation circuit.
an output control circuit that stops the output of the monostable multivibrator for a predetermined period of time when the output from the monostable multivibrator stops, regardless of the state of the drive switch; and a modulation circuit that modulates the output of the monostable multivibrator using the output of the monostable multivibrator. A modulated signal sending circuit that sends out a signal is provided.
上記構成において、送信スイツチを操作すると
単安定マルチバイブレータ(以下OSMという)
が駆動されOSMより一定時間出力信号が送出さ
れる。変調信号送出回路はこの信号を受けて一定
時間変調回路より変調信号を送出せしめる。一方
該OSMよりの出力が停止すると、この停止状態
を検出して出力制御回路はOSMを所定時間送信
スイツチの操作にかかわらずその出力の送出を停
止せしめる。これによつて送信スイツチのチヤタ
リングや異常に速いスイツチ操作があつても、
OSMは常に一定時間長の矩形波を送出すること
ができる。
In the above configuration, when the transmitter switch is operated, a monostable multivibrator (hereinafter referred to as OSM) is activated.
is driven, and the OSM sends out an output signal for a certain period of time. The modulated signal sending circuit receives this signal and causes the modulating circuit to send out the modulated signal for a certain period of time. On the other hand, when the output from the OSM stops, the output control circuit detects this stopped state and causes the OSM to stop outputting its output for a predetermined period of time regardless of the operation of the transmission switch. As a result, even if the transmitter switch chattering or the switch is operated abnormally fast,
OSM can always send out a square wave with a fixed length of time.
以下本考案の実施例を図面と共に説明する。第
1図において、電源Vcc(例えばDC+5V)と接
地間には抵抗R1と送信スイツチSW1が直列接続
され、その接続点はコンデンサC1、抵抗R2を介
してSOM1に入力される。該OSM1はナンド回
路NAND1、コンデンサC2、抵抗R3、可変抵抗
VR1及びナンド回路NAND2より構成され、抵抗
R2の出力がナンド回路NAND2に入力され、その
出力はコンデンサC2、抵抗R3の直列回路を介し
てナンド回路NAND2に入力される。該直列回路
の接続点と接地間には可変抵抗VR1が接続され
る。またナンド回路NAND2の出力はナンド回路
NAND1に入力され、OSM1の出力であるナン
ド回路NAND2の出力は出力制御回路2に入力さ
れる。該出力制御回路2は可変抵抗VR2、コンデ
ンサC3、ダイオードD1、インバータINV1、及び
ナンド回路NAND3より構成され、OSM1の
NAND2の出力は可変抵抗VR2を介してインバー
タINV1に入力されると共に直列接続されたダイ
オードD1、コンデンサC3を通して接地される。
またその接続点は可変抵抗VR2の摺動子に接続さ
れる。ナンド回路NAND2及びインバータINV1
の出力は各々ナンド回路NAND3に入力され、そ
の出力はナンド回路NAND2に入力される。また
ナンド回路NAND2の出力は変調信号送出回路3
に入力される。該送出回路3はPNPトランジス
タQ1と抵抗R4,R5より構成され、ナンド回路
NAND2の出力は抵抗R4を介してトランジスタQ1
のベースに印加され、エミツタが電源Vccに接続
されると共に、エミツタ・ベース間にバイアス抵
抗R5が接続される。トランジスタQ1のコレクタ
は変調回路4に供給される。変調回路4はトラン
ジスタQ2等から構成されるハートレー型発振回
路を備え、トランジスタQ1を介して電源Vccが供
給される。またその変調信号はアンテナANTよ
り送出される。
Embodiments of the present invention will be described below with reference to the drawings. In FIG. 1, a resistor R1 and a transmission switch SW1 are connected in series between a power supply Vcc (for example, DC +5V) and ground, and the connection point thereof is input to the SOM1 via a capacitor C1 and a resistor R2 . The OSM1 includes a NAND circuit NAND 1 , a capacitor C 2 , a resistor R 3 , and a variable resistor
Consists of VR 1 and NAND circuit NAND 2 , resistor
The output of R 2 is input to the NAND circuit NAND 2 , and the output thereof is input to the NAND circuit NAND 2 via a series circuit of a capacitor C 2 and a resistor R 3 . A variable resistor VR 1 is connected between the connection point of the series circuit and ground. Also, the output of the NAND circuit NAND 2 is a NAND circuit
The output of the NAND circuit NAND 2 , which is input to NAND 1 and is the output of OSM 1 , is input to output control circuit 2. The output control circuit 2 is composed of a variable resistor VR 2 , a capacitor C 3 , a diode D 1 , an inverter INV 1 , and a NAND circuit NAND 3 .
The output of NAND 2 is input to inverter INV 1 via variable resistor VR 2 and is grounded via diode D 1 and capacitor C 3 connected in series.
The connection point is also connected to the slider of variable resistor VR2 . NAND circuit NAND 2 and inverter INV 1
The outputs of each are input to the NAND circuit NAND 3 , and the output thereof is input to the NAND circuit NAND 2 . Also, the output of the NAND circuit NAND 2 is sent to the modulation signal sending circuit 3.
is input. The sending circuit 3 is composed of a PNP transistor Q 1 and resistors R 4 and R 5 , and is a NAND circuit.
The output of NAND 2 is connected to transistor Q 1 through resistor R 4
The emitter is connected to the power supply Vcc, and a bias resistor R5 is connected between the emitter and the base. The collector of transistor Q 1 is supplied to a modulation circuit 4 . The modulation circuit 4 includes a Hartley-type oscillation circuit composed of a transistor Q 2 and the like, and is supplied with a power supply Vcc via the transistor Q 1 . Further, the modulated signal is sent out from the antenna ANT.
斯かる構成において、その動作について第2図
a及至gに示す各部波形図と共に説明する。第1
図中の符号a及至gは各々第2図a及至gの波形
に対応する。送信スイツチSW1がオフ状態にある
初期状態においてはナンド回路NAND1の一方の
入力は第2図aの如くHレベル(電源電圧Vccレ
ベル)であり、またナンド回路NAND2の抵抗R3
側の入力は同図bの如くLレベルのため、その出
力は同図cの如くHレベルとなつている。従つて
トランジスタQ1のベースにはHレベルが印加さ
れるため該トランジスタQ1はオフしており変調
信号は出力されない。またナンド回路NAND1の
他方の入力(ナンド回路NAND2の出力)は上記
の如くHレベルであるため、その出力はLレベル
となつている。更にナンド回路NAND2の出力が
Hレベルであるから、インバータINV1の出力は
同図eの如くLレベルであり、よつてナンド回路
NAND3の出力は同図fの如くHレベルとなつて
いる。 The operation of such a configuration will be explained with reference to the waveform diagrams of each part shown in FIGS. 2a to 2g. 1st
Symbols a to g in the figure correspond to the waveforms a to g in FIG. 2, respectively. In the initial state when the transmitting switch SW 1 is off, one input of the NAND circuit NAND 1 is at H level (power supply voltage Vcc level) as shown in FIG. 2a, and the resistor R 3 of the NAND circuit NAND 2
Since the input on the side is at L level as shown in b in the same figure, its output is at H level as shown in c in the same figure. Therefore, since the H level is applied to the base of the transistor Q1 , the transistor Q1 is turned off and no modulation signal is output. Further, since the other input of the NAND circuit NAND 1 (the output of the NAND circuit NAND 2 ) is at the H level as described above, its output is at the L level. Furthermore, since the output of the NAND circuit NAND 2 is at the H level, the output of the inverter INV 1 is at the L level as shown in e of the figure, and therefore the NAND circuit
The output of NAND 3 is at H level as shown in f in the figure.
ここで時刻t1において送信スイツチSW1をオン
にすると、ナンド回路NAND1の抵抗R2側の入力
は第2図aの如くLレベルとなり、その出力はH
レベルとなる。よつて該Hレベルの出力が同図b
の如くコンデンサC2と可変抵抗VR1との時定数
C2・VR1により微分され、ナンド回路NAND2の
抵抗R3側の入力はその微分出力が印加される。
従つて微分出力がナンド回路NAND2の閾値レベ
ルに低下するまでの一定期間、T1の時間NAND2
の出力が同図cの如くLレベルに反転する。この
Lレベル出力がトランジスタQ1のベースに印加
されるため、該トランジスタQ1がT1の期間オン
し、発振回路が駆動されて同図gの如くアンテナ
ANTより変調信号が送出される。このナンド回
路NAND2のLレベル出力はナンド回路NAND3
に入力されると共に、ダイオードD1に加わるた
め、コンデンサC3の充電電圧が瞬時に放電する。
従つてインバータLNV1の入力は同図dの如く略
時刻t1においてLレベルとなり、その出力が同図
eの如くHレベルとなる。よつてナンド回路
NAND3の出力は時刻t1以降も引続いてHレベル
となるため、ナンド回路NAND2の抵抗R3側の入
力がHレベルとなつている時間T1の時間その出
力がLレベルを維持し、変調回路4を継続して駆
動せしめる。 Here, when the transmitting switch SW 1 is turned on at time t 1 , the input on the resistor R 2 side of the NAND circuit NAND 1 goes to L level as shown in Figure 2 a, and its output goes to H.
level. Therefore, the output of the H level is shown in figure b.
The time constant of capacitor C 2 and variable resistor VR 1 as
It is differentiated by C 2 ·VR 1 , and the differentiated output is applied to the input on the resistor R 3 side of the NAND circuit NAND 2 .
Therefore, for a certain period of time until the differential output drops to the threshold level of the NAND circuit NAND 2 , the time T 1 NAND 2
The output of is inverted to L level as shown in c of the figure. Since this L level output is applied to the base of transistor Q 1 , transistor Q 1 is turned on for a period of T 1 , and the oscillation circuit is driven, as shown in g of the same figure.
A modulated signal is sent from ANT. The L level output of this NAND circuit NAND 2 is the NAND circuit NAND 3.
and is applied to diode D1 , so the charging voltage of capacitor C3 is instantly discharged.
Therefore, the input of the inverter LNV1 becomes L level at approximately time t1 as shown in d in the figure, and its output becomes H level as shown in e in the same figure. Yotsute Nando circuit
Since the output of NAND 3 continues to be at the H level even after time t 1 , the output remains at the L level for the time T 1 when the input on the resistor R 3 side of the NAND circuit NAND 2 is at the H level. , the modulation circuit 4 is continuously driven.
ナンド回路NAND2の抵抗R3側の入力が時定数
C2・VR1で低下し、第2図bの如く時刻t2におい
て閾値レベルに低下すると、その出力は同図cの
如く再びHレベルに反転する。よつてトランジス
タQ1のベースにはこのHレベルが印加され該ト
ランジスタQ1がオフとなつて変調回路4の電源
供給が遮断され同図gの如く変調信号の送出が停
止される。またこれと共にインバータINV1の入
力は同図dの如くコンデンサC3が可変抵抗VR2
との時定数C3・VR2によつて立上り、インバー
タINV2の閾値レベルに致するまでの期間T2の時
間において、その出力は同図eの如くHレベルと
なつている。従つてナンド回路NAND3の2入力
は共にHレベルであるため、その出力は同図fの
如く期間T2ではLレベルとなつている。よつて
この期間中にチヤタリングや送信スイツチSW1の
異常に速い操作によつてOSM1が駆動され、ナ
ンド回路NAND1の抵抗R3側の入力がHレベルと
なつてもその出力は同図cの如くHレベルを維持
する。 The input on the resistor R 3 side of the NAND circuit NAND 2 is the time constant
C 2 ·VR 1 , and when it drops to the threshold level at time t 2 as shown in FIG. 2b, the output is again inverted to the H level as shown in FIG. 2c. Therefore, this H level is applied to the base of the transistor Q1 , turning off the transistor Q1 , cutting off the power supply to the modulation circuit 4, and stopping the transmission of the modulation signal as shown in g of the figure. In addition, the input of inverter INV 1 is connected to capacitor C 3 and variable resistor VR 2 as shown in d in the same figure.
During the period T 2 during which the voltage rises according to the time constant C 3 ·VR 2 and reaches the threshold level of the inverter INV 2 , the output is at the H level as shown in the figure e. Therefore, since both of the two inputs of the NAND circuit NAND 3 are at H level, its output is at L level during period T 2 as shown in FIG. Therefore, even if the OSM1 is driven by chattering or an abnormally fast operation of the transmitting switch SW1 during this period, and the input on the resistor R3 side of the NAND circuit NAND1 becomes H level, its output will be as shown in c in the figure. Maintain the H level.
インバータINV1の入力である時定数C3,VR2
の信号が充分に立上り、時刻t3において閾値レベ
ルに致するとインバータINV1の出力は同図eの
如くLレベルに反転し、ナンド回路NAND3の出
力は同図fの如くHレベルに反転する。従つて第
1図の回路は上記した初期状態に戻り、再度送信
スイツチSW1をオンすることにより上記の動作を
繰返し変調回路4を一定時間T1駆動せしめ変調
信号を送出する。尚、コンデンサC1と抵抗R1と
の時定数C1,R1によつてもチヤタリングや移動
体の高速移動に対して送信スイツチSW1オフ時に
ナンド回路NAND1の入力を遅延させることによ
り変調回路4が駆動しないようにしている。 Time constant C 3 , VR 2 which is the input of inverter INV 1
When the signal rises sufficiently and reaches the threshold level at time t3 , the output of inverter INV 1 is inverted to L level as shown in e of the figure, and the output of NAND circuit NAND 3 is inverted to H level as shown in f of the same figure. . Therefore, the circuit shown in FIG. 1 returns to the above-mentioned initial state, and by turning on the transmission switch SW1 again, the above-described operation is repeated to drive the modulation circuit 4 for a certain period of time T1 and send out a modulation signal. Furthermore, the time constants C 1 and R 1 of the capacitor C 1 and the resistor R 1 can also be used to prevent chattering or high-speed movement of a moving object by delaying the input of the NAND circuit NAND 1 when the transmitting switch SW 1 is off. The circuit 4 is prevented from being driven.
以上の如く本考案によれば、発振出力の直流成
分がブロツキング発振回路等に比して多いため、
これを復調する受信側では簡単な積分回路を設け
ればよい。従つて動作遅れを生じることがなく、
例えば移動体から発振出力が送出されている場合
には受信側において該移動体の移動速度に充分対
応することができる。また送信スイツチのチヤタ
リング等に対して強制的に一定時間長の変調信号
の送出を行うことができる。
As described above, according to the present invention, since the DC component of the oscillation output is larger than that of a blocking oscillation circuit,
A simple integrating circuit may be provided on the receiving side to demodulate this signal. Therefore, there is no delay in operation,
For example, when an oscillation output is sent from a moving body, the receiving side can sufficiently respond to the moving speed of the moving body. Further, it is possible to forcibly send out a modulated signal of a certain length of time in response to chattering of a transmitting switch, etc.
第1図は本考案に係る送信制御回路の実施例を
示す回路図、第2図a及至gは第1図における各
部の信号波形を示すタイミングチヤート、第3図
は従来の送信制御回路を示す回路図、第4図a.b
は第3図における各部信号波形図、第5図は本考
案及び従来の送信制御回路が適用される入退室表
示装置を示すブロツク図である。
1……単安定マルチバイブレータ、2……出力
制御回路、3……変調信号送出回路、4……変調
回路、SW1……送信スイツチ。
Fig. 1 is a circuit diagram showing an embodiment of the transmission control circuit according to the present invention, Fig. 2 a to g are timing charts showing signal waveforms of each part in Fig. 1, and Fig. 3 shows a conventional transmission control circuit. Circuit diagram, Figure 4 ab
3 is a signal waveform diagram of each part in FIG. 3, and FIG. 5 is a block diagram showing a room entry/exit display device to which the present invention and the conventional transmission control circuit are applied. 1... Monostable multivibrator, 2... Output control circuit, 3... Modulation signal sending circuit, 4... Modulation circuit, SW 1 ... Transmission switch.
Claims (1)
する送信制御回路において、 送信スイツチにより駆動する単安定マルチバイ
ブレータと、 該単安定マルチバイブレータよりの出力が停止
したとき所定時間前記単安定マルチバイブレータ
の出力を駆動スイツチの状態にかかわらず停止せ
しめる出力制御回路と、 前記単安定マルチバイブレータの出力により変
調回路から変調信号を送出せしめる変調信号送出
回路と、 を備えたことを特徴とする送信制御回路。[Scope of Claim for Utility Model Registration] In a transmission control circuit that controls the transmission of a modulated signal output from a modulation circuit, a monostable multivibrator driven by a transmission switch, and a predetermined device that when the output from the monostable multivibrator stops, an output control circuit that stops the output of the monostable multivibrator regardless of the state of a drive switch; and a modulation signal sending circuit that causes the modulation circuit to send out a modulation signal using the output of the monostable multivibrator. Characteristic transmission control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13827687U JPH0453082Y2 (en) | 1987-09-11 | 1987-09-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13827687U JPH0453082Y2 (en) | 1987-09-11 | 1987-09-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444731U JPS6444731U (en) | 1989-03-17 |
| JPH0453082Y2 true JPH0453082Y2 (en) | 1992-12-14 |
Family
ID=31400465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13827687U Expired JPH0453082Y2 (en) | 1987-09-11 | 1987-09-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453082Y2 (en) |
-
1987
- 1987-09-11 JP JP13827687U patent/JPH0453082Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444731U (en) | 1989-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4739229A (en) | Apparatus for utilizing an a.c. power supply to bidirectionally drive a d.c. motor | |
| US3794841A (en) | Light coupling data transfer system | |
| JPS60237884A (en) | Dc motor drive integrated circuit | |
| JPH0453082Y2 (en) | ||
| US4074325A (en) | System for sensing the peaks of an output from a magnetic head | |
| JPS5842712B2 (en) | transistor warmer | |
| GB1588738A (en) | Electrical motor speed regulators | |
| US20020109475A1 (en) | Variable speed fan motor controlled by a reference voltage | |
| US4349820A (en) | Tone signal decoder | |
| JP3063336B2 (en) | Drive circuit for plunger solenoid | |
| JPH0438566Y2 (en) | ||
| JPS605655Y2 (en) | Pulse train signal receiving circuit | |
| JPH0334699U (en) | ||
| JPH0545118Y2 (en) | ||
| US4620119A (en) | Dual-mode timer circuit | |
| JPS626654Y2 (en) | ||
| JPS6128288Y2 (en) | ||
| JPH0646117Y2 (en) | Data transmission circuit | |
| KR950004161Y1 (en) | Regeneration appartus for remote control signal | |
| JPH021946Y2 (en) | ||
| JP2540153B2 (en) | Motor drive | |
| SU1257687A1 (en) | Device for transmission and reception of information from rotating object | |
| JPS62277892A (en) | Remote control receiving equipment | |
| JPH0614384Y2 (en) | Latching relay drive circuit | |
| JPS6284229U (en) |