JPH0453320B2 - - Google Patents

Info

Publication number
JPH0453320B2
JPH0453320B2 JP60001158A JP115885A JPH0453320B2 JP H0453320 B2 JPH0453320 B2 JP H0453320B2 JP 60001158 A JP60001158 A JP 60001158A JP 115885 A JP115885 A JP 115885A JP H0453320 B2 JPH0453320 B2 JP H0453320B2
Authority
JP
Japan
Prior art keywords
chord
alarm
pulse train
integrated circuit
generating device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60001158A
Other languages
Japanese (ja)
Other versions
JPS61159698A (en
Inventor
Tooru Nakajima
Haruhiko Inoe
Hirobumi Iwata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP60001158A priority Critical patent/JPS61159698A/en
Priority to KR1019850009931A priority patent/KR900003594B1/en
Priority to US06/815,825 priority patent/US4724424A/en
Priority to EP86100061A priority patent/EP0188196A3/en
Publication of JPS61159698A publication Critical patent/JPS61159698A/en
Publication of JPH0453320B2 publication Critical patent/JPH0453320B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は和音成分を含む警音を発生する低ビツ
トの集積回路を使用した警報和音発生装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an alarm chord generating device using a low-bit integrated circuit that generates an alarm sound containing a chord component.

〔従来の技術〕[Conventional technology]

自動車用ホーンの音としては、澄んだ単一調和
音よりも基本周波数成分の異なる2音の和音が好
ましいものである。又、2音の各々は、基本周波
数成分を概に200〜700Hz程度に設定し、聴感上、
耳に聞こえやすい概略1〜3KHz程度の周波数範
囲内の高次倍音成分が音圧の主成分となるように
設定することが望ましいものである。例えば、圧
電式ホーン等の電気振動で励振されて音を発する
発音装置でこのような和音を発生させようとする
場合、従来技術では次のような方法が考えられ
る。
For the sound of an automobile horn, a two-tone chord with different fundamental frequency components is preferable to a clear single harmonic tone. In addition, the fundamental frequency component of each of the two sounds is set to approximately 200 to 700Hz, and the
It is desirable to set the sound pressure so that the main component of the sound pressure is a high-order overtone component within a frequency range of about 1 to 3 kHz, which is easy to hear. For example, when attempting to generate such a chord using a sounding device such as a piezoelectric horn that generates sound by being excited by electric vibrations, the following methods can be considered in the prior art.

すなわち、第2図に示すように、和音にするた
めに発振周波数の異なる2つの発振回路21a,
21bを設定し、各々に分周変調回路22a,2
2bなどを設定して、基本周波数成分を含みかつ
特定の高次倍音成分を多く含む単位パルス列P1
P2を出力するようにする。そして、この技術は
特開昭57−210395号公報に基づいた構造として考
え出すことが出来た。
That is, as shown in FIG. 2, two oscillation circuits 21a with different oscillation frequencies are used to create a chord.
21b, and frequency division modulation circuits 22a, 2 respectively.
2b, etc., to generate a unit pulse train P 1 that includes the fundamental frequency component and contains many specific high-order harmonic components.
Make it output P 2 . This technique was devised as a structure based on Japanese Patent Application Laid-Open No. 57-210395.

ところが、この構造では、独立した2つずつの
発振回路・変調回路を設けねばならず回路構成が
複雑となり、さらに音色の要因である「各々の基
本周波数成分および高次倍音成分を任意に設定す
ること」は困難であつた。
However, with this structure, two independent oscillation circuits and two modulation circuits must be provided, making the circuit configuration complex. It was difficult.

上記問題を解決するには、4ビツト級のマイク
ロコンピユータを用いて、タイミング演算しなが
ら、基本周波数成分の異なる2つの変調パルス信
号を出力すればよいと考えられるが、このような
マイクロコンピユータは警報装置に実装するには
高機能すぎて価格的にも高価なものである。
In order to solve the above problem, it would be possible to use a 4-bit class microcomputer to output two modulated pulse signals with different fundamental frequency components while calculating the timing. It is too sophisticated and expensive to be implemented in equipment.

そこで本発明者らは、低機能・低価格な低ビツ
トの集積回路を用いれば、以上の問題点を一挙に
解決して、(1)基本周波数成分の相互比率の安定し
た任意の実質的な和音を、(2)簡単な回路構成で、
(3)低価格で発生させることが可能となる、と考え
た。
The present inventors therefore believe that by using a low-bit, low-function, low-cost integrated circuit, the above problems can be solved at once. chords, (2) with a simple circuit configuration,
(3) We thought that it would be possible to generate electricity at a low cost.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところが、低ビツト集積回路の代表例となる1
ビツトマイクロプロセツサーというのは1命令で
1ビツト毎の処理をするもので、日本電装(株)製
NDP1010などが公知であるが、4〜8ビツトマ
イクロプロセツサーに比べ、 (1) 論理演算は1ビツト毎しかできず、レジスタ
に設定した値をタイマの値と比較しながら
JUMP命令を実行させるというようなタイミン
グ計算はできない。
However, 1, which is a typical example of a low-bit integrated circuit,
A bit microprocessor is a processor that processes one bit with one instruction, and is manufactured by Nippondenso Co., Ltd.
The NDP1010 and others are well known, but compared to 4- to 8-bit microprocessors, (1) logical operations can only be performed on a 1-bit basis;
Timing calculations such as executing a JUMP instruction are not possible.

(2) 同時に2つ以上の入出力ポートへのアクセス
はできない。
(2) It is not possible to access two or more input/output ports at the same time.

(3) 1ビツトマイクロプロセツサーのメモリ容量
は一般に少ない。
(3) The memory capacity of a 1-bit microprocessor is generally small.

という機能上の制約があり、このような1ビツ
トマイクロプロセツサーで基本周波数成分の異な
る複数個の信号を出力して実質的に和音を発生さ
せ、かつ警音効果も充分に発揮させ得ることは考
えられなかつた。
There are functional constraints such as this, and it is possible to output multiple signals with different fundamental frequency components with such a 1-bit microprocessor to essentially generate a chord, and also to fully exhibit the warning sound effect. was unthinkable.

そこで本発明は、前記制約があるにもかかわら
ず、低ビツトの集積回路により音色良好な警報和
音を発生させる装置を提供することにより、充分
な性能を持ちながらコンパクト・低価格な警報和
音発生装置の実現を可能とするものである。
Therefore, despite the above-mentioned limitations, the present invention provides a device that generates an alarm chord with a good tone using a low-bit integrated circuit, thereby creating a compact and low-cost alarm chord generating device that has sufficient performance. This makes it possible to realize the following.

〔問題点を解決するための手段〕[Means for solving problems]

そして、このために第1の本発明は、複数個の
出力ポートを有する低ビツトの集積回路を使用
し、該集積回路の前記出力ポートに複数個の半導
体スイツチング素子を接続し、該半導体スイツチ
ング素子の出力に基づいて実質和音成分を含む警
音を発生する発音装置を具備するものである。
For this purpose, the first invention uses a low-bit integrated circuit having a plurality of output ports, connects a plurality of semiconductor switching elements to the output port of the integrated circuit, and connects the semiconductor switching element to the output port of the integrated circuit. The apparatus is equipped with a sounding device that generates an alarm sound containing a substantial chord component based on the output of the sound generator.

そして前記集積回路は、前記複数個の出力ポー
トに、プログラムに基づいてローとハイの繰り返
し信号からなる矩形パルス列を出力するメモリ手
段を有している。しかも、前記矩形パルス列は、
相互に実質和音をなす複数個の基本周波数成分と
該基本周波数成分の複数倍の高次倍音成分を含む
矩形パルス例から成る。
The integrated circuit includes memory means for outputting a rectangular pulse train consisting of repeating low and high signals to the plurality of output ports based on a program. Moreover, the rectangular pulse train is
It consists of an example of a rectangular pulse including a plurality of fundamental frequency components that mutually form a substantial chord and high-order overtone components that are multiple times the fundamental frequency components.

更に、前記集積回路は、前記半導体スイツチン
グ素子のON又はOFFへの反転作動時間が同時に
生じないように前記メモリ手段からの情報を前記
複数の出力ポートに繰り返し出力し、かつこの1
つの繰り返し周期つまり和音周期の中に前記矩形
パルス列の中の複数の前記基本周波成分のそれぞ
れの単位周期が実質整数個分含まれるようプログ
ラムされているものである。
Furthermore, the integrated circuit repeatedly outputs the information from the memory means to the plurality of output ports so that the ON or OFF inversion operation times of the semiconductor switching elements do not occur simultaneously;
It is programmed so that a substantially integral number of unit periods of each of the plurality of fundamental frequency components in the rectangular pulse train are included in one repetition period, that is, a chord period.

〔作用〕[Effect]

そして、これにより以下の作用をなす。 As a result, the following effects are achieved.

(1) 半導体スイツチング素子は、集積回路からの
出力を増幅して発音装置の音圧を増す作用をな
す。
(1) The semiconductor switching element has the effect of amplifying the output from the integrated circuit and increasing the sound pressure of the sound generating device.

(2) ローとハイの繰り返し信号からなる矩形パル
ス列であつても、そのローとハイのタイミング
を考慮し、パルス周期、パルス形状を変化させ
れば任意の音を出すことができ、この任意の1
つの音を2つ発生させて、これらの音で実質的
に和音を発生することが可能である。
(2) Even with a rectangular pulse train consisting of repeating low and high signals, any sound can be produced by considering the timing of low and high and changing the pulse period and pulse shape. 1
It is possible to generate two tones and essentially generate a chord with these tones.

すなわち、1つの矩形状の連続パルス列(単
位パルス列ともいう)で1つの音を発生させる
考え方が公知であるが、本発明ではこのような
連続パルス列(単位パルス列)を複数個合わせ
て実質的に和音が生じるようにしているのであ
る。
In other words, the idea of generating one tone with one rectangular continuous pulse train (also called a unit pulse train) is well known, but in the present invention, a plurality of such continuous pulse trains (unit pulse trains) are combined to generate a substantially chord. This is to ensure that the following occurs.

例えば、2つ合わせて和音を生じる連続パル
ス列(単位パルス列)の夫々も矩形パルス列で
あり、それらの連続パルス列(単位パルス列)
を合成しても矩形パルス列になるものである。
しかも、この合成した矩形パルス列を再び元に
分解した前記連続パルス列(単位パルス列)は
1つの基本周波数成分と、この基本周波数成分
の例えば3倍とかあるいは4倍とかの高次倍音
成分を含むパルス列からなるようにパルス列の
形状が定められている。
For example, each continuous pulse train (unit pulse train) that together produces a chord is also a rectangular pulse train, and these continuous pulse trains (unit pulse train)
Even if they are combined, it becomes a rectangular pulse train.
Furthermore, the continuous pulse train (unit pulse train) obtained by decomposing the synthesized rectangular pulse train is a pulse train containing one fundamental frequency component and a higher-order harmonic component, for example, three times or four times the fundamental frequency component. The shape of the pulse train is determined so that

つまり、この連続パルス列(単位パルス列)
は連続した単純なパルス(第2図のP3)では
なくて、高次倍音成分を持たせるために2ON,
1OFFとか3ON,1OFFの如くパルス列の中に
パルス欠損部のある単位パルス列、あるいは、
パルス幅変調された単位パルス列である。
In other words, this continuous pulse train (unit pulse train)
is not a continuous simple pulse (P 3 in Figure 2), but 2ON, in order to have high-order harmonic components.
A unit pulse train with a pulse missing part in the pulse train, such as 1OFF, 3ON, 1OFF, or
This is a pulse width modulated unit pulse train.

(3) 低ビツトの集積回路の機能上の制約から半導
体スイツチング素子のON又はOFFへの反転作
動時期が同時に生じないようにメモリ手段から
の情報を複数の出力ポートに繰り返し出力して
いる。
(3) Due to functional limitations of low-bit integrated circuits, information from the memory means is repeatedly output to a plurality of output ports so that the semiconductor switching elements do not turn ON or OFF at the same time.

すなわち例えば、2つある出力ポートのう
ち、一方の出力ポートへは奇数アドレスでロー
(LOとも記す)又はハイ(HIとも記す)の電
位変化を指定し、他方の出力ポートへは偶数ア
ドレスでロー又はハイを指定して半導体スイツ
チング素子が同時刻に作動を開始しないように
している。
In other words, for example, out of two output ports, specify a low (also written as LO) or high (also written as HI) potential change to one output port with an odd address, and specify a low (also written as HI) potential change to the other output port with an even address. Alternatively, high is specified so that the semiconductor switching elements do not start operating at the same time.

(4) 集積回路内のメモリ手段の容量には限度があ
るため、この限度中で、連続した実質的に和音
成分を含む警音を連続発生させるために和音周
期に着目している。
(4) Since there is a limit to the capacity of the memory means in the integrated circuit, attention is paid to the chord period in order to continuously generate alarm sounds containing continuous chord components within this limit.

例えば、400Hzの基本周波数成分を含む連続
パルス列(単位パルス列)の単位周期は1/400
=0.0025secすなわち2.5msecであり、この400
Hzの音と和音をなす500Hzの基本周波数成分を
含む連続パルス列(単位パルス列)の単位周期
は1/500=0.002secすなわち2msecである。よ
つて、これら、両単位周期(2.5と2)が実質
整数個分含まれる周期(例えば、2.5×4.2×5
の10msecであり、整数は4と5である。勿論
整数を8と10とし20msecとしても良い)を、
出力ポートにメモリ手段からアクセスする1周
期(和音周期)とすれば、繰り返しアクセスす
ることによつて連続した警音を任意の長時間発
生できるものである。
For example, the unit period of a continuous pulse train (unit pulse train) containing a fundamental frequency component of 400Hz is 1/400
= 0.0025sec or 2.5msec, and this 400
The unit period of a continuous pulse train (unit pulse train) containing a fundamental frequency component of 500 Hz that forms a chord with the Hz note is 1/500 = 0.002 sec, or 2 msec. Therefore, a period (for example, 2.5 x 4.2 x 5) that includes a substantial integer number of both unit periods (2.5 and 2)
is 10 msec, and the integers are 4 and 5. Of course, you can also set the integers to 8 and 10 and set it to 20msec),
Assuming that one cycle (chord cycle) is taken to access the output port from the memory means, a continuous alarm can be generated for an arbitrary long period of time by repeatedly accessing the output port.

仮に、上記単位周期が実質的に整数個含まれ
ず、完全に割り切れぬ数となつた場合には、繰
り返しアクセスされる一部の時期に和音が出
ず、音質の低下を伴なう。
If the unit period does not include a substantially integer number and becomes a completely indivisible number, no chord will be produced during some periods of repeated access, resulting in a deterioration in sound quality.

〔発明の効果〕〔Effect of the invention〕

上述の構成作用により、第1の本発明によれ
ば、部品数が少なく安価でありながら、実質的に
和音となる耳ざわりの良い警音を発生する他励式
の警報和音発生装置を得ることができる。
Due to the above-described configuration and operation, according to the first aspect of the present invention, it is possible to obtain a separately excited alarm chord generating device that generates a pleasant alarm sound that is substantially a chord, while having a small number of parts and being inexpensive. .

低ビツトの集積回路は価格が安く、ハードロジ
ツク回路に比べると、品質が安定しており、任意
の音に変更する仕様変更が容易である等優れた特
徴を有するが、本発明においては、この集積回路
を用いて和音を発生させることができ、メモリ手
段の容量を極力少なくして耳ざわりの良い音を連
続発生させることができる。
Low-bit integrated circuits are inexpensive, have stable quality compared to hard logic circuits, and have excellent features such as being easy to change specifications to change to any sound. It is possible to generate chords using a circuit, and it is possible to continuously generate pleasant sounds while minimizing the capacity of the memory means.

又、この音の中には音圧に寄与する高次倍音成
分が互いに実質和音を発生する周波数成分として
入つているから警報音としての迫力も大きく、注
意を喚起するのに最適であるという効果がある。
In addition, this sound contains high-order harmonic components that contribute to the sound pressure as frequency components that create a substantial chord with each other, so it has a powerful effect as an alarm sound, making it ideal for calling attention. There is.

また、第2の本発明においては、既存の容易に
入手できる低ビツトのマイクロプロセツサーを用
いて、警報和音を発生でき、専用の集積回路を用
いなくても良いという効果がある。
Further, in the second aspect of the present invention, an alarm chord can be generated using an existing easily available low-bit microprocessor, and there is no need to use a dedicated integrated circuit.

さらに、第1,第2発明共に、音色の設定をソ
フトウエアの変更により容易に設定・変更できる
という効果がある。
Furthermore, both the first and second inventions have the advantage that tone settings can be easily set and changed by changing software.

〔実施例〕〔Example〕

(第1実施例) 回路図を第1図に示す、1ビツトマイクロプロ
セツサー1の出力ポート2a,2bは半導体スイ
ツチング素子をなす例えばトランジスタ3a,3
bのベースに接続している。1mは1ビツトマイ
クロプロセツサー内のメモリ手段である。各々の
トランジスタ3a,3bのコレクタ側は、昇圧ト
ランス4a,4bの1次側を介して、電源の+側
(13〔v〕であり符号Bでテーミナルを示す)に接
続している。昇圧トランス4a,4bの昇圧比は
約1:10であり、2次側に圧電発音体5a,5b
を接続している。この圧電発音体5a,5bは周
知のものを使用してあるが、後述する第8図又は
第10図のものを使用することも可能である。
(First Embodiment) The output ports 2a and 2b of the 1-bit microprocessor 1, whose circuit diagram is shown in FIG. 1, are semiconductor switching devices such as transistors 3a and 3.
It is connected to the base of b. 1m is the memory means within a 1-bit microprocessor. The collector side of each of the transistors 3a, 3b is connected to the + side (13 [V], the terminal is indicated by the symbol B) of the power source via the primary side of the step-up transformer 4a, 4b. The step-up ratio of step-up transformers 4a and 4b is approximately 1:10, and piezoelectric sounding elements 5a and 5b are provided on the secondary side.
are connected. Although known piezoelectric sounding bodies 5a and 5b are used, it is also possible to use the piezoelectric sounding bodies 5a and 5b shown in FIG. 8 or 10, which will be described later.

クロツクシグナル発生器を構成する発振用抵抗
6は1MΩであつて、クロツクシグナル(周波数
fc=24KHz)を得ている。抵抗7、コンデンサ
8、ツエナーダイオード9の各素子で1ビツトマ
イクロプロセツサー1の5V用電源回路を構成し
ている。一点鎖線で囲んだ5abは発音装置であ
る。
The oscillation resistor 6 constituting the clock signal generator has a resistance of 1MΩ, and the resistance of the clock signal (frequency
fc=24KHz). The resistor 7, capacitor 8, and Zener diode 9 constitute a 5V power supply circuit for the 1-bit microprocessor 1. 5ab surrounded by a dashed line is a sounding device.

1ビツトマイクロプロセツサー1のプログラム
としては、第3図に示すように、各出力ポート2
a,2bに対してLO,HIを指定する命令で構成
され、1周240命令を繰り返すように設定してい
る。又、1ビツト毎の処理しかできないために、
一方の出力ポート2aへは奇数アドレスで、他の
出力ポート2bへは偶数アドレスでLO,HIを指
定するように考慮している。1命令は1クロツク
で実行され、実行時間は1/fc=1/24kHz≒
41.7μsecであり、1周時間は240×1/fc=
10msecである。
The program for the 1-bit microprocessor 1 is as shown in FIG.
It consists of instructions that specify LO and HI for a and 2b, and is set to repeat 240 instructions in one cycle. Also, since it can only process one bit at a time,
Consideration is given to specifying LO and HI to one output port 2a with an odd address and to the other output port 2b with an even address. One instruction is executed in one clock, and the execution time is 1/fc = 1/24kHz≒
It is 41.7 μsec, and the time for one round is 240×1/fc=
It is 10msec.

両出力ポート2a,2bからの出力信号となる
矩形パルス列50の詳細を第4図を用いて説明す
る。出力ポート2aからは、第4図aに示すよう
に、プログラム1周の間に単位周期(符号51
1)2.5msecのパターンすなわち連続パルス列
(単位パルス列)501が4回繰り返すように設
定している。単位周期511はHI時間の異なる
(パルス幅変調した)3つのパルス列で構成して
いる。出力ポート2bからは、第4図bに示すよ
うな連続パルス列(単位パルス列)502が同様
にパルス幅変調したパルス列で単位周期(符号5
12で示す)2msecのパターンが5回繰り返すよ
うに設定している。
The details of the rectangular pulse train 50, which is the output signal from both output ports 2a and 2b, will be explained with reference to FIG. From the output port 2a, as shown in FIG.
1) A 2.5 msec pattern, that is, a continuous pulse train (unit pulse train) 501 is set to repeat four times. The unit period 511 is composed of three pulse trains having different HI times (pulse width modulated). From the output port 2b, a continuous pulse train (unit pulse train) 502 as shown in FIG.
12) is set so that a 2 msec pattern is repeated five times.

第4図破線部を詳細に第5図に示すが、各々の
LO,HIタイミング(トランジスタ3a,3bの
OFF,ONタイミング)は、いずれも同時におこ
らないようにシフトされている。第5図中、53
はシフト分であり通常1クロツク分に設定され
る。
The broken line part in Figure 4 is shown in detail in Figure 5.
LO, HI timing (transistors 3a, 3b
OFF and ON timing) are shifted so that they do not occur at the same time. In Figure 5, 53
is the shift amount and is usually set to one clock period.

まず、この第1実施例で音色良好な和音が出る
ことを説明する。ホーンの基本周波数比は、4:
5又は5:6の比率に設定するのが望ましいこと
が知られている。ホーン以外にも音色良好な和音
というのは、基本周波数比が簡単な自然数(1,
2,3,4…)の比となつていることは公知であ
る。例えば、音楽の分野で知られる「ドミソ」、
「フアラド」、「ソシレ」などの和音基本周波数比
はいずれも4:5:6となつている。
First, it will be explained that the first embodiment produces chords with good tone. The fundamental frequency ratio of the horn is 4:
It is known that it is desirable to set the ratio to 5 or 5:6. In addition to horn chords, chords with good tone are those whose fundamental frequency ratio is a simple natural number (1,
It is well known that the ratio is 2, 3, 4...). For example, "Domiso", which is known in the music field,
The fundamental frequency ratio of chords such as ``huarado'' and ``socire'' is 4:5:6.

本発明者らは、このような和音というのは、
各々単位周期の最小公倍数に匹敵する見掛け上の
周期性をもつていることに着目した。つまり、単
位周期(基本周波数の逆数)が2.5msec(400Hz)
と2msec(500Hz)の4:5和音は、前者が整数で
ある4回、後者が整数である5回、それぞれ繰り
返す10msecごとに各々の相対関係が一致するも
のである。以下、これを「和音の周期」(第4図
の符号52)ということにする。
The inventors believe that such a chord is
We focused on the fact that each has an apparent periodicity comparable to the least common multiple of unit periods. In other words, the unit period (reciprocal of the fundamental frequency) is 2.5msec (400Hz)
In the 4:5 chord of 2 msec (500 Hz), the relative relationships of each chord match every 10 msec, with the former being an integer 4 times and the latter being an integer 5 times, respectively. Hereinafter, this will be referred to as the "chord period" (numeral 52 in FIG. 4).

出力ポート2a,2bからの出力信号の相対関
係は、この和音の周期で繰り返すように設定すれ
ばよいから、1ヒツトマイクロプロセツサー1の
ように「複雑なタイミング計算ができない」低機
能なものでも和音周期分だけのLO,HIパターン
をプログラム的にメモリし、繰り返し出力するこ
とにより和音を連続的に出すことができる。
The relative relationship between the output signals from the output ports 2a and 2b can be set so that they repeat at the cycle of this chord, so it is not necessary to set the relative relationship between the output signals from the output ports 2a and 2b so that they repeat at the cycle of this chord. However, by programmatically storing the LO and HI patterns for the chord period and outputting them repeatedly, it is possible to produce chords continuously.

よつて、本発明の第1実施例では、1ビツトマ
イクロプロセツサーの複数個の出力ポートに、プ
ログラムに基づいてローとハイの繰り返し信号か
らなる矩形パルス列(第4図の50)を出力する
メモリ手段(第1図の1m)を有し前記矩形パル
ス列50は、相互に実質和音をなす複数個の基本
周波数成分と該基本周波数成分の複数倍の高次倍
音成分を含む矩形パルス列から成るようにパルス
幅変調されている。
Therefore, in the first embodiment of the present invention, a rectangular pulse train (50 in FIG. 4) consisting of repeating low and high signals is output to a plurality of output ports of a 1-bit microprocessor based on a program. The rectangular pulse train 50 has a memory means (1 m in FIG. 1), and the rectangular pulse train 50 is made up of a rectangular pulse train including a plurality of fundamental frequency components that mutually form a substantial chord and high-order harmonic components that are multiple times the fundamental frequency components. The pulse width is modulated.

そして、1ビツトマイクロプロセツサーは、前
記半導体スイツチング素子(第1図の3a,3
b)のON又はOFFへの反転作動時期が同時に生
じないように前記メモリ手段1mからの情報を複
数の出力ポート2a,2bに繰り返し出力し、か
つこの1つの繰り返し周期つまり和音周期(第4
図の符号52)の中に矩形パルス列50の中の複
数の前記基本周波成分のそれぞれの単位周期51
1,512が実質整数個分含まれるようプログラ
ムされている。
The 1-bit microprocessor then operates the semiconductor switching elements (3a, 3 in FIG. 1).
b) The information from the memory means 1m is repeatedly output to a plurality of output ports 2a, 2b so that the ON or OFF reversal operation timings do not occur at the same time, and this one repetition period, that is, the chord period (fourth
The unit period 51 of each of the plurality of fundamental frequency components in the rectangular pulse train 50 is shown in the reference numeral 52) in the figure.
1,512 is actually programmed to be included as an integer number.

この場合、矩形パルス列50の複数の前記基
本周波数成分の前記単位周期511,512の最
小公倍数に相当する周期が前記和音周期52に一
致するようにすることが最も少ないメモリー手段
1mのメモリー容量で本発明を実施できるように
なることが明らかである。
In this case, the memory means is the least likely to cause a cycle corresponding to the least common multiple of the unit cycles 511 and 512 of the plurality of fundamental frequency components of the rectangular pulse train 50 to match the chord cycle 52.
It is clear that it becomes possible to implement the invention with a memory capacity of 1m.

なお、ここで半導体スイツチング素子3a,3
bのON又はOFFへの反転作動時期が同時に生じ
ないように、メモリー手段1mからのデータを出
力ポート2a,2bに繰り返し出力する理由につ
いて説明する。この第1実施例では、第3図に示
したように、出力ポート2aへは奇数アドレス
で、出力ポート2bへは偶数アドレスでLO,HI
の状態切替を行うように設定することにより、ト
ランジスタ3a,3bのOFF,ONのタイミング
をいずれも同時に行わないように設定している。
Note that here, the semiconductor switching elements 3a, 3
The reason why the data from the memory means 1m is repeatedly outputted to the output ports 2a and 2b so that the reversal operation timings of ON and OFF of b do not occur at the same time will be explained. In this first embodiment, as shown in FIG. 3, the output port 2a is connected to an odd address, and the output port 2b is connected to an even address for LO and HI.
By setting the state to be switched, the OFF and ON timings of the transistors 3a and 3b are set so as not to occur at the same time.

このようにすれば、1ビツトマイクロプロセツ
サーのように「1命令で1つの入出力ポートしか
アクセスできない」低機能なものでも、基本周波
数成分の異なる複数個の連続パルス列(単位パル
ス列)501,502を実質同時に出力すること
が可能なのである。つまり、2つの連続パルス列
(単位パルス列)501,502を1つの1ビツ
トマイクロプロセツサーで出力可能にするためと
いうのが前述の理由である。
In this way, even a low-function device such as a 1-bit microprocessor in which only one input/output port can be accessed with one instruction can process multiple continuous pulse trains (unit pulse trains) 501 and 501 with different fundamental frequency components. 502 can be output substantially simultaneously. In other words, the above-mentioned reason is that two continuous pulse trains (unit pulse trains) 501 and 502 can be output by one 1-bit microprocessor.

このようにして、1ビツトマイクロプロセツサ
ーで実質和音を発生させることが可能であり、
各々の基本周期内においては如何なるLO,HIパ
ターンを設定しても良いのであるが、第4図a,
bに示す第1実施例のように、パルス幅の異なる
(パルス幅変調された)3つのパルス列で単位周
期(511又は512)を構成することにより、
高次倍音成分のうちの第3次倍音成分を最も多く
含んだ信号とすることが可能であり、音圧の特に
大きい警音を発生させることができる。
In this way, it is possible to generate a substantial chord with a 1-bit microprocessor,
Any LO and HI patterns may be set within each basic cycle, but the patterns shown in Figure 4a,
As in the first embodiment shown in FIG.
It is possible to generate a signal that contains the largest amount of third-order harmonic components among high-order harmonic components, and it is possible to generate an alarm sound with a particularly high sound pressure.

第4図b、つまり第5図bの信号の周波数特性
を第6図a,dに示す。第6図は左側にパルス波
形を右側に周波数特性を示し、aとb,bとe,
cとfが夫々対応している。この第6図aのよう
な信号パターンでは、各パルスの幅を変えること
によつて音色、音圧の調整(いいかえれば周波数
特性の調整)をすることが可能である。
The frequency characteristics of the signals in FIG. 4b, ie, FIG. 5b, are shown in FIGS. 6a and 6d. Figure 6 shows the pulse waveform on the left and the frequency characteristics on the right, with a and b, b and e,
c and f correspond to each other. With the signal pattern shown in FIG. 6a, it is possible to adjust the timbre and sound pressure (in other words, adjust the frequency characteristics) by changing the width of each pulse.

このことは、次に述べる第2実施例、第3実施
例と、第1実施例である第6図a,dとを比較す
れば明らかになる。
This becomes clear when comparing the second and third embodiments described below with FIGS. 6a and 6d, which are the first embodiment.

(第2実施例) この第2実施例は連続パルス列(単位パルス
列)の形のみを変えたもので、あとは第1実施例
と同じである。この第2実施例では第6図bのよ
うにパルス幅変調を第1実施例よりも小さくして
あるので、第6図eの如く高次倍音成分となる3
次倍音成分をさらに多く含んだ音圧の大きい音
にすることができる。なお、第6図においてaは
パルス波高値である。
(Second Embodiment) This second embodiment is the same as the first embodiment except that only the shape of the continuous pulse train (unit pulse train) is changed. In this second embodiment, as shown in FIG. 6b, the pulse width modulation is made smaller than in the first embodiment, so as shown in FIG.
It is possible to produce a sound with a higher sound pressure and containing more next harmonic components. Note that in FIG. 6, a is the pulse height value.

(第3実施例) 第3実施例も第2実施例と同様に単位パルス列
の形のみを変えたものである。第3実施例では第
6図cのようにパルス幅変調を大きくしたので、
第6図fの如く基本周波数成分Iの大きいソフト
な音にすることができる。
(Third Embodiment) Similarly to the second embodiment, the third embodiment differs only in the shape of the unit pulse train. In the third embodiment, the pulse width modulation is increased as shown in Figure 6c, so
A soft sound with a large fundamental frequency component I can be produced as shown in FIG. 6f.

(第4実施例) 第4実施例は第7図のような矩形パルス列50
を用いるものであり、その他は第1実施例と同じ
である。この第7図のものは単位周期511,5
12の間で一定幅パルスの数だけを操作したもの
であり、この場合は、特に2ON,1OFF方のもの
であつて、5011,5021はパルス欠損部である。そ
して、この第7図のものにおいても、基本周波数
成分の他に高次倍音成分(特に第3次倍音成分)
を多く含む。
(Fourth Example) The fourth example is a rectangular pulse train 50 as shown in FIG.
The rest is the same as the first embodiment. The one in Fig. 7 has a unit period of 511,5
Only the number of constant width pulses between 12 and 12 is manipulated, and in this case, it is particularly 2ON and 1OFF, and 5011 and 5021 are pulse missing parts. Also, in this figure 7, in addition to the fundamental frequency component, higher harmonic components (especially the 3rd harmonic component)
Contains a lot of.

次に、第1実施例の圧電ホーンのみを変更した
第5,第6実施例について説明する。
Next, fifth and sixth embodiments in which only the piezoelectric horn of the first embodiment is changed will be described.

(第5実施例) 第1実施例では周知の圧電発音体を使用した
が、この第5実施例の圧電発音体5bは、例えば
第8図に示すような構造とし、共振周波数が500
Hz、約1.5KHzとなるように、各部形状、材質、
寸法Oを適切に設定したものである(周波数特性
例を第9図に示す)。このような周波数特性では
第1図の出力ポート2bからの信号(単位パルス
列)の周波数成分と前記圧電発音体の共振周波数
が一致して効率よく音を発生させることができ
る。なお、第8図において、発音体11は振動板
12に対して薄板状にした圧電素子13を張り合
わせて硬性されるもので、この発音体11はハウ
ジング14の開口部に対して対設設定され、この
ハウジング14の開口部には蓋状態となるハウジ
ング15を取付け設定し、上記発音板11を固定
保持するようになつている。この場合、ハウジン
グ15に対しては、多数の開口16a,16b…
が形勢され、この開口16a,16b…は発音板
11部分で発生された音響を外部に放出するため
に作用するもので、このハウジング15部分に対
応して空気層17が形成される。上記ハウジング
14の例えば底板部分には、第1図の昇圧トラン
ス4b、トランジスタ3b等が収納された駆動回
路18から上記発音板11に対して、リード線1
9,20を介して発音駆動信号が供給されるよう
になつている。
(Fifth Embodiment) In the first embodiment, a well-known piezoelectric sounding body was used, but the piezoelectric sounding body 5b of this fifth embodiment has a structure as shown in FIG. 8, for example, and has a resonance frequency of 500.
Hz, approx. 1.5KHz, the shape and material of each part,
The dimension O is set appropriately (an example of frequency characteristics is shown in FIG. 9). With such a frequency characteristic, the frequency component of the signal (unit pulse train) from the output port 2b in FIG. 1 matches the resonance frequency of the piezoelectric sounding body, so that sound can be generated efficiently. In FIG. 8, the sounding body 11 is made rigid by pasting a thin plate-shaped piezoelectric element 13 onto a diaphragm 12, and this sounding body 11 is set opposite to the opening of the housing 14. A housing 15 serving as a lid is attached to the opening of the housing 14, and the sounding plate 11 is fixedly held therein. In this case, the housing 15 has a large number of openings 16a, 16b...
The openings 16a, 16b, . . . function to release the sound generated in the sounding plate 11 to the outside, and an air layer 17 is formed corresponding to the housing 15. For example, in the bottom plate portion of the housing 14, a lead wire 1 is connected from a drive circuit 18 in which a step-up transformer 4b, a transistor 3b, etc. shown in FIG.
A sound generation drive signal is supplied via terminals 9 and 20.

なお、この第5実施例の他方の圧電発音体(第
1図の5aに相当)も第8図と同様の構造である
が、共振周波数が約400Hz、約1.2KHzとなるよう
に設定してある。
Note that the other piezoelectric sounding body (corresponding to 5a in FIG. 1) of this fifth embodiment has the same structure as that in FIG. be.

(第6実施例) 次に、1対の圧電発音体(第1図の5a,5
b)を一体化した例えば第10図に示すように構
造にすれば外観上1個の警音器で2個の警音器を
同時吹鳴させたのと同様の和音が発生でき、車両
搭載上の省スペース化、軽量化などを実現するこ
とが可能である。なお、第10図において、第1
および第2の発音体31及び32が、互いに平行
状態となるように対向設定されている。この第1
および第2の発音板31,32は第1図の圧電発
音体5a,5bに相当するものであり、それぞれ
円盤状の金属振動板33,34に対して、その中
心部分に同心状態となるように薄板円盤状の圧電
素子35および36を、それぞれ張り合わせ設定
して構成されるものである。ここで、上記圧電素
子35および36のそれぞれ寸法は、「42φ×0.3
mm」,「48φ×0.3mm」であり、振動板33はコバー
ル(商品名:日本鉱業製高ニツケル合金)、振動
板34は黄銅でそれぞれ構成され、その寸法は共
に「90φ×0.2mm」に設定される。
(Sixth Example) Next, a pair of piezoelectric sounding bodies (5a, 5 in FIG.
If b) is integrated into the structure shown in Figure 10, for example, a single horn can generate a chord similar to the sound of two horns sounded simultaneously, and it can be installed in a vehicle. It is possible to save space and reduce weight. In addition, in Fig. 10, the first
The second sounding bodies 31 and 32 are set to face each other so as to be parallel to each other. This first
The second sounding plates 31 and 32 correspond to the piezoelectric sounding bodies 5a and 5b shown in FIG. It is constructed by laminating thin disk-shaped piezoelectric elements 35 and 36 on the substrate. Here, the dimensions of the piezoelectric elements 35 and 36 are 42φ×0.3
The diaphragm 33 is made of Kovar (product name: high nickel alloy manufactured by Nippon Mining Co., Ltd.), and the diaphragm 34 is made of brass, and their dimensions are 90φ x 0.2mm. Set.

上記対向設定される第1および第2の発音板3
1および32のそれぞれの外周部は、合成樹脂で
構成されるリング37に対して接着固定されるも
ので、この第1および第2の発音板31,32お
よびリング37で囲まれる内部には、空気室38
が形成されるようになつているもので、この空気
室38を含む第1および第2の発音板31,32
によつて、発音部材39が構成されるようになる
ものである。
The first and second sound boards 3 set opposite each other
The outer peripheries of each of 1 and 32 are adhesively fixed to a ring 37 made of synthetic resin. Air chamber 38
The first and second sounding plates 31 and 32 including this air chamber 38
Accordingly, the sound generating member 39 is constructed.

そして、上記第1および第2の発音板31およ
び32に対して駆動電流を供給するリード線40
a,40bおよび41a,41bは各々独立して
駆動回路42に対して接続するもので、この場合
第1の発音板31のリード線40a,40bは特
に図では示してないが、リング37に形成された
溝を介して駆動回路42部分に導かれる。
Lead wires 40 supply driving current to the first and second sounding boards 31 and 32.
a, 40b and 41a, 41b are each independently connected to the drive circuit 42. In this case, the lead wires 40a, 40b of the first sounding board 31 are formed on the ring 37, although not particularly shown in the figure. It is guided to the drive circuit 42 portion through the groove formed by the groove.

上記発音部材39を構成するリング37には、
複数例えば4カ所の凹部37a(図では1カ所し
か見えない)が形成され、この各凹部37aに対
しては、それぞれゴム製の支持部材43aを嵌め
込み設定し、この支持部材43aは、ハウジング
44の内側壁に対して取付け設定するようにす
る。そして、上記発音部材39が、ハウジング4
4の内部に弾性的に保持設定されるようにするも
のである。ここで、上記ハウジング44は、本体
部44aとその開口部分に対して接着固定される
蓋体部44bとから構成され、上記支持部材43
aはそれぞれ本体部44aの開口部周部に形成し
た凹部に対して嵌め込み設定し、これを蓋体部4
4bによつて押え込み設定するようにしてなる。
The ring 37 constituting the sound generating member 39 includes:
A plurality of, for example, four recesses 37a (only one is visible in the figure) are formed, and a support member 43a made of rubber is fitted into each recess 37a. Be sure to install it against the inside wall. Then, the sounding member 39 is connected to the housing 4
4, so that it can be elastically held and set inside. Here, the housing 44 is composed of a main body part 44a and a lid part 44b that is adhesively fixed to the opening part of the main body part 44a, and the support member 43
a are fitted into recesses formed around the opening of the main body part 44a, and these are fitted into the recesses formed on the periphery of the opening of the main body part 44a.
4b is used to set the pressing force.

ここで、上記発音部材39を構成するリング3
7の外径を93mmに設定し、ハウジング44の内径
を100mmに設定することによつて、リング37の
外周部分に長さh、幅yの全周にわたるリング状
の音響通路45が形成されるようになつている。
また、上記発音部材39の第1の発音板31と、
ハウジング44の蓋体部44bの前面板との間に
厚さha=11mmの前側空気層46が形成され、さ
らに第2の発音板32とハウジング44の本体部
44aの底板部との間には、厚さR=5mmの後側
空気層47が形成されるようになつている。
Here, the ring 3 constituting the sounding member 39 is
By setting the outer diameter of the ring 37 to 93 mm and the inner diameter of the housing 44 to 100 mm, a ring-shaped acoustic passage 45 having a length h and a width y extending all the way around the outer circumference of the ring 37 is formed. It's becoming like that.
Further, the first sounding plate 31 of the sounding member 39,
A front air layer 46 with a thickness ha=11 mm is formed between the front plate of the lid part 44b of the housing 44, and further between the second sounding plate 32 and the bottom plate of the main body part 44a of the housing 44. , a rear air layer 47 having a thickness R=5 mm is formed.

そして、上記ハウジング44の蓋体部44bの
前側板部分には、外側寄りに分布して直径4.8mm
の放音用の、例えば48個の開口48a,48b…
を形成してなる。
The front plate portion of the lid portion 44b of the housing 44 has a diameter of 4.8 mm distributed toward the outside.
For example, 48 openings 48a, 48b...
It forms.

このような発音装置において、低周波域に共振
をもたせるためには、振動部分の直径を大きく設
定し、その板厚を薄くして、外周部分を固定すれ
ばよいことは知られている。そして、上記実施例
に示した発音装置にあつては、上記のように各寸
法数値を設定することによつて、発音板31およ
び32の1次共振周波数をそれぞれ約400Hzおよ
び約500Hzに設定することができる。
It is known that in order to provide resonance in the low frequency range in such a sound generating device, the diameter of the vibrating portion may be set large, the plate thickness thereof may be made thin, and the outer peripheral portion may be fixed. In the sound generating device shown in the above embodiment, by setting each dimension value as described above, the primary resonance frequencies of the sound plates 31 and 32 are set to approximately 400 Hz and approximately 500 Hz, respectively. be able to.

(第7実施例) 第1、第2の実施例では、第1図の出力ポート
2a,2bからの出力信号は3次倍音成分を最も
多く含むように設定したが、圧電発音体5a,5
bの周波数特性に応じて他の倍音成分を最大にす
るようにしても良い。例えば4次倍音成分を最大
に設定した場合の矩形パルス列の例を第11図
a,bに示す。この例のように出力ポート2a,
2b各々からの出力信号(単位パルス列)のパタ
ーンを異ならせてもよい。
(Seventh Embodiment) In the first and second embodiments, the output signals from the output ports 2a and 2b in FIG.
Other overtone components may be maximized depending on the frequency characteristics of b. For example, FIGS. 11a and 11b show an example of a rectangular pulse train when the fourth harmonic component is set to the maximum. As in this example, output port 2a,
The pattern of the output signal (unit pulse train) from each of 2b may be made different.

(第8実施例) 以上の各実施例では2音による和音としたが、
1ビツトマイクロプロセツサーの3つの出力ポー
トを用いて3重和音としてもよい。例えば、単位
周期が2.5msec(400Hz),2msec(500Hz),
1.67msec(600Hz)の実質4:5:6和音として
も和音周期は実質10msecである。
(Eighth Example) In each of the above examples, a chord consisting of two notes was used, but
A triple chord may also be created using the three output ports of a 1-bit microprocessor. For example, the unit period is 2.5msec (400Hz), 2msec (500Hz),
Even if it is an actual 4:5:6 chord of 1.67 msec (600 Hz), the chord period is actually 10 msec.

(第9実施例) 以上の実施例では、各々の出力ポート2a,2
bからの出力信号は各々独立した基本周波数成分
を有する単位パルス列であつた。すなわち1ビツ
トマイクロプロセツサー1の出力ポートの各々2
a,2bには、前記出力ポートごとに異なる基本
周波数成分を持つように、例えば第4図、第7
図、第11図の如く、単位パルス列501,50
2に分離されて矩形パルス列50が出力され、1
つの出力ポート2aと他の出力ポート2bとでは
夫々の単位パルス列(501および502)の基
本周波数成分が異なるものであつた。
(Ninth Embodiment) In the above embodiment, each output port 2a, 2
The output signals from b were unit pulse trains each having independent fundamental frequency components. That is, each 2 of the output ports of a 1-bit microprocessor 1
a, 2b have different fundamental frequency components for each output port, for example, in FIGS. 4 and 7.
As shown in FIG. 11, unit pulse trains 501, 50
A rectangular pulse train 50 is output after being separated into 2 pulses.
The fundamental frequency components of the respective unit pulse trains (501 and 502) were different between one output port 2a and the other output port 2b.

しかし、この第9実施例では2つの単位パルス
列を加減算して得られる矩形パルス列を考え出
し、この矩形パルス列のプラス側とマイナス側と
を2つの出力ポート2a,2b(第13図)より
出力し、2つのトランジスタをPUSH,PULL方
式でスイツチング駆動したものである。(フーリ
エ級数の理論によれば、加減算しても周波数成分
は変わらない。) この場合の出力ポートからの出力信号すなわち
矩形パルス列を第12図a,bに示す。この例
は、第7図aの単位パルス列501より第7図b
の単位パルス列502を減算して得られる第12
図cのパルス波形のプラス側を第13図の出力ポ
ート2aより、マイナス側を出力ポート2bより
出力させたものである。
However, in this ninth embodiment, a rectangular pulse train obtained by adding and subtracting two unit pulse trains is devised, and the plus side and minus side of this rectangular pulse train are outputted from two output ports 2a and 2b (FIG. 13). Two transistors are switched and driven using the PUSH and PULL method. (According to the theory of Fourier series, the frequency component does not change even if addition or subtraction is performed.) The output signal from the output port in this case, that is, the rectangular pulse train is shown in FIGS. 12a and 12b. In this example, from the unit pulse train 501 in FIG. 7a, FIG.
The 12th pulse train obtained by subtracting the unit pulse train 502 of
The plus side of the pulse waveform in FIG. 13 is outputted from the output port 2a in FIG. 13, and the minus side is outputted from the output port 2b in FIG.

この場合、1ビツトマイクロプロセツサーのメ
モリ手段には、異なる基本周波数成分を持つ単位
パルス列501,502が互いに減算、すなわち
合成されてプログラムされていることになる。な
お、減算でなく加算して合成することも可能であ
る。
In this case, the memory means of the 1-bit microprocessor is programmed with unit pulse trains 501 and 502 having different fundamental frequency components subtracted from each other, that is, combined. Note that it is also possible to perform composition by addition instead of subtraction.

更に、この場合には、駆動回路は第13図に示
すように、昇圧トランス4は中間タツプ付トラン
スとし1次側の中性点4cを共通端子(中間タツ
プ)として使用すれば良い。又、この場合、トラ
ンジスタOFF時に発生するキツクバツク電圧
(逆起電力)によつて、和音周期である100Hz(=
10msec)の高調波ひずみが発生し音色の悪化が
生じるが、トランス4の1次側の中間タツプ4c
と1次入力端は4a,4b間にダイオード10
a,10bを挿入することにより防止できる。
Furthermore, in this case, as shown in FIG. 13, in the drive circuit, the step-up transformer 4 may be a transformer with an intermediate tap, and the neutral point 4c on the primary side may be used as a common terminal (intermediate tap). Also, in this case, the chord period of 100Hz (=
10msec) harmonic distortion occurs and the tone deteriorates, but the intermediate tap 4c on the primary side of the transformer 4
and the primary input terminal has a diode 10 between 4a and 4b.
This can be prevented by inserting parts a and 10b.

(第10実施例) さらに、上記第9実施例では2枚の圧電振動板
5a,5bをトランスの2次側端子4a2,4b
2に並列に接続したが、共振帯域幅の広い圧電振
動板、又は、電磁力で駆動される周知のスピーカ
を使用すれば、1枚の発音体を用いることも可能
である。
(Tenth Embodiment) Furthermore, in the ninth embodiment, the two piezoelectric diaphragms 5a, 5b are connected to the secondary terminals 4a2, 4b of the transformer.
2 are connected in parallel, but if a piezoelectric diaphragm with a wide resonance bandwidth or a well-known speaker driven by electromagnetic force is used, it is also possible to use a single sounding body.

(その他の実施例) 以上説明した実施例では、和音の基本周波数成
分は400Hzと500Hzとしたが、周波数は第2図、第
13図の発振用抵抗6の値を変更するなどの手段
により任意に設定可能である。又、基本周波数比
も4:5又は5:6以外にも、3:4又は6:7
あるいは5:7などであつても良く、要は実質的
に自然数比となるようなものであれば良い。
(Other Examples) In the example described above, the fundamental frequency components of the chord are 400Hz and 500Hz, but the frequency can be changed arbitrarily by changing the value of the oscillation resistor 6 shown in FIGS. 2 and 13. Can be set to Also, the fundamental frequency ratio is not only 4:5 or 5:6 but also 3:4 or 6:7.
Alternatively, the ratio may be 5:7, etc., as long as it is a substantially natural number ratio.

又、発音装置は、昇圧トランスを持たないもの
でも実施でき、圧電発音体以外にも例えばボイス
コイルを持つたイピーカを使用できる。
Further, the sounding device can be implemented without a step-up transformer, and instead of using a piezoelectric sounding body, for example, a speaker having a voice coil can be used.

更に、第8実施例は図示しなかつたが、1ビツ
トマイクロプロセツサーには出力ポートが3つあ
り、トランジスタが1個ずつ夫々の出力ポートに
接続されており、トランジスタのコレクタとアー
ス間に夫々接続された中間タツプを持たない通常
のトランスと、このトランスに夫々接続された合
計3個の圧電発音体を有する。
Furthermore, although the eighth embodiment is not shown, the 1-bit microprocessor has three output ports, one transistor is connected to each output port, and a transistor is connected between the collector of the transistor and ground. It has a normal transformer without an intermediate tap connected to each, and a total of three piezoelectric sounding bodies connected to each of the transformers.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明装置の第1実施例における警報
和音発生回路図、第2図は従来技術に基づいて警
報和音発生回路を説明するブロツク図、第3図は
第1実施例における1ビツトマイクロプロセツサ
ーのプログラム、第4図は第1実施例における駆
動信号となる矩形パルス例の波形図、第5図は第
1実施例における駆動信号のタイミングを示す詳
細波形図、第6図a,b,c,d,e,fは第1
実施例乃至第3実施例における駆動信号の波形図
およびその波形での周波数特性図、第7図は第4
実施例における駆動信号波形図、第8図は第5実
施例における圧電発音体の構造側を示す断面図、
第9図は第5実施例の圧電発音体の周波数特性
図、第10図は第6実施例の圧電発音体の構造例
を示す断面図、第11図は第7実施例における駆
動信号波形図、第12図は第9実施例における駆
動信号波形図、第13図は第9実施例における警
報和音発生回路図である。 2a,2b……出力ポート、1……1ビツトマ
イクロプロセツサー、3a,3b……半導体スイ
ツチング素子、5ab……発音装置、1m……メ
モリ手段、50……矩形パルス列、I……基本周
波数成分、……高次倍音成分となる3次倍音成
分、52……和音周期、511,512……単位
周期、4a,4b……昇圧トランス、5a,5b
……圧電発音体、4a……中間タツプ、4a1,
4b1……1次入力端子、4a2,4b2……2
次側端子、44……圧電発音体の一体化したハウ
ジング、10a,10b……ダイオード。
FIG. 1 is an alarm chord generation circuit diagram in a first embodiment of the device of the present invention, FIG. 2 is a block diagram illustrating an alarm chord generation circuit based on the prior art, and FIG. 3 is a 1-bit microcomputer circuit diagram in the first embodiment. 4 is a waveform diagram of an example of a rectangular pulse serving as a drive signal in the first embodiment; FIG. 5 is a detailed waveform diagram showing the timing of the drive signal in the first embodiment; FIG. 6a, b, c, d, e, f are the first
The waveform diagram of the drive signal and the frequency characteristic diagram of the waveform in the embodiment to the third embodiment, FIG.
A drive signal waveform diagram in the embodiment, FIG. 8 is a sectional view showing the structural side of the piezoelectric sounding body in the fifth embodiment,
FIG. 9 is a frequency characteristic diagram of the piezoelectric sounding body of the fifth embodiment, FIG. 10 is a sectional view showing a structural example of the piezoelectric sounding body of the sixth embodiment, and FIG. 11 is a drive signal waveform diagram of the seventh embodiment. , FIG. 12 is a drive signal waveform diagram in the ninth embodiment, and FIG. 13 is an alarm chord generation circuit diagram in the ninth embodiment. 2a, 2b...Output port, 1...1-bit microprocessor, 3a, 3b...Semiconductor switching element, 5ab...Sound generating device, 1m...Memory means, 50...Rectangular pulse train, I...Fundamental frequency Component,...Third harmonic component which becomes a high order harmonic component, 52...Chord period, 511,512...Unit period, 4a, 4b...Step-up transformer, 5a, 5b
... Piezoelectric sounding body, 4a ... Middle tap, 4a1,
4b1...Primary input terminal, 4a2, 4b2...2
Next terminal, 44...A housing with an integrated piezoelectric sounding body, 10a, 10b...Diode.

Claims (1)

【特許請求の範囲】 1 複数個の出力ポートを有する低ビツトの集積
回路と、該集積回路の前記出力ポートに接続され
た複数個の半導体スイツチング素子と、 該半導体スイツチング素子の出力に基づいて実
質和音成分を含む警音を発生する発音装置とを備
え、 前記集積回路は、前記複数個の出力ポートに、
プログラムに基づいてローとハイの繰り返し信号
からなる矩形パルス列を出力するメモリ手段を有
し、 前記矩形パルス列は、相互に実質和音をなす複
数個の基本周波数成分と該基本周波数成分の複数
倍の高次倍音成分を含む矩形パルス列から成り、 かつ前記集積回路は、前記半導体スイツチング
素子のON又はOFFへの反転作動時期が同時に生
じないように前記メモリ手段からの情報を前記複
数の出力ポートに繰り返し出力し、かつこの1つ
の繰り返し周期つまり和音周期の中に前記矩形パ
ルス列の中の複数の前記基本周波成分のそれぞれ
の単位周期が実質整流個分含まれるようプログラ
ムされていることを特徴とする警報和音発生装
置。 2 前記矩形パルス列の複数の前記基本周波数成
分の前記単位周期の最小公倍数に相当する周期が
前記和音周期に一致することを特徴とする特許請
求の範囲第1項に記載の警報和音発生装置。 3 前記発音装置には、前記半導体スイツチング
素子に接続された昇圧トランスと、該昇圧トラン
スに接続された圧電発音体とを有することを特徴
とする特許請求の範囲弟1項に記載の警報和音発
生装置。 4 前記昇圧トランスは1対からなり、夫々が前
記半導体スイツチング素子に接続されており、か
つ前記圧電発音体も互いに共振周波数が異なる1
対からなり、夫々の前記昇圧トランスに接続され
ていることを特徴とする特許請求の範囲第3項に
記載の警報和音発生装置。 5 前記昇圧トランスは一個の中間タツプ付トラ
ンスからなり、このトランスの1次側に中間タツ
プを有し、この中間タツプの両側に1次入力端子
を有し、前記1対の半導体スイツチング素子の
夫々が前記1次入力端子に接続され、かつ該トラ
ンスの2次側端子両端に前記圧電発音体が接続さ
れている特許請求の範囲第3項に記載の警報和音
発生装置。 6 前記圧電発音体は、互いに共振周波数が異な
る1対のものを並列接続して構成されている特許
請求の範囲第5項に記載の警報和音発生装置。 7 前記1対の圧電発音体は、単一のハウジング
内に一体的に収納されていることを特徴とする特
許請求の範囲第6項に記載の警報和音発生装置。 8 前記中間タツプ付トランスの1次側の前記中
間タツプと前記1対の1次入力端子との間に夫々
キツクバツク電圧吸収用のダイオードが接続され
ている特許請求の範囲第5項に記載の警報和音発
生装置。 9 前記集積回路の前記出力ポートの各々には、
前記出力ポートごとに異なる前記基本周波数成分
を持つように単位パルス列に分離されて前記矩形
パルス列が出力され、1つの前記出力ポートと他
の出力ポートとでは夫々の前記単位パルス列の前
記基本周波数成分が異なることを特徴とする特許
請求の範囲第1項に記載の警報和音発生装置。 10 前記集積回路の前記メモリ手段には、異な
る前記基本周波数成分を持つ単位パルス列が互い
に加算又は減算、すなわち合成されてプログラム
されていることを特徴とする特許請求の範囲第1
項に記載の警報和音発生装置。 11 プログラムされたデータをストアするメモ
リ手段を有する集積回路を持つた警報和音発生装
置であつて、 前記集積回路は、所定周波数の複数のクロツク
シグナルを供給するクロツクシグナル発生器と、
前記プログラムを実行するマイクロプロセツサー
手段と、 矩形パルス列を成すローとハイの信号を出力す
る少なくとも2つの出力ポートと、複数のアドレ
スを持ち、該アドレスの1つには、前記ローとハ
イの信号を前記出力ポートの1つに発生させる命
令として用いられる前記データの1つがストアさ
れている前記メモリ手段とを有し、 該集積回路の前記出力ポートからの前記矩形パ
ルス列によつてコントロールされて、複数の
ON,OFF信号を発生する半導体スイツチ素子を
有し、 前記半導体スイツチング素子からの前記ON,
OFF信号によつて駆動されて和音を発生すると
ころの少なくとも第1と第2の音発生エレメント
からなる発音装置を有し、 前記データの前記命令は、前記出力ポートのど
の1つに前記ロー信号を発生させるか、又は前記
ハイ信号を発生させるかを決定することを特徴と
する警報和音発生装置。
[Scope of Claims] 1. A low-bit integrated circuit having a plurality of output ports, a plurality of semiconductor switching devices connected to the output ports of the integrated circuit, and and a sounding device that generates a warning sound including a chord component, the integrated circuit having a plurality of output ports,
It has a memory means for outputting a rectangular pulse train consisting of repeating low and high signals based on a program, and the rectangular pulse train includes a plurality of fundamental frequency components that mutually form a substantial chord and a high frequency component that is multiple times the fundamental frequency component. consisting of a rectangular pulse train including a next harmonic component, and the integrated circuit repeatedly outputs information from the memory means to the plurality of output ports so that the switching operation timings of the semiconductor switching elements to ON or OFF do not occur at the same time. and the alarm chord is programmed so that each unit period of each of the plurality of fundamental frequency components in the rectangular pulse train is substantially rectified in one repetition period, that is, one chord period. Generator. 2. The alarm chord generating device according to claim 1, wherein a period corresponding to the least common multiple of the unit period of the plurality of fundamental frequency components of the rectangular pulse train matches the chord period. 3. The alarm chord generating device according to claim 1, wherein the sounding device includes a step-up transformer connected to the semiconductor switching element and a piezoelectric sounding body connected to the step-up transformer. Device. 4. The step-up transformer consists of one pair, each connected to the semiconductor switching element, and the piezoelectric sounding body also has a different resonance frequency.
4. The alarm chord generating device according to claim 3, wherein the alarm chord generating device comprises a pair and is connected to each step-up transformer. 5. The step-up transformer consists of one transformer with an intermediate tap, has an intermediate tap on the primary side of the transformer, has primary input terminals on both sides of the intermediate tap, and connects each of the pair of semiconductor switching elements. 4. The alarm chord generating device according to claim 3, wherein the piezoelectric sounding body is connected to the primary input terminal, and the piezoelectric sounding body is connected to both ends of the secondary terminal of the transformer. 6. The alarm chord generating device according to claim 5, wherein the piezoelectric sounding body is constructed by connecting a pair of piezoelectric sounding bodies in parallel, each having a different resonance frequency. 7. The alarm chord generating device according to claim 6, wherein the pair of piezoelectric sounding bodies are integrally housed in a single housing. 8. The alarm according to claim 5, wherein diodes for absorbing kickback voltage are connected between the intermediate tap on the primary side of the intermediate tap-equipped transformer and the pair of primary input terminals, respectively. Chord generator. 9. Each of the output ports of the integrated circuit includes:
The rectangular pulse train is output after being separated into unit pulse trains having different fundamental frequency components for each output port, and the fundamental frequency components of the unit pulse trains are different between one output port and the other output port. The alarm chord generating device according to claim 1, which is different from the above. 10. Claim 1, characterized in that the memory means of the integrated circuit is programmed with unit pulse trains having different fundamental frequency components added or subtracted from each other, that is, synthesized.
The alarm chord generator described in Section 1. 11. An alarm chord generator comprising an integrated circuit having memory means for storing programmed data, the integrated circuit comprising: a clock signal generator for providing a plurality of clock signals of predetermined frequencies;
microprocessor means for executing said program; at least two output ports for outputting low and high signals forming a rectangular pulse train; and a plurality of addresses, one of said addresses having said low and high signals. said memory means in which one of said data is stored which is used as an instruction to generate a signal at one of said output ports, said memory means being controlled by said rectangular pulse train from said output port of said integrated circuit; ,plural
It has a semiconductor switching element that generates ON and OFF signals, and the ON and OFF signals from the semiconductor switching element
a sound generating device comprising at least first and second tone generating elements driven by an OFF signal to generate chords; An alarm chord generating device characterized in that it determines whether to generate the high signal or to generate the high signal.
JP60001158A 1985-01-07 1985-01-07 Alarm chord generator Granted JPS61159698A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60001158A JPS61159698A (en) 1985-01-07 1985-01-07 Alarm chord generator
KR1019850009931A KR900003594B1 (en) 1985-01-07 1985-12-28 Alarm sound generator
US06/815,825 US4724424A (en) 1985-01-07 1986-01-02 Warning chord sound producing apparatus including an integrated circuit
EP86100061A EP0188196A3 (en) 1985-01-07 1986-01-03 Warning sound generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60001158A JPS61159698A (en) 1985-01-07 1985-01-07 Alarm chord generator

Publications (2)

Publication Number Publication Date
JPS61159698A JPS61159698A (en) 1986-07-19
JPH0453320B2 true JPH0453320B2 (en) 1992-08-26

Family

ID=11493627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60001158A Granted JPS61159698A (en) 1985-01-07 1985-01-07 Alarm chord generator

Country Status (1)

Country Link
JP (1) JPS61159698A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61238096A (en) * 1985-04-15 1986-10-23 株式会社デンソー Alarm generator for automobile
JPH0355599A (en) * 1989-07-25 1991-03-11 Nippondenso Co Ltd Alarm sound generating device
JP5366017B2 (en) * 2010-03-02 2013-12-11 株式会社デンソー Vehicle notification system
JP6098620B2 (en) * 2014-12-02 2017-03-22 マツダ株式会社 Method and apparatus for generating digital signal for chord
JP2017138786A (en) * 2016-02-03 2017-08-10 地方独立行政法人大阪府立産業技術総合研究所 Speech output device, speech output device with illumination, and notification system

Also Published As

Publication number Publication date
JPS61159698A (en) 1986-07-19

Similar Documents

Publication Publication Date Title
JPS60134700A (en) Sound producing device
JP4033578B2 (en) Sound generator driving circuit and operating sound generator
JP5325053B2 (en) Turn sound blowing method for automobile and turn sound blowing device for automobile
US20030228021A1 (en) Acoustic-signal emitting device for vehicles
KR900003594B1 (en) Alarm sound generator
WO2018173426A1 (en) Sound reproduction device
EP1509337B1 (en) Electronic control circuit and acoustic-signal emitting device for vehicles
WO2018123730A1 (en) Audio reproduction device
JPH0453320B2 (en)
JP5402849B2 (en) Simulated engine sound generator
KR101233004B1 (en) Polyphonic sound generating method
JPS61238096A (en) Alarm generator for automobile
JP2004069960A (en) Emergency vehicle siren device
JPS6318080Y2 (en)
JPS60223300A (en) Piezoelectric buzzer
JPH11305779A (en) Sounding body
JPS6239434Y2 (en)
JPS60222900A (en) Double sound driving for piezo-electric buzzer
JPH02128199U (en)
JPH0353295A (en) Electronic wind-bell
JPH0287800A (en) External vibration type piezoelectric sounder
JPH05210390A (en) Sound generator drive circuit
JPH07117835B2 (en) How to drive the sounding body
JP2003161789A (en) Sound generation method, electronic metronome
JPH11184488A (en) Alarm sound generation device