JPH0453327A - Signal transmitter - Google Patents

Signal transmitter

Info

Publication number
JPH0453327A
JPH0453327A JP16142290A JP16142290A JPH0453327A JP H0453327 A JPH0453327 A JP H0453327A JP 16142290 A JP16142290 A JP 16142290A JP 16142290 A JP16142290 A JP 16142290A JP H0453327 A JPH0453327 A JP H0453327A
Authority
JP
Japan
Prior art keywords
information
output
switch
error
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16142290A
Other languages
Japanese (ja)
Inventor
Tamio Hatano
波多野 民生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electronic Industry Co Ltd
Original Assignee
Tokyo Electronic Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electronic Industry Co Ltd filed Critical Tokyo Electronic Industry Co Ltd
Priority to JP16142290A priority Critical patent/JPH0453327A/en
Publication of JPH0453327A publication Critical patent/JPH0453327A/en
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

PURPOSE:To check transmission information in duplicate with a simple circuit by adding periodic pulse information to the transmission information and sending the resulting information to a receiver side, detecting the pulse at the receiver side and checking the transmission information. CONSTITUTION:When an operation switch 51 is operated, its output is is inputted to a P/S conversion circuit 57 as the combination information of switches (switch information). The transmission information being the addition of a redundant bit to the switch information is received to apply error check by using the redundant bit and when no error exists, a control output to an equipment to be controlled is obtained and when any error exists, the control output is all interrupted. Moreover, a periodic pulse is added to the switching information and even when no error exists in the transmission information and the periodic pulse has the abnormality, the control output is all interrupted forcibly. Thus, the transmission information is double-checked with the simple circuit.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は各種制御機器の信号伝送装置に関する。[Detailed description of the invention] [Purpose of the invention] (Industrial application field) The present invention relates to a signal transmission device for various control equipment.

(従来例) 第6図は、従来の遠隔制御システムで使用される信号伝
送装置の方式を示している。
(Conventional Example) FIG. 6 shows a method of a signal transmission device used in a conventional remote control system.

送信側において、操作スイッチ13は、複数のスイッチ
を組み合わせて情報を作成し、P/S変換回路11へ与
えることができる。電源回路15は、P/S変換回路1
1に動作電圧を供給することができる。P/S変換回路
11は、操作スイッチ13の情報を読み込み、冗長ビッ
トを付加してシリアルデータとして出力する回路である
On the transmission side, the operation switch 13 can create information by combining a plurality of switches and provide it to the P/S conversion circuit 11. The power supply circuit 15 is the P/S conversion circuit 1
1 can be supplied with an operating voltage. The P/S conversion circuit 11 is a circuit that reads information from the operation switch 13, adds redundant bits, and outputs it as serial data.

受信側において、S/P変換回路23は、シリアル入力
をパラレル出力する回路である。制御スイッチ27およ
び伝送正常スイッチ31は、制御リレー25および伝送
正常リレー26にそれぞれ応答する。S/P変換回路2
3で行われる冗長ビットを用いた検査に誤りがなければ
、制御リレー25は操作スイッチ13に対応する情報に
より、リレー制御され、出力端子29に接続された被制
御機器を動作させることになる。これは伝送正常リレー
26が、伝達情報の検査結果に誤りがなく、オンされて
いることによる。
On the receiving side, the S/P conversion circuit 23 is a circuit that outputs serial input in parallel. Control switch 27 and transmission normal switch 31 respond to control relay 25 and transmission normal relay 26, respectively. S/P conversion circuit 2
If there is no error in the test using the redundant bits performed in step 3, the control relay 25 will be relay-controlled by the information corresponding to the operation switch 13, and the controlled device connected to the output terminal 29 will be operated. This is because the transmission normal relay 26 is turned on because there is no error in the inspection result of the transmission information.

受信側において、冗長ビットを用いた検査に誤りがあっ
た場合は、伝送正常リレー26がオフになり、制御出力
をすべて遮断することができる。
On the receiving side, if there is an error in the test using the redundant bits, the normal transmission relay 26 is turned off and all control outputs can be cut off.

(発明が解決しようとする課題) 上記のように従来の信号伝送装置では、冗長ビットを用
いて正誤判断を行っていた。しかし、実際には誤りがあ
るにもかかわらず、正しいと判断される場合がある。す
なわち、何等かの理由で冗長ビットによる検査では、す
べての状況での誤りを検出できない場合がある。
(Problems to be Solved by the Invention) As described above, in the conventional signal transmission device, redundant bits are used to determine correctness. However, there are cases where it is judged to be correct even though there is actually an error. That is, for some reason, checking using redundant bits may not be able to detect errors in all situations.

そこで、この発明は簡単な回路で伝送情報を二重にチエ
ツクすることができる信号伝送装置を提供することを目
的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a signal transmission device that can double-check transmitted information with a simple circuit.

[発明の構成] (課題を解決するための手段) 送信側にあって、 スイッチ情報に冗長ビットを付加して情報を伝達する手
段と、 受信側にあって、 前記情報伝達手段からの情報を受信して前記冗長ビット
を用いて誤り検査を施し、誤りがない場合は被制御機器
への制御出力を得、誤りがあった場合は前記制御出力を
すべて断とする情報受信手段とを具備した信号伝送装置
において、前記送信側のスイッチ情報に更に周期パルス
を付加する手段と、 前記情報受信手段で上記誤りがない場合でも、前記周期
パルスに異常があったとき前記制御出力を強制的にすべ
て断とする手段とを具備したものである。
[Structure of the Invention] (Means for Solving the Problems) A means for transmitting information by adding redundant bits to switch information on a transmitting side; and a means for transmitting information from the information transmitting means on a receiving side. information receiving means that receives the information, performs an error check using the redundant bits, obtains a control output to the controlled device if there is no error, and cuts off all the control outputs if there is an error. In the signal transmission device, means for further adding a periodic pulse to the switch information on the transmitting side, and forcibly all of the control outputs when there is an abnormality in the periodic pulse even if the information receiving means does not have the above error. It is equipped with a means for disconnecting.

(作 用) この発明の信号伝送装置は、伝送情報に周期パルス情報
を付加して送信し、受信側でこのパルスを検出すること
により、伝送情報をチエツクすることかできる。
(Function) The signal transmission device of the present invention can check the transmitted information by adding periodic pulse information to the transmitted information and transmitting it, and detecting this pulse on the receiving side.

(実施例) 以下この発明の実施例を図面を参゛照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例である。FIG. 1 shows an embodiment of the present invention.

送信側において、P/S変換回路57の入力端子には、
複数の操作スイッチ51が並列接続され、また電源端子
には電源回路55の出力端子が接続されている。
On the transmitting side, the input terminal of the P/S conversion circuit 57 is
A plurality of operation switches 51 are connected in parallel, and an output terminal of a power supply circuit 55 is connected to the power supply terminal.

P/S変換回路57のクロック出力端子は、Dタイプフ
リップフロップ(以下D−PPと称す)56のクロック
入力端子に接続され、D−PP56のQ出力端子はP/
S変換回路57の情報入力端子の一つに接続されている
。D−PP56のQ出力端子は、D−I’F56のD入
力端子に接続されている。
The clock output terminal of the P/S conversion circuit 57 is connected to the clock input terminal of a D-type flip-flop (hereinafter referred to as D-PP) 56, and the Q output terminal of the D-PP 56 is connected to the P/S conversion circuit 57.
It is connected to one of the information input terminals of the S conversion circuit 57. The Q output terminal of the D-PP56 is connected to the D input terminal of the D-I'F56.

受信側において、S/P変換回路5つの出力端子は複数
の制御リレー6]に接続され、特定の第一の出力端子は
積分回路67の入力端子に接続されている。S/P変換
回路59の特定の第2の出力端子は伝送正常リレー65
に接続されている。積分回路67の出力端子は積分出力
リレー63に接続されている。複数の制御スイッチ69
の一方はそれぞれ制御出力端子75に接続され、他方は
伝送正常スイッチ71と積分出力スイッチ73を直列に
介して、共通端子76(電源端子)に接続されている。
On the receiving side, the output terminals of the five S/P conversion circuits are connected to a plurality of control relays 6], and a specific first output terminal is connected to the input terminal of an integrating circuit 67. A specific second output terminal of the S/P conversion circuit 59 is a transmission normal relay 65
It is connected to the. The output terminal of the integration circuit 67 is connected to the integration output relay 63. Multiple control switches 69
One of them is connected to a control output terminal 75, and the other is connected to a common terminal 76 (power supply terminal) via a transmission normal switch 71 and an integral output switch 73 in series.

第2図は積分回路67を示している。FIG. 2 shows the integrating circuit 67.

積分回路67を構成するコンデンサC1は、一方の端子
をこの積分回路67の入力端子としてS/P変換回路5
つの特定の第一の出力端子に接続され、他方の端子は順
方向のダイオードSR2のアノードに接続されている。
The capacitor C1 constituting the integrating circuit 67 has one terminal connected to the S/P conversion circuit 5 as an input terminal of the integrating circuit 67.
one specific first output terminal, and the other terminal is connected to the anode of the forward diode SR2.

更に、このアノードには、アノードが接地されたダイオ
ードSI?lのカソードが接続されている。ダイオード
SR2のカソードは抵抗R1と抵抗R3を直列に介して
エミッタ接地トランジスタTriのベース端子に接続さ
れている。抵抗正?3には一方が接地されたコンデンサ
C2の他方の端子と、一方が接地された抵抗R2の他方
の端子がそれぞれ接続されている。トランジスタTri
のコレフタ端子はこの積分回路67の出力端子として積
分出力リレー63に接続されている。
Furthermore, this anode is connected to a diode SI? whose anode is grounded. The cathodes of l are connected. The cathode of the diode SR2 is connected to the base terminal of the common emitter transistor Tri through a resistor R1 and a resistor R3 in series. Is the resistance positive? 3 is connected to the other terminal of a capacitor C2, one end of which is grounded, and the other terminal of a resistor R2, one end of which is grounded. Transistor Tri
The coreft terminal of is connected to an integral output relay 63 as an output terminal of this integral circuit 67.

第1図に戻り、最初に送信側の動作から説明する。Returning to FIG. 1, the operation on the transmitting side will be explained first.

操作スイッチ5コが操作されると、その出力はスイッチ
の組み合わせ情報としてP/S変換回路57に入力され
る。電源回路55は、P/S変換回路57に動作電圧を
供給することができる。
When the five operation switches are operated, the output thereof is inputted to the P/S conversion circuit 57 as switch combination information. The power supply circuit 55 can supply an operating voltage to the P/S conversion circuit 57.

D−PP56は、シリアルデータ伝送毎にP/S変換回
路57からクロックを入力し、P/S変換回路57にパ
ルス情報として入力することができる。
The D-PP 56 can input a clock from the P/S conversion circuit 57 every time serial data is transmitted, and can input the clock to the P/S conversion circuit 57 as pulse information.

第3図にD−FF56の真理値表を示す。FIG. 3 shows the truth table of the D-FF56.

一方、受信側において、S/P変換回路59は、シリア
ル入力をパラレル変換して制御リレー61゜積分回路6
7および伝送正常リレー65に出力する回路である。制
御スイッチ69.伝送正常スイッチ71および積分出力
スイッチ73は、制御リレー6]、伝送正常リレー65
および積分出力リレー63にそれぞれ応答している。
On the other hand, on the receiving side, the S/P conversion circuit 59 converts the serial input into parallel and connects the control relay 61 to the integration circuit 6.
7 and the transmission normal relay 65. Control switch 69. The transmission normal switch 71 and the integral output switch 73 are connected to the control relay 6] and the transmission normal relay 65.
and integral output relay 63, respectively.

積分回路67は、上述した伝送情報内のD−FF56の
パルス情報を積分し、この出力が“1″のとき積分出力
リレー63を励磁し、積分出力スイッチ73をオンする
ことができる。第2図の積分回路において、抵抗R1お
よび抵抗R3は電流制限抵抗である。積分時間は、コン
デンサC2および抵抗R2により決定される。
The integrating circuit 67 integrates the pulse information of the D-FF 56 in the above-mentioned transmission information, and when this output is "1", it can excite the integral output relay 63 and turn on the integral output switch 73. In the integrating circuit of FIG. 2, resistor R1 and resistor R3 are current limiting resistors. The integration time is determined by capacitor C2 and resistor R2.

次に第4図および第5図を参照して伝送情報の検査方法
を説明する。
Next, a method for inspecting transmitted information will be explained with reference to FIGS. 4 and 5.

送信側において、第4図(a)に示す操作スイッチ情報
(XI〜Xn)は、第4図(b)の読み込みパルスに従
って周期的に読み込まれ、冗長ビット(Bee)が付加
されて伝送される。伝送が終了した時点でD−PP56
のクロック入力端子に第4図(C)の伝送終了パルスが
送られる。D−PP56のQ出力端子はD入力端子に接
続されているので、伝送終了パルスがD−PP56のク
ロック入力端子に加わる毎に第4図(d)のようにQ出
力(xO)が反転する。Q出力はスイッチ操作情報と共
にP/S変換回路57の情報入力端子に入力されている
ので、第4図(a)のシリアルデータのxOはlo“、
0”J”、0°°と周期的に繰り返される。
On the transmitting side, the operation switch information (XI to Xn) shown in FIG. 4(a) is read periodically according to the read pulse shown in FIG. 4(b), and is transmitted with redundant bits (Bee) added. . When the transmission is completed, D-PP56
The transmission end pulse shown in FIG. 4(C) is sent to the clock input terminal of . Since the Q output terminal of the D-PP56 is connected to the D input terminal, the Q output (xO) is inverted as shown in Fig. 4(d) every time the transmission end pulse is applied to the clock input terminal of the D-PP56. . Since the Q output is input to the information input terminal of the P/S conversion circuit 57 together with the switch operation information, xO of the serial data in FIG. 4(a) is lo",
0"J", 0°° and so on are repeated periodically.

受信側では、伝送された第5図(a)のシリアルデータ
の情報を冗長ビットにより検査し、誤りがなければS/
P変換回路59により、操作スイッチ情報がパラレル変
換されて出力される。シリアルデータの情報に誤りがあ
れば第5図(b)の伝送正常パルスが発せられなくなり
、伝送正常スイッチ71はオフになり制御出力は遮断さ
れる。
On the receiving side, the transmitted serial data information shown in FIG. 5(a) is checked using redundant bits, and if there is no error, the S/
The P conversion circuit 59 converts the operation switch information into parallel data and outputs the parallel data. If there is an error in the serial data information, the transmission normal pulse shown in FIG. 5(b) will not be emitted, the transmission normal switch 71 will be turned off, and the control output will be cut off.

伝送されたシリアルデータにはスイッチ操作情報と共に
第5図(c)のパルス情報も含まれているので、伝送情
報に誤りがなければパルス情報も出力される。このパル
ス情報出力は積分回路67に入力され第5図(d)の出
力を得る。この積分出力は第5図(C)の周期TIに対
し、第5図(d)のように(2T1+α)の時間となっ
て出力される。
Since the transmitted serial data includes the pulse information shown in FIG. 5(c) as well as the switch operation information, if there is no error in the transmitted information, the pulse information is also output. This pulse information output is input to the integrating circuit 67 to obtain the output shown in FIG. 5(d). This integrated output is output at a time of (2T1+α) as shown in FIG. 5(d) with respect to the period TI in FIG. 5(C).

伝送誤りがなければ第5図(C)のパルス情報は常に出
力されているので、同図(d)の積分出力も常に出力を
得ることができる。従って、積分出力リレー63は常に
励磁され積分出力スイッチ71はオンとなる。伝送情報
の誤りが連続的に発生し第5図(d)の(2TI+a)
の間に同図(C)のパルス情報が出力されないとき、す
なわちパルス情報が0°′、1°′、0”、1°゛と周
期的に繰り返されていない場合、積分出力リレー63は
励磁されず積分出力スイッチ73はオフとなる。
If there is no transmission error, the pulse information shown in FIG. 5(C) is always output, so that the integral output shown in FIG. 5(d) can always be obtained. Therefore, the integral output relay 63 is always excited and the integral output switch 71 is turned on. Errors in transmission information occur continuously, resulting in (2TI+a) in Figure 5(d).
When the pulse information shown in the figure (C) is not output during this period, that is, when the pulse information is not periodically repeated as 0°', 1°', 0'', 1°'', the integral output relay 63 is energized. Therefore, the integral output switch 73 is turned off.

また、制御リレー61の素子自体が何等かの故障で励磁
状態となった場合、少なくとも送信側において電源を遮
断すれば、第4図(d)のパルス情報は周期的に伝送さ
れなくなる。その結果、積分出力スイッチ73はオフと
なり、制御出力を遮断することができる。
Furthermore, if the element of the control relay 61 itself becomes energized due to some kind of failure, if the power is cut off at least on the transmitting side, the pulse information shown in FIG. 4(d) will no longer be periodically transmitted. As a result, the integral output switch 73 is turned off, and the control output can be cut off.

この発明の実施例で使用する積分回路は、第2図に示す
ように、コンデンサC1で直流成分を禁止している。従
って、第5図(C)のパルス情報出力が“1”もしくは
“0”で固定されてもトランジスタTriに電流が供給
されず、積分出力リレー63が励磁状態になることを防
止できる。
As shown in FIG. 2, the integrator circuit used in the embodiment of the present invention prohibits direct current components with a capacitor C1. Therefore, even if the pulse information output in FIG. 5(C) is fixed at "1" or "0", no current is supplied to the transistor Tri, and it is possible to prevent the integral output relay 63 from becoming excited.

なお、本実施例はOR積分回路を利用しているが、単安
定マルチバイブレータを使用しても良い。
Although this embodiment uses an OR integration circuit, a monostable multivibrator may also be used.

[発明の効果] この発明によれば、簡単な回路で伝送情報を二重にチエ
ツクすることかでき、かつ、被制御体を安全確実に制御
することができる。
[Effects of the Invention] According to the present invention, transmission information can be checked twice with a simple circuit, and a controlled object can be controlled safely and reliably.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す図、第2図は本発明の
実施例の積分回路を示す図、第3図はrl トランジスタ。 第1図で使用しているD PFの真理値表を示す図、夕 第4図は本発明の送信側の信号を示す図、第4図は本発
明の受信側の信号を示す図、第6図は従来の実施例を示
す図である。 11、.57・・・P/S変換回路、13.51・・・
操作スイッチ、15.55・・・電源回路、56・・・
D−PP。
FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing an integrating circuit of the embodiment of the present invention, and FIG. 3 is a diagram showing an rl transistor. Figure 1 shows the truth table of the DPF used in the present invention, Figure 4 shows the signal on the transmitting side of the present invention, Figure 4 shows the signal on the receiving side of the present invention, FIG. 6 is a diagram showing a conventional embodiment. 11. 57...P/S conversion circuit, 13.51...
Operation switch, 15.55... Power supply circuit, 56...
D-PP.

Claims (1)

【特許請求の範囲】 送信側にあって、 スイッチ情報に冗長ビットを付加して情報を伝達する手
段と、 受信側にあって、 前記情報伝達手段からの情報を受信して前記冗長ビット
を用いて誤り検査を施し、誤りがない場合は被制御機器
への制御出力を得、誤りがあった場合は前記制御出力を
すべて断とする情報受信手段とを具備した信号伝送装置
において、 前記送信側のスイッチ情報に更に周期パルスを付加する
手段と、 前記情報受信手段で上記誤りがない場合でも、前記周期
パルスに異常があったとき前記制御出力を強制的にすべ
て断とする手段とを具備したことを特徴とする信号伝送
装置。
[Scope of Claims] Means on the transmitting side for transmitting information by adding redundant bits to switch information; and means on the receiving side for receiving information from the information transmitting means and using the redundant bits. and an information receiving means for performing an error check, and obtaining a control output to the controlled device if there is no error, and cutting off all the control outputs if there is an error, the transmitting side means for further adding a periodic pulse to the switch information; and means for forcibly cutting off all of the control outputs when there is an abnormality in the periodic pulse even if there is no error in the information receiving means. A signal transmission device characterized by:
JP16142290A 1990-06-21 1990-06-21 Signal transmitter Pending JPH0453327A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16142290A JPH0453327A (en) 1990-06-21 1990-06-21 Signal transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16142290A JPH0453327A (en) 1990-06-21 1990-06-21 Signal transmitter

Publications (1)

Publication Number Publication Date
JPH0453327A true JPH0453327A (en) 1992-02-20

Family

ID=15734803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16142290A Pending JPH0453327A (en) 1990-06-21 1990-06-21 Signal transmitter

Country Status (1)

Country Link
JP (1) JPH0453327A (en)

Similar Documents

Publication Publication Date Title
JPS5947694A (en) Sensor testing circuit for alarm
JPS60117939A (en) Information transmission system
KR940009413B1 (en) Elevator monitoring and control device
US6185252B1 (en) Process for decoding a digital signal and a bus system and a peripheral unit therefor
JPH0453327A (en) Signal transmitter
JPH0317720A (en) Circuit device composed of two parallel shunt for transmitting binary signal
JPH0397397A (en) Fault diagnosis device for sequence control system
JPH09292928A (en) Clock signal source monitoring device
JP2666849B2 (en) Remote monitoring device
KR100194801B1 (en) Test method for asynchronous transfer mode switching system alarm collection device
JP3657735B2 (en) Signal generation circuit
SU1141439A2 (en) Device for gathering,coding,transmitting and receiving information with error correction
JPH0611488Y2 (en) ROC checker
JP2745708B2 (en) Digital data line error detection method
CN119452600A (en) Address check by optically presenting the address in coded form
JPS6024618B2 (en) Transmitting/receiving device
JPS584373B2 (en) electronic exchange system
SU955167A1 (en) Device for data checking and transmission
JPH0410798A (en) Switching control and monitor circuit
JPS6258172A (en) Method for detecting shortcircuit of signal transmission line
JPH05176375A (en) Interface circuit for multiplex transmission system
JPH0594322A (en) Parity checking circuit
JPH09237197A (en) Semiconductor integrated circuit device
JPS5980094A (en) Remote monitor control system
JPS596439B2 (en) Data transmission method