JPH0454033A - 周波数ホッピング送信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、送信側で１情報ビツトを周波数ホッピングに
より複数種類の周波数チップの時系列信号に拡散して送
信する周波数ホッピング送信装置に関する。

［従来の技術］ 従来、高速周波数ホッピング方式（以下「５Ｓ−ＦＨ方
式」という）にあっては、情報速度より早く周波数ホッ
ピング速度を切替えることで、対干渉性、遠近問題、及
び周波数ダイバーシチ効果等に優れ、従って、移動通信
用やフェージングの影響が深刻である室内通信用として
注目されている。

即ち、５Ｓ−ＦＨ方式にあっては、１情報ビツトが幾つ
もの周波数チップに分散されるため、フェージングや干
渉等の影響が拡散され、高い通信信頼性が得られる。

このような５Ｓ−ＦＨ通信方式に使用される送信装置と
しては、従来、第７図に示す発振出力切替方式と第８図
に示すＰＬＬ方式が知られている。

第７図の発振出力切替方式は、１情報ビツトの周波数ホ
ッピングに使用するチップ周波数ｆｌ。

ｆ’ｌ、−＝　　ｆｎ毎に発振器３２−１，３２２、・
・・、３２−ｎを準備して切替手段としてのマルチプレ
クサ３４に入力接続し、マルチプレクサ３４をチップ周
期毎に乱数或いはリードソロモンコード等のＦＨパター
ンに基づいて切替えてＦＨ倍信号発生している。

第８図のＰＬＬ方式は、基準発振器３６、位相比較器３
８、ローパスフィルタ（ＬＰＦ）４０、電圧制御発振器
（ＶＣＯ）４２及び分周器４４でＰＬＬ　（フェイズロ
ックドループ）を形成し、分周器４４の分周値ＮをＦＨ
符号発生器４６からの乱数やリードソロモンコード等に
従った周波数パターンに対応してチップ周期毎に切替設
定し、電圧制御発振器４２の発振周波数をループ制御で
切替えてＦＨ倍信号発生する。即ち、第９図のタイミン
グチャートに示すように、基準発振器からの基準クロッ
クと分周器４４で１／Ｎに分周された電圧制御発振器４
２の発振パルスとを比較して両者の位相差を求め、この
位相差をローパスフィルタ４０で直流電圧に変換し、位
相差を最小とするように電圧制御発振器４２を制御し、 出力周波数−基準周波数Ｘ分周値Ｎ となる発振出力を得ることができる。

［発明が解決しようとする課題］ しかしながら、第７図に示した発振出力切替方式にあっ
ては、チップ周波数毎に発振器を使用していることから
、チップ周波数の数に応じて発振器が増加し、コストア
ップとなる。また異なる周波数の発振出力をチップ周期
毎に切替えるため、位相の連続性が得られず（コヒーレ
ントでない）、スプリアス等の不要放射が出易い。

一方、第８図のＰＬＬ方式にあっては、位相の連続性は
得られるが、ＰＬＬループにローパスフィルタ４０を入
れているために応答性が低く、チップ周波数を高速切替
えすることができない。ＰＬＬループ応答を高めるため
には、ローパスフィルタ４０の遮断周波数を上げれば良
いが、遮断周波数を上げると第９図のＬＰＦ出力に示す
ように、位相比較出力に応じたピーク的な信号変化が現
われ、このピーク変化に追従して電圧制御発振器４２の
発振周波数が変化し、スプリアス放射が増加する問題が
あった。

本発明は、このような従来の問題点に鑑みてなされたも
ので、位相の連続性が確保され、且つ不要放射を最小限
に抑えた高速切替えを可能とする周波数ホッピング送信
装置を提供することを目的とする。

［課題を解決するための手段］ この目的を達成するため本発明は、次のように構成する
。

まず本発明は、１情報ビツトをＮ個の周波数チップに所
定のパターンに従って分散して送信する周波数ホッピン
グ送信装置を対象とする。

このような周波数ホッピング送信装置につき本発明にあ
っては、 所定のＦＨ符号パターンに従って周波数チップ毎の角速
度情報ωを順次設定するパターン発生手段１０と； パターン発生手段１０からの角速度情報ωを１チップ周
期に亘りチップ周期より短い周期をもつクロックに同期
して累積加算して角度情報ωｔに変換する加算器１２と
レジスタ１４で成る演算手段１２．１４と； レジスタ１４から得られた角度情報ωｔをアドレスとし
て予め格納された正弦情報ｓｉｎωｔを読出す変換テー
ブル手段１６と； 変換テーブル手段１６からの正弦情報ｓｉｎωｔをアナ
ログ信号に変換するデジタル・アナログ変換手段１８と
； デジタル・アナログ変換手段１８の変換信号に対し、加
算器１２とレジスタ１４での加算クロック周波数ｆｓの
半分となる遮断周波数を設定した低域通過フィルタ手段
２０と； 低域通過フィルタ手段２０の通過信号で所定の周波数ｆ
ｃのキャリア信号を変調する変調手段２２と： 変調手段２２による変調信号のキャリア周波数ｆｃに対
する片側の側波帯成分のみを通過させる群遅延特性の良
い帯域通過フィルタ手段２６と；を備えたことを特徴と
する。

［作用］ このような構成を備えた本発明の周波数ホッピング送信
装置によれば、ＲＯＭに格納された１サイクル分の正弦
データを角度情報によるアクセスで読出してデジタル的
に正弦波信号を発生する所謂ＤＤＳ方式を利用して、周
波数ホッピングパターンに従って異なる周波数信号をチ
ップ周期毎に切替え発生することができ、動作クロック
の周波数を高めることで簡単に周波数ホッピングの高速
切替えを実現できる。

またＤＤＳ方式により発生した正弦波データをＤＡ変換
する際に生ずる高調波不要成分については、角速度ωの
累積演算に使用するクロック周波数ｆｓの半分の周波数
ｆｓ／２を遮断周波数としたローパスフィルタを通すこ
とで除去でき、デジタルデータのステップ変化で近似し
た正弦波データのＤＡ変換で生ずる不要成分を確実に除
去できる。

更に、ＤＡ変換されたＦＨ倍信号キャリア周波数ｆｃで
変調して送信する際に、変調周波数ｆｃの両側に生ずる
側波帯の内の一方のみを通過させるバンドパスフィルタ
として、帯域内に分散して位置する各チップ周波数に対
する遅延特性の相違（位相歪み）をなくす群遅延特性の
良いフィルタ、例えば表面弾性波フィルタ（ＳＡＷフィ
ルタ）を使用することで、復調側の波形歪みを最小限に
抑えることができる。

［実施例１ 第１図は本発明の一実施例を示した実施例構成図である
。

第１図において、１０はＦＨ符号発生器であり、送信デ
ータＳＤのビット１に対応して予め定めた所定のＦＨパ
ターン、例えばリードソロモンコードに従った周波数切
替パターンに基づき周波数をｆ＝ω／２πとして与える
角速度ωを出力する。

更に具体的に説明するならば、１情報ビツトをＮ個の周
波数チップに分散して送信するものとすると、予め定め
たチップ周期Ｔｃ毎にチップ周波数ｆ、〜ｆ、を与える
角速度ω１〜ω８を順次設定する。また、１情報ビツト
に対応したＦＨ符号の発生時間は、 １情報ビット送信期間＝チップ周期（Ｔｃ）×チップ数
（Ｎ） となる。

第２図はＦＨ符号発生器１０による具体的な角速度デー
タの発生パターンを時系列的に示した説明図であり、第
２図の場合にはチップ周期Ｔｃで決まる時刻Ｔｃから４
Ｔｃまでは角速度ω１を順次増加させたω７，２ω０，
３ω、を発生し、続く時刻４Ｔｃ以降について時刻３Ｔ
ｃで発生した３ω】に次の角速度ω２を順次累積した値
を加算するように発生している。この第２図に示すよう
な角速度をチップ周期Ｔｃ毎に発生した場合、最終的に
第３図に対応して示すように変化するＦＨ倍信号発生す
ることができる。

再び第１図を参照するに、ＦＨ符号発生器１０からチッ
プ周期Ｔｃ毎に発生された角速度データωｉ　（但し、
ｉ＝１〜Ｎ）は加算器（アキュームレータ）１２とレジ
スタ１４で成る演算手段に与えられ、周波数ｆｓのクロ
ックによる動作でチップ周期Ｔｃに亘って累積加算され
る。即ち、ＦＨ符号発生器１０からの角速度データωｉ
は加算器１２において、そのときレジスタ１４に格納さ
れている加算済みの値と加算され、これをクロック毎に
繰り返すことでレジスタ１４に累積された角速度として
角度データωｉｔを得ることができる。

ここで、加算器１２及びレジスタ１４を動作する周波数
ｆｓのクロックのクロック周期Ｔｓはチップ周期Ｔｃに
対し充分短く設定されており、クロック周期Ｔｓが続い
て行なわれるデジタル的な正弦波信号のデジタルステッ
プによる分解能を決める。

具体的に説明すると、加算器１２とレジスタ１４による
角速度データωｉの累積加算は第４図（ａ）に示すよう
に、チップ周期Ｔｃに亘る角速度データωｉの累積加算
で０から２πに変化する角度データωｉｔを発生し、こ
れを繰り返す。尚、第４図（ａ）はＦＨ符号発生器１０
より発生する角速度ωｉとして最も低い角速度による場
合を示しており、従って他の角速度においてはチップ周
期Ｔｃ内に複数回、０から２πまで累積加算を繰り返す
ようになる。

再び第１図を参照するに、レジスタ１４に続いては正弦
変換ＲＯＭテーブル１６が設けられ、レジスタ１４で累
積加算された角度データωｆｔを正弦データｓｉｎω＋
１に変換する。即ち、正弦変換ＲＯＭテーブル１６には
角度データωｉｔをアドレスとして対応する正弦データ
の値が予め格納されている。具体的には、最低角速度ω
ｗｉｎの設定を受けた際にレジスタ１４の累積加算で発
生されるＯから２πに至る累積値の累積回数を最大アド
レス数として対応する正弦波データを格納している。

このため、正弦変換ＲＡＭテーブル１６にあっては、例
えば第４図（ａ）に示す角度データ（最低角速度による
角度データ）に対し、同図（ｂ）に示す正弦波を近似し
たデジタル正弦データを発生するようになる。勿論、第
４図の場合は最低角速度における累積加算と正弦データ
の発生を示していることから、それ以上の角速度の設定
についてはチップ周期Ｔｃ内に複数サイクル分の正弦デ
ータの発生が行われる。

正弦変換ＲＯＭテーブル１６から発生された正弦データ
はＤＡコンバータ１８によりアナログ正弦波信号に変換
され、ローパスフィルタ（Ｌ　Ｐ　Ｆ）２０に与えられ
る。ローパスフィルタ２０はＤＡコンバータ１８による
アナログ信号への変換で生じた高調波成分を除去するた
めに使用される。

即ち、ＤＡコンバータ１８でアナログ変換された正弦信
号には第５図（ａ）に示すように、レジスタ１４に対す
るクロックの動作周波数ｆｓの半分のｆｓ／２を中心と
して±（ω１／２π）の位置にそれぞれスペクトル成分
を生ずる。そこで本発明にあっては、高域側のスペクト
ル成分を遮断して低域側のスペクトル成分のみを通過す
るため、第５図（ｂ）に示す遮断周波数ｆ　ｓ　／　２
の特性をもつローパスフィルタを使用する。

ローパスフィルタ２０を通過したＦ　Ｈ信号は変調器２
２においてキャリア発振器２４からのキャリア周波数ｆ
ｃのキャリア信号を変調する。ローパスフィルタ２０か
らのＦＨ倍信号よるキャリア信号の変調で得られた変調
信号はバンドパスフィルタ（ＢＰＦ）２６を通過した後
、高周波アンプ２８で電力増幅され、送信アンテナ３０
より送信される。

バンドパスフィルタ２６は第６図（ａ）に示すように、
キャリア周波数ｆｃを中心に（ｆｃ十ｆｓ／２）までの
上側波帯、また周波数（ｆｃ−ｆｓ／２）までの下側波
帯に生じたＦＨ酸成分つき、同図（ｂ）に示すように、
例えば下側波帯のＦＨ酸成分みを通過させる帯域通過特
性を設定している。また、バンドパスフィルタ２６とし
ては通過帯域に存在する各ＦＨ酸成分即ちチップ周波数
成分の異なる周波数におけるフィルタ通過時の位相遅れ
をなくすため、群遅延特性の良いフィルタ、具体的には
表面弾性波フィルタ（ＳＡＷフィルタ）を使用する。こ
のように、群遅延特性の良いＳＡＷフィルタをバンドパ
スフィルタ２６として使用することで、各チップ周波数
成分の信号波形の位相歪みをなくシ、受信側における各
チップ周波数毎の波形歪みを最小限に抑え、受信側での
チップ周波数の復調を確実に行えるようにする。

［発明の効果］ 以上説明してきたように、本発明によれば、ＲＯＭテー
ブルを使用したＤＤＳ方式によりリードソロモンコード
等の周波数ホッピングパターンに従った異なる周波数信
号をチップ周期毎に切替えて連続的に発生することがで
き、ＤＤＳ動作のクロック速度を高めることで簡単に高
速ＦＨ切替えが実現できる。

また、ＤＤＳ方式により発生した正弦波データをアナロ
グ信号に変換する際に生ずる高調波不要成分については
、ＤＤＳ動作クロック周波数の２分の１以下の遮断周波
数をもつローパスフィルタを通すことで確実に防止でき
る。

更に、キャリア信号の変調により送信する際に片側の側
波帯を取り出すバンドパスフィルタを通し、このバンド
パスフィルタとして帯域内のチップ周波数成分に対する
群遅延特性の良い、例えば表面波弾性波フィルタを使用
することで、バンドパスフィルタを通過する際の位相歪
みをなくし、受信側での各チップ周波数信号の波形歪み
を最小限に抑えることができる。

【図面の簡単な説明】

第１図は本発明の送信装置の実施例構成図；第２図は本
発明のＦＨ符号発生器による角速度データの設定例を示
した説明図； 第３図は第２図の角速度データに基づいて発生するＦＨ
倍信号説明図； 第４図は本発明の角速度データの累積加算と正弦データ
の生成を示した説明図； 第５図は本発明のＤＡ変換信号とローパスフィルタの特
性を示した説明図； 第６図は本発明の変調出力とバンドパスフィルタの特性
を示した説明図； 第７図は従来の発振出力切替方式の説明図；第８図は従
来のＰＬＬ方式の説明図； 第９図はＰＬＬ方式の動作信号波形図である。 図中、 １０：ＦＨ符号発生器 １２：加算器（アキュームレータ） １４：レジスタ １６：正弦変換ＲＯＭテーブル １８：ＤＡコンバータ ２０：ローパスフィルタ（Ｌ　Ｐ　Ｆ）２２：変調器 ２４：キャリア発振器 ２６：バンドパスフィルタ（Ｂ　Ｐ　Ｆ）２８：高周波
アンプ ３０：送信アンテナ

Claims (1)

【特許請求の範囲】
1. （１）１情報ビットをＮ個の周波数チップに所定のパタ
   ーンに従って分散して送信する周波数ホッピング送信装
   置に於いて、 所定のＦＨ符号パターンに従って周波数チップ毎の角速
   度情報（ω）を順次設定するパターン発生手段と； 該パターン発生手段からの角速度情報（ω）を１チップ
   周期に亘りチップ周期より短い周期をもつクロックに同
   期して累積加算して角度情報（ωｔ）に変換する加算器
   とレジスタで成る演算手段と； 該演算手段から得られた角度情報（ωｔ）をアドレスと
   して予め格納された正弦情報（ｓｉｎωｔ）を読出す変
   換テーブル手段と； 該変換テーブル手段からの正弦情報（ｓｉｎωｔ）をア
   ナログ信号に変換するデジタル・アナログ変換手段と； 該デジタル・アナログ変換手段の変換信号に対し、前記
   演算手段での加算クロック周波数（ｆｓ）の半分以下と
   なる遮断周波数を設定した低域通過フィルタ手段と； 該低域通過フィルタ手段の通過信号で所定の周波数（ｆ
   ｃ）のキャリア信号を変調する変調手段と； 該変調手段による変調信号のキャリア周波数（ｆｃ）に
   対する片側の側波帯成分のみを通過させる群遅延特性の
   良い帯域通過フィルタ手段と；を備えたことを特徴とす
   る周波数ホッピング送信装置。