JPH0454701A - Input/output terminal for semiconductor module - Google Patents

Input/output terminal for semiconductor module

Info

Publication number
JPH0454701A
JPH0454701A JP2164510A JP16451090A JPH0454701A JP H0454701 A JPH0454701 A JP H0454701A JP 2164510 A JP2164510 A JP 2164510A JP 16451090 A JP16451090 A JP 16451090A JP H0454701 A JPH0454701 A JP H0454701A
Authority
JP
Japan
Prior art keywords
input
ceramic substrate
output terminal
conductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2164510A
Other languages
Japanese (ja)
Inventor
Tamio Saito
民雄 齊藤
Yoji Ohashi
洋二 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2164510A priority Critical patent/JPH0454701A/en
Publication of JPH0454701A publication Critical patent/JPH0454701A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

PURPOSE:To reduce the loss of an input/output line part in an ultrahigh frequency band by providing a thick part to a rear side of a ceramic substrate corresponding to a ceramic wall. CONSTITUTION:An end of a strip conductor 45 of an input/output terminal 40 at the inside of a package is connected to an input/output strip conductor of a hybrid integrated circuit 15 via a connection line and the input/output line of the hybrid integrated circuit 15 is led at the outside of a metallic package 11. The conductor width of the conductor 45 is selected equal to the conductor width of a strip conductor 25 of a microstrip line 20. Moreover, a sintered thick part 50-1 is provided to a lower face of a ceramic substrate 42 opposite to a ceramic wall 43. Moreover, a ground conductor layer 44 is formed to the entire bottom face of the ceramic substrate 42 including the bottom of the thick part 50-1. Thus, the characteristic impedance of the terminal 40 is a prescribed impedance, 50ohms, its resistive component is small and a loss at the terminal 40 is suppressed low.

Description

【発明の詳細な説明】 〔概要〕 高周波の集積回路を金属パッケージに収容封止した半導
体モジュールに係わり、特に半導体モジュールの入出力
端子に関し、 超高周波帯においても入出力線路部分の損失が小さい、
半導体モジュールの入出力端子を提供することを目的と
し、 半導体モジュールのパッケージ側壁部分に封着する、ス
トリップライン構造の入出力端子であって、セラミック
基板部の上面に形成された帯状のストリップ導体と、該
ストリップ導体上を横断する如(該セラミック基板部の
上面に断面角形に突出し、一体に焼成されてなるセラミ
ック壁部と、該セラミック壁部に対向して、該セラミッ
ク基板部の下面側に一体に焼成されてなる肉厚部と、該
肉厚部の底面を含む該セラミック基板部の底面の全面に
形成された接地導体層とを、備えた構成とする。
[Detailed Description of the Invention] [Summary] This invention relates to a semiconductor module in which a high-frequency integrated circuit is housed and sealed in a metal package, and particularly regarding the input/output terminals of the semiconductor module, the loss of the input/output line portion is small even in the ultra-high frequency band.
The purpose is to provide input/output terminals for semiconductor modules, and the input/output terminals have a strip line structure and are sealed to the side wall of the package of the semiconductor module. , a ceramic wall portion protruding from the top surface of the ceramic substrate portion with a rectangular cross section and integrally fired; The ceramic substrate has a structure including a thick part that is integrally fired and a ground conductor layer formed on the entire bottom surface of the ceramic substrate part including the bottom surface of the thick part.

〔産業上の利用分野〕[Industrial application field]

本発明は、高周波の集積回路を金属パッケージに収容封
止した半導体モジュールに係わり、特に半導体モジュー
ルの入出力端子に関する。
The present invention relates to a semiconductor module in which a high-frequency integrated circuit is housed and sealed in a metal package, and particularly relates to input/output terminals of a semiconductor module.

第4図は、高周波の混成集積回路を所望に組み合わせた
半導体装置の図であって、(a)は一部破゛断平面図、
(b)は一部破断側面図、(C)は半導体モジュールの
斜視図である。
FIG. 4 is a diagram of a semiconductor device in which high-frequency hybrid integrated circuits are combined as desired, in which (a) is a partially cutaway plan view;
(b) is a partially cutaway side view, and (C) is a perspective view of the semiconductor module.

第4図において、10は、上部が開口した浅い金属パッ
ケージ(材料は銅、銅タングステン、或いは鉄−ニケル
ーコバルト合金等) 11に、混成集積回路15を収容
し、開口部にカバー14を被せ鑞付けして封止した半導
体モジュールである。
In FIG. 4, 10 is a shallow metal package (made of copper, copper-tungsten, iron-nickel-cobalt alloy, etc.) with an opening at the top. 11 houses a hybrid integrated circuit 15, and the opening is covered with a cover 14. It is a semiconductor module that is soldered and sealed.

混成集積回路15は、薄いアルミナセラミックス等の回
路基板C板厚は例えば0.33++on)の表面に、膜
回路を形成し、さらに半導体チップ等を表面実装した高
周波(マイクロ波・ミリ波帯域)の混成集積回路である
The hybrid integrated circuit 15 is a high-frequency (microwave/millimeter wave band) circuit board in which a film circuit is formed on the surface of a thin circuit board C made of alumina ceramics (for example, 0.33++ on), and a semiconductor chip, etc. is mounted on the surface. It is a hybrid integrated circuit.

混成集積回路15は、回路基板の裏面に金等をメタライ
ズして接地導体層を設け、この接地導体層をパッケージ
底板12のに密着させ鑞付けすることで、金属パッケー
ジ11に収容されている。
The hybrid integrated circuit 15 is housed in the metal package 11 by providing a ground conductor layer on the back surface of the circuit board by metallizing gold or the like, and by brazing this ground conductor layer in close contact with the package bottom plate 12.

一方、相対向するパッケージ側壁13に、ストリップラ
イン構造の入出力端子30を封着し、入出力端子30の
ストリップ導体35のパッケージ内側の端部を、金りぼ
ん等の接続線を熱圧着して混成集積回路15の入出カス
トリップ導体に接続することで、混成集積回路15の入
出力線路を金属パッケージ11の外に引き出している。
On the other hand, the input/output terminals 30 having a strip line structure are sealed to the opposing side walls 13 of the package, and the ends of the strip conductors 35 of the input/output terminals 30 inside the package are bonded by thermocompression with connection wires such as gold ribbon. By connecting to the input/output strip conductor of the hybrid integrated circuit 15, the input/output line of the hybrid integrated circuit 15 is drawn out of the metal package 11.

20は、アルミナセラミックス等の誘電体基板(板厚は
例えば0.33mm) 21の表面に、細幅(例えば0
.336mm)のストリップ導体25を設け、裏面の全
面に金等を蒸着して接地導体層24を形成したマイクロ
ストリップ線路である。
20 is a dielectric substrate such as alumina ceramics (thickness is 0.33 mm, for example).
.. This is a microstrip line in which a strip conductor 25 (336 mm) is provided, and a ground conductor layer 24 is formed by vapor-depositing gold or the like on the entire back surface.

lは、アルミニウム、銅系金属等よりなる、上部が開口
した箱形の金属ケースであって、対向するケース側壁I
Bに、それぞれ同軸コネクタ4を装着しである。
I is a box-shaped metal case with an open top made of aluminum, copper-based metal, etc., and the opposing case side wall I
A coaxial connector 4 is attached to B.

ケース底板1^の上面にパッケージ底板12を密着させ
小ねじ(図示省略)を用いて固着することで、複数の半
導体モジュールIOを金属ケースl内に配列させ、マイ
クロストリップ線路20は、ストリップ導体25が入出
力端子30のストリップ導体35に対向するように、そ
の裏面をケース底板IAに半田付けされ固着されている
By closely fitting the package bottom plate 12 to the top surface of the case bottom plate 1^ and fixing it using machine screws (not shown), a plurality of semiconductor modules IO are arranged in the metal case l, and the microstrip line 20 is connected to the strip conductor 25. The back surface thereof is soldered and fixed to the case bottom plate IA so as to face the strip conductor 35 of the input/output terminal 30.

そして、入出力端子30のストリップ導体35とマイク
ロストリップ線路20のストリップ導体25間を、接続
線(例えば金りぼん)7の両端をそれぞれ熱圧着するこ
とで、接続線7を介して接続している。
Then, the strip conductor 35 of the input/output terminal 30 and the strip conductor 25 of the microstrip line 20 are connected via the connecting wire 7 by thermocompressing both ends of the connecting wire (for example, gold ribbon) 7. .

さらにまた、マイクロストリップ線路20のストリップ
導体25の他端は、同軸コネクタ4の中心導体に接続し
ている。
Furthermore, the other end of the strip conductor 25 of the microstrip line 20 is connected to the center conductor of the coaxial connector 4.

なお、金属ケースlの開口は、カバー2をねじ止めする
ことで塞いでいる。
Note that the opening of the metal case l is closed by screwing the cover 2.

この際、半導体モジュールの高性能化に伴い、従来利用
されたいた周波数帯(マイクロ波帯)よりさらに高い周
波数(40GHz〜50GHz)の無線装置が開発され
つつある。
At this time, as the performance of semiconductor modules increases, wireless devices with a higher frequency (40 GHz to 50 GHz) than the conventionally used frequency band (microwave band) are being developed.

このことにより、超高周波帯で特性の優れた入出力端子
か要求されている。
Due to this, input/output terminals with excellent characteristics in the ultra-high frequency band are required.

〔従来の技術〕[Conventional technology]

ところで従来の入出力端子30は、第5図のような構造
である。
By the way, the conventional input/output terminal 30 has a structure as shown in FIG.

第5図の偉)は入出力端子の斜視であり、fb)は平面
図である。
5) is a perspective view of the input/output terminal, and fb) is a plan view.

第5図において、ストリップライン構造の入出力端子3
0は、アルミナセラミックス等のセラミッり基板部32
(板厚か例えば0.33mm )の上面の中央部にスト
リップ導体35を形成し、ストリ・シブ導体35上を横
断する如く、セラミック基板部32の上面に断面角形の
セラミック壁部33を設けたものである。
In Fig. 5, the input/output terminal 3 of the stripline structure
0 is a ceramic substrate portion 32 such as alumina ceramics.
A strip conductor 35 is formed at the center of the upper surface (with a plate thickness of, for example, 0.33 mm), and a ceramic wall 33 having a rectangular cross section is provided on the upper surface of the ceramic substrate 32 so as to cross over the strip conductor 35. It is something.

そして、セラミック基板部32の下面の全面に金等を蒸
着して接地導体層34を設けている。
Then, a ground conductor layer 34 is provided by depositing gold or the like on the entire lower surface of the ceramic substrate section 32.

ところで、このような入出力端子30の入出力線路のイ
ンピーダンスは、伝送路系の特性インピーダンスに等し
い50Ωにする必要がある。
Incidentally, the impedance of the input/output line of the input/output terminal 30 needs to be 50Ω, which is equal to the characteristic impedance of the transmission line system.

一方、詳細を第5図fb)に示したように、入出力端子
30のストリップ導体35は、セラミック基板部32上
に裸出した露出部パターン部35Aと、セラミック基板
部32とセラミック壁部33とでサンドウィッチされた
内部パターン部35Bとからなる。
On the other hand, as shown in detail in FIG. It consists of an internal pattern portion 35B sandwiched with.

したがって、混成集積回路の入出力線路或いはマイクロ
ストリップ線路と同じ特性インピーダンスにするために
、内部パターン部35Bの輻B2を露出部パターン部3
5Aの幅B1よりも所望に小さくしている。
Therefore, in order to have the same characteristic impedance as the input/output line or the microstrip line of the hybrid integrated circuit, the radiation B2 of the internal pattern part 35B is set to the exposed part pattern part 3.
The width is desirably smaller than the width B1 of 5A.

例えば、露出部パターン35Aの幅B1が、マイクロス
トリップ線路のストリップ導体幅に等しく0.336m
mであるのに対して、内部パターン35の幅B2は、’
0.1mmである。
For example, the width B1 of the exposed part pattern 35A is 0.336 m, which is equal to the strip conductor width of the microstrip line.
m, whereas the width B2 of the internal pattern 35 is '
It is 0.1 mm.

上述の入出力端子30は、グリーンシートの状態のセラ
ミック基板部32上に、導電性ペースト(タングステン
系金属を含んだペースト)を帯状に印刷し、さらにその
上にグリーンシートの状態のセラミック壁部33を重畳
し、焼成することで一体化したものである。
The above-mentioned input/output terminal 30 is made by printing a conductive paste (paste containing tungsten metal) in a band shape on a ceramic substrate part 32 in the form of a green sheet, and then printing a ceramic wall part in the form of a green sheet on top of the conductive paste (paste containing tungsten metal). 33 and were integrated by overlapping and firing.

なお、このセラミック壁部33の幅は、パッケージ側壁
の板厚にほぼ等しい。
Note that the width of this ceramic wall portion 33 is approximately equal to the thickness of the side wall of the package.

このような、入出力端子30は第4図(C)に図示した
ように、パッケージ側壁の切込みに嵌入し、接地導体層
34をパッケージ底板に半田付けする。
As shown in FIG. 4(C), the input/output terminal 30 is fitted into a notch in the side wall of the package, and the ground conductor layer 34 is soldered to the bottom plate of the package.

そして、セラミック壁部33の上面及び側面を、半田付
は或いは接着剤を用いてパッケージ側壁に接着すること
で、入出力端子30を金属パッケージに封着している。
Then, the input/output terminal 30 is sealed to the metal package by bonding the top and side surfaces of the ceramic wall portion 33 to the side wall of the package by soldering or using an adhesive.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで入出力端子は焼結形成するため、ストリップ導
体には上述のようにタングステン系の抵抗率が大きい金
属が使用されている。
By the way, since the input/output terminals are formed by sintering, a tungsten-based metal with high resistivity is used for the strip conductor as described above.

そして、ストリップ導体には、導体幅が大きい露出部パ
ターン部と導体幅が小゛さい内部パターン部とがある。
The strip conductor has an exposed pattern portion with a large conductor width and an internal pattern portion with a small conductor width.

したがって、従来の入出力端子は、特性インピーダンス
が等しいにもかかわらず、内部パターン部の抵抗が大き
いことに起因して、入出力線路部の損失を所望値以下に
小さくすることができないという問題点があった。
Therefore, the problem with conventional input/output terminals is that even though the characteristic impedances are equal, the loss in the input/output line section cannot be reduced below the desired value due to the large resistance of the internal pattern section. was there.

本発明はこのような点に鑑みて創作されたもので、超高
周波帯においても入出力線路部分の損失が小さい、半導
体モジュールの入出力端子を提供することを目的として
いる。
The present invention was created in view of these points, and an object of the present invention is to provide an input/output terminal for a semiconductor module that has low loss in the input/output line portion even in an ultra-high frequency band.

〔課題を解決するための手段〕[Means to solve the problem]

上記の目的を達成するために本発明は、第1図に例示し
たように、半導体モジュールIOのパッケージ側壁部分
に封着するストリップライン構造の入出力端子40を、 セラミック基板部42の上面に形成した幅が一定の帯状
のストリップ導体45と、ストリップ導体45上を横断
する如くセラミック基板部42の上面に断面角形に突出
し、一体に焼成してなるセラミック壁部43と、セラミ
ック壁部43に対向してセラミック基板部42の下面側
に一体に焼成してなる肉厚部50−1と、肉厚部50−
1の底面を含むセラミック基板部42の底面の全面に形
成した接地導体層44とで構成とする。
In order to achieve the above object, the present invention, as illustrated in FIG. 1, forms input/output terminals 40 of a strip line structure on the upper surface of a ceramic substrate section 42 to be sealed to the side wall portion of a package of a semiconductor module IO. A strip conductor 45 in the form of a band having a constant width; a ceramic wall 43 protruding from the top surface of the ceramic substrate 42 with a rectangular cross section so as to cross over the strip conductor 45 and integrally fired; A thick portion 50-1 and a thick portion 50-1 are integrally fired on the lower surface side of the ceramic substrate portion 42.
A ground conductor layer 44 is formed on the entire bottom surface of the ceramic substrate section 42, including the bottom surface of the ceramic substrate section 42.

また、第2図に例示したように、入出力端子40−2を
セラミック基板部42の下面に設けた肉厚部50−2の
側面視断面形状を、セラミック壁部43に対応する中央
部が最高で、左右が階段状に低くなる逆山形にする。
Further, as illustrated in FIG. 2, the side view cross-sectional shape of the thick wall portion 50-2 in which the input/output terminal 40-2 is provided on the lower surface of the ceramic substrate portion 42 is such that the central portion corresponding to the ceramic wall portion 43 is At best, it should be in an inverted mountain shape with lower left and right sides like steps.

さらにまた、第3図に例示したように、入出力端子40
−3を、セラミック基板部42の下面に設けた肉厚部5
0−3の側面視の断面形状を、セラミック壁部43に対
応する中央部が最高で、左右がなだらかに低くなる逆山
形にする。
Furthermore, as illustrated in FIG. 3, the input/output terminal 40
-3 is the thick part 5 provided on the lower surface of the ceramic substrate part 42.
The cross-sectional shape of 0-3 in side view is made into an inverted mountain shape with the highest point at the center corresponding to the ceramic wall portion 43 and gently lowering on the left and right sides.

〔作用〕[Effect]

上述のように、ストリップ導体45の内部ノ々ターン部
の導体幅を拡開して、露出部ノくターン部の導体幅に等
しくするとともに、セラミック壁部43に対応して、セ
ラミック基板部42の下面に肉厚部50−1を設けであ
る。
As described above, the conductor width of the inner no-turn portion of the strip conductor 45 is expanded to be equal to the conductor width of the exposed no-turn portion, and the ceramic substrate portion 42 is expanded to correspond to the ceramic wall portion 43. A thick portion 50-1 is provided on the lower surface of the holder.

したがって、本発明の入出力端子40は、特性インピー
ダンスが所定の50Ωであり、且つ抵抗値が小さくなっ
ている。
Therefore, the input/output terminal 40 of the present invention has a characteristic impedance of a predetermined value of 50Ω and a small resistance value.

即ち、入出力端子の損失を低(抑えることができる。In other words, the loss at the input/output terminals can be kept low.

また、第2.第3の発明は、肉厚部の側面視断面が逆山
形であるので、電界モードが露出部、(ターン部分から
内部パターン部分への変換時に、急激なモード変換にな
らない。
Also, the second. In the third invention, since the side view cross section of the thick portion is an inverted mountain shape, the electric field mode does not undergo a sudden mode conversion when converting from the exposed portion (the turned portion to the internal pattern portion).

したがって、電界モードの急変によるインピーダンスの
劣化が防止される。
Therefore, impedance deterioration due to sudden changes in electric field mode is prevented.

〔実施例〕〔Example〕

以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
The present invention will be specifically described below with reference to the drawings. Note that the same reference numerals indicate the same objects throughout the figures.

第1図は第1の発明の実施例の図で、(a)は半導体装
置の側断面図、fb)は入出力端子の斜視図、第2図は
第2の発明の側断面図、第3図は第3の発明の側断面図
である。
FIG. 1 is a diagram of an embodiment of the first invention, in which (a) is a side sectional view of a semiconductor device, fb) is a perspective view of an input/output terminal, and FIG. 2 is a side sectional view of the second invention. FIG. 3 is a side sectional view of the third invention.

第1図において、lOは、上部が開口した浅い金属パッ
ケージ11に、混成集積回路15を収容し、開口部にカ
バー14を被せ鑞付けして封止した半導体モジュールで
ある。
In FIG. 1, IO is a semiconductor module in which a hybrid integrated circuit 15 is housed in a shallow metal package 11 with an open top, and a cover 14 is placed over the opening and sealed by brazing.

混成集積回路15は、薄いアルミナセラミックス等の回
路基板(板厚は0.33mm)の表面に、膜回路を形成
し、さらに半導体チップ等を表面実装した超高周波帯の
混成集積回路であって、回路基板の裏面に金等をメタラ
イズして接地導体層を設け、この接地導体層をパッケー
ジ底板に密着させ鑞付けすることで金属パッケージ11
に固着している。
The hybrid integrated circuit 15 is an ultra-high frequency band hybrid integrated circuit in which a film circuit is formed on the surface of a thin circuit board (thickness: 0.33 mm) made of alumina ceramics, etc., and a semiconductor chip and the like are mounted on the surface. A ground conductor layer is provided by metallizing gold or the like on the back side of the circuit board, and this ground conductor layer is closely attached to the package bottom plate and brazed to the metal package 11.
It is stuck to.

一方、相対向するパッケージ側壁13に、ストリップラ
イン構造の入出力端子40を封着し、入出力端子40の
ストリップ導体45のパッケージ内側の端部を、金りぼ
ん等の接続線を介して、混成集積回路15の入出カスト
リップ導体に接続することで、混成集積回路15の入出
力線路を金属パッケージ11の外に引き出している。
On the other hand, the input/output terminals 40 having a strip line structure are sealed to the opposing side walls 13 of the package, and the ends of the strip conductors 45 of the input/output terminals 40 inside the package are connected via connecting wires such as gold ribbons to By connecting to the input/output strip conductor of the integrated circuit 15, the input/output line of the hybrid integrated circuit 15 is drawn out of the metal package 11.

入出力端子40は、第1図(b)に図示したように、ア
ルミナセラミックス等のセラミック基板部42(板厚は
0.33+mn)の上面の中央部に、帯状のストリップ
導体45を形成しである。
As shown in FIG. 1(b), the input/output terminal 40 is formed by forming a band-shaped strip conductor 45 in the center of the upper surface of a ceramic substrate 42 (thickness: 0.33+mm) made of alumina ceramics or the like. be.

このストリップ導体45の導体幅は、内部パターン部、
露出部パターン部が等しくて、マイクロストリップ線路
20のストリップ導体25の導体幅に等しく 0.33
6 unである。また、その材質はタングステン系金属
である。
The conductor width of this strip conductor 45 is
The exposed pattern portions are equal and equal to the conductor width of the strip conductor 25 of the microstrip line 20 0.33
6 un. Moreover, the material is tungsten metal.

一方、ストリップ導体45上を横断する如くセラミック
基板部42の上面に断面角形に突出した、セラミック壁
部43を焼成して一体化している。
On the other hand, a ceramic wall portion 43 having a rectangular cross section and projecting from the upper surface of the ceramic substrate portion 42 so as to cross over the strip conductor 45 is baked and integrated.

また、セラミック壁部43に対向してセラミック基板部
42の下面側に、角柱形の肉厚部50−1を焼成して設
けである。
Further, a prismatic thick part 50-1 is provided by firing on the lower surface side of the ceramic substrate part 42, facing the ceramic wall part 43.

なお、肉厚部50−1の底面を含むセラミック基板部4
2の底面の全面に、金等を蒸着して接地導体層44を形
成しである。
Note that the ceramic substrate portion 4 including the bottom surface of the thick portion 50-1
A ground conductor layer 44 is formed on the entire bottom surface of 2 by vapor-depositing gold or the like.

上述のように構成しであるので、ストリップライン構造
の入出力端子40の特性インピーダンスは、後述するマ
イクロストリップ線路20等の伝送路系の特性インピー
ダンスに等しくて、50Ωになっている。
Since the configuration is as described above, the characteristic impedance of the input/output terminal 40 having the strip line structure is equal to the characteristic impedance of a transmission line system such as a microstrip line 20, which will be described later, and is 50Ω.

入出力端子40は、パッケージ側壁の切込みに嵌入し、
接地導体層44をパッケージ底板の凹部に半田付けし、
セラミック壁部43の上面及び側面を、半田付は或いは
接着剤を用いてパッケージ側壁13に接着することで、
金属パッケージ11に封着している。
The input/output terminal 40 fits into a notch in the side wall of the package,
Solder the ground conductor layer 44 to the recess of the package bottom plate,
By bonding the top and side surfaces of the ceramic wall portion 43 to the package side wall 13 using soldering or adhesive,
It is sealed to a metal package 11.

一方、アルミナセラミックス等の誘電体基板(板厚は0
.33mm) 21の表面に、細幅(幅は0.336M
In)のストリップ導体25を設け、裏面の全面に金等
を蒸着して接地導体層を形成して、半導体モジュール1
0と同軸コネクタ4間を接続するマイクロストリップ線
路20としている。
On the other hand, a dielectric substrate such as alumina ceramics (thickness is 0
.. 33mm) 21 surface, narrow width (width is 0.336M)
A strip conductor 25 of In) is provided, gold or the like is deposited on the entire back surface to form a ground conductor layer, and the semiconductor module 1 is assembled.
A microstrip line 20 connects the coaxial connector 4 and the coaxial connector 4.

なお、このマイクロストリップ線路20の特性インピー
ダンスは、50Ωである。
Note that the characteristic impedance of this microstrip line 20 is 50Ω.

そして、第1図(a)に図示したように、上部が開口し
た箱形の金属ケースlのケース底板の上面に、パッケー
ジ底板を密着させ小ねじ(図示省略)を用いて固着する
ことで、半導体モジュールlOを金属ケースl内に配列
させ、マイクロストリ・ツブ線路20は、ストリップ導
体25が入出力端子40のストリップ導体45に対向す
るように、その裏面をケース底板に半田付けして固着し
ている。
Then, as shown in FIG. 1(a), the package bottom plate is brought into close contact with the top surface of the case bottom plate of a box-shaped metal case l with an open top, and fixed using machine screws (not shown). The semiconductor modules 1O are arranged in a metal case 1, and the microstrip tube line 20 is fixed by soldering the back side to the bottom plate of the case so that the strip conductor 25 faces the strip conductor 45 of the input/output terminal 40. ing.

そして、入出力端子40のストリップ導体45とマイク
ロストリップ線路20のストリップ導体25間を、接続
線(例えば金りぼん)7の両端をそれぞれ熱圧着するこ
とで、接続線7を介して接続している。
Then, the strip conductor 45 of the input/output terminal 40 and the strip conductor 25 of the microstrip line 20 are connected via the connecting wire 7 by thermocompressing both ends of the connecting wire (for example, gold ribbon) 7. .

また、マイクロストリップ線路20のストリップ導体2
5の他端は、同軸コネクタ4の中心導体に接続している
In addition, the strip conductor 2 of the microstrip line 20
The other end of 5 is connected to the center conductor of coaxial connector 4.

上述の入出力端子40は、ストリップ導体45の内部パ
ターン部の導体幅が露出部パターン部の導体幅に等しく
て広いので、その抵抗値が小さい。
The above-described input/output terminal 40 has a small resistance value because the conductor width of the internal pattern portion of the strip conductor 45 is equal to and wide as the conductor width of the exposed pattern portion.

したがって、40GHz〜50GHzの超高周波帯に適
用して、入出力線路部分の損失が小さい。
Therefore, the loss in the input/output line portion is small when applied to the ultra-high frequency band of 40 GHz to 50 GHz.

第2図に示す入出力端子40−2は、セラミック基板部
42(板厚は0.33mm )の上面の中央部に、帯状
のストリップ導体45を形成し、ストリップ導体45上
を横断する如くセラミック基板部42の上面に断面角形
に突出した、セラミック壁部43を焼成して一体化し、
さらに、セラミック壁部43に対向してセラミック基板
部42の下面側を厚幅にして、肉厚部50−2としであ
る。
The input/output terminal 40-2 shown in FIG. A ceramic wall portion 43 having a rectangular cross section protruding from the upper surface of the substrate portion 42 is fired and integrated,
Furthermore, the lower surface side of the ceramic substrate part 42 facing the ceramic wall part 43 is made thicker to form a thicker part 50-2.

そして、肉厚部50−2の側面視断面形状を、セラミッ
ク壁部43に対応する中央部が最高で、左右が階段状に
低くなる逆山形にしである。
The cross-sectional shape of the thick portion 50-2 in side view is made into an inverted chevron shape, with the center portion corresponding to the ceramic wall portion 43 being highest, and the left and right sides being lower in a stepped manner.

なお、肉厚部50−2の底面を含むセラミック基板部4
2の底面の全面に、金等を蒸着して接地導体層44を形
成しである。
Note that the ceramic substrate portion 4 including the bottom surface of the thick portion 50-2
A ground conductor layer 44 is formed on the entire bottom surface of 2 by vapor-depositing gold or the like.

一方、第3図に示す入出力端子40−3は、セラミック
基板部42の上面に設けたセラミック壁部43に対向し
て、セラミック基板部42の下面側を厚幅にして、肉厚
部50−3としである。
On the other hand, the input/output terminal 40-3 shown in FIG. -3.

そして、肉厚部50−3の側面視断面形状を、セラミッ
ク壁部43に対応する中央部が最高で、左右がなだらか
に低くなる逆山形にしである。
The cross-sectional shape of the thick portion 50-3 in side view is made into an inverted chevron shape, which is highest at the center corresponding to the ceramic wall portion 43 and gradually lowers from side to side.

また、肉厚部50−3の底面を含むセラミック基板部4
2の底面の全面に、金等を蒸着して接地導体層44を形
成しである。
Further, the ceramic substrate portion 4 including the bottom surface of the thick portion 50-3
A ground conductor layer 44 is formed on the entire bottom surface of 2 by vapor-depositing gold or the like.

第2図、第3図に示す入出力端子40−2.40−3は
、肉厚部の側面視断面が逆山形であるので、電界モード
が露出部パターン部分から内部パターン部分へと変換す
る時に、急激なモード変換にならないので、電界モード
の急変によるインピーダンスの劣化が防止される。
Input/output terminals 40-2 and 40-3 shown in FIGS. 2 and 3 have an inverted chevron cross section in side view of the thick portion, so the electric field mode is converted from the exposed pattern portion to the internal pattern portion. Since there is no sudden mode conversion, impedance deterioration due to sudden changes in the electric field mode is prevented.

〔発明の効果〕 以上説明したように本発明は、セラミック壁部に対応す
るセラミック基板部の裏面側に肉厚部を設けることで、
ストリップ導体の導体幅を広くして、ストリップ導体の
直流抵抗値を小さくし、且つ特性インピーダンスを所定
値とした入出力端子であって、超高周波帯においても入
出力線路部分の損失が小さいという優れた効果を奏する
[Effects of the Invention] As explained above, the present invention provides a thick wall portion on the back side of the ceramic substrate portion corresponding to the ceramic wall portion.
This is an input/output terminal that has a wide conductor width to reduce the DC resistance of the strip conductor and has a specified characteristic impedance, and has the advantage of low loss in the input/output line even in ultra-high frequency bands. It has a great effect.

また第2.第3の発明はこの効果に加えて、電界モード
の急変によるインピーダンスの劣化が防止されるという
、効果を有する。
Also second. In addition to this effect, the third invention has the effect that deterioration of impedance due to sudden changes in electric field mode is prevented.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は第1の発明の実施例の図で、 (a)は半導体装置の側断面図、 (b)は入出力端子の斜視図、 第2図は第2の発明の側断面図、 第3図は第3の発明の側断面図、 第4図は半導体装置の図で、 (a)は一部破断乎面図、 (b)は一部破断側面図、 (e)は半導体モジュールの斜視図、 第5図は従来例の図で、 (a)は斜視図、 (b)は平面図である。 図において、 1才金属ケース、 0ま半導体モジュール、 lは金属パッケージ、 2はパッケージ底板、 3はパッケージ側壁、 5は混成集積回路、 30、40.40〜2.40−3は入出力端子、32、
42.はセラミック基板部、 33、43はセラミック壁部、 34、44は接地導体層、 35、45はストリップ導体、 50−1.50−2.50−3は肉厚部をそれぞれ示す
。 (α少 (し2 (C> 半導体裁1旧 (αン 第!ρ発明綽涛刺/)記 薯 1 肥 もV評/)(ff’14瑠 冨 2日 13〆)発明lCし01ゲ結記 13紀 ΣX±〃鵡子 (α) 5B (b) 似jPダ1n記
1 is a diagram of an embodiment of the first invention, (a) is a side sectional view of a semiconductor device, (b) is a perspective view of an input/output terminal, FIG. 2 is a side sectional view of the second invention, Fig. 3 is a side sectional view of the third invention, Fig. 4 is a diagram of the semiconductor device, (a) is a partially cutaway top view, (b) is a partially cutaway side view, and (e) is a semiconductor module. FIG. 5 is a diagram of a conventional example, in which (a) is a perspective view and (b) is a plan view. In the figure, 1 is a metal case, 0 is a semiconductor module, l is a metal package, 2 is a package bottom plate, 3 is a package side wall, 5 is a hybrid integrated circuit, 30, 40.40 to 2.40-3 are input/output terminals, 32,
42. 33 and 43 are ceramic wall portions; 34 and 44 are ground conductor layers; 35 and 45 are strip conductors; and 50-1.50-2.50-3 are thick portions, respectively. (α little (shi 2 (C> Semiconductor processing 1 old (α nth! ρ invention success/) record 1 Himo V review/) (ff'14 Rutomi 2nd 13th) Invention IC 01 game Conclusion 13th century Σ

Claims (1)

【特許請求の範囲】 〔1〕半導体モジュールのパッケージ側壁部分に封着す
る、ストリップライン構造の入出力端子であって、 セラミック基板部(42)の上面に形成された帯状のス
トリップ導体(45)と、 該ストリップ導体(45)上を横断する如く該セラミッ
ク基板部(42)の上面に断面角形に突出し、一体に焼
成されてなるセラミック壁部(43)と、該セラミック
壁部(43)に対向して、該セラミック基板部(42)
の下面側に一体に焼成されてなる肉厚部(50−1)と
、 該肉厚部(50−1)の底面を含む該セラミック基板部
(42)の底面の全面に形成された接地導体層(44)
とを、備えたことを特徴とする半導体モジュールの入出
力端子。 〔2〕セラミック基板部(42)の下面に設けた肉厚部
(50−2)の側面視断面形状が、中央部が最高で左右
が階段状に低い、逆山形であることをを特徴とする請求
項1に記載の半導体モジュールの入出力端子。 〔3〕セラミック基板部(42)の下面に設けた肉厚部
(50−3)の側面視断面形状が、中央部が最高で左右
がなだらかに低い、逆山形であることを特徴とする請求
項1に記載の半導体モジュールの入出力端子。
[Scope of Claims] [1] An input/output terminal with a strip line structure that is sealed to the side wall portion of a package of a semiconductor module, and includes a band-shaped strip conductor (45) formed on the upper surface of a ceramic substrate portion (42). and a ceramic wall (43) protruding from the top surface of the ceramic substrate (42) with a rectangular cross section so as to cross over the strip conductor (45) and integrally fired; Opposingly, the ceramic substrate part (42)
A ground conductor formed on the entire bottom surface of the ceramic substrate section (42) including the bottom surface of the thick section (50-1) and the bottom surface of the thick section (50-1). Layer (44)
An input/output terminal for a semiconductor module, comprising: [2] The side cross-sectional shape of the thick wall portion (50-2) provided on the lower surface of the ceramic substrate portion (42) is characterized by an inverted chevron shape with the center portion being highest and the left and right sides being lower in a stepped manner. The input/output terminal of the semiconductor module according to claim 1. [3] A claim characterized in that the cross-sectional shape of the thick wall portion (50-3) provided on the lower surface of the ceramic substrate portion (42) in side view is an inverted mountain shape with the center portion being highest and the left and right sides being gently lower. An input/output terminal of the semiconductor module according to item 1.
JP2164510A 1990-06-22 1990-06-22 Input/output terminal for semiconductor module Pending JPH0454701A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2164510A JPH0454701A (en) 1990-06-22 1990-06-22 Input/output terminal for semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2164510A JPH0454701A (en) 1990-06-22 1990-06-22 Input/output terminal for semiconductor module

Publications (1)

Publication Number Publication Date
JPH0454701A true JPH0454701A (en) 1992-02-21

Family

ID=15794532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2164510A Pending JPH0454701A (en) 1990-06-22 1990-06-22 Input/output terminal for semiconductor module

Country Status (1)

Country Link
JP (1) JPH0454701A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596613A3 (en) * 1992-10-14 1997-01-08 Fujitsu Ltd Optical fibre coupling modules.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596613A3 (en) * 1992-10-14 1997-01-08 Fujitsu Ltd Optical fibre coupling modules.

Similar Documents

Publication Publication Date Title
US6335669B1 (en) RF circuit module
US4925024A (en) Hermetic high frequency surface mount microelectronic package
US3946428A (en) Encapsulation package for a semiconductor element
US5451818A (en) Millimeter wave ceramic package
EP0148083A2 (en) Ultra-high speed semiconductor integrated circuit device having a multi-layered wiring board
JPH10242716A (en) High frequency input / output terminal and high frequency semiconductor element storage package using the same
US5602421A (en) Microwave monolithic integrated circuit package with improved RF ports
JP3493301B2 (en) High frequency input / output terminals and high frequency semiconductor element storage package
US4736273A (en) Power semiconductor device for surface mounting
JP5926290B2 (en) Input / output member and electronic component storage package and electronic device
US6936921B2 (en) High-frequency package
JPS61114562A (en) Chip carrier for microwave
EP0235503B1 (en) Hermetic high frequency surface mount microelectronic package
JP3981645B2 (en) Input/output terminal, semiconductor element storage package, and semiconductor device
JPH0454701A (en) Input/output terminal for semiconductor module
JP4009169B2 (en) Semiconductor element storage package and semiconductor device
JPH0287701A (en) Package for high frequency integrated circuit
JP2589344B2 (en) High frequency semiconductor device
JP4522010B2 (en) Input/output terminal, semiconductor element storage package, and semiconductor device
JP3771853B2 (en) Package for housing input/output terminals and semiconductor elements
JP3426878B2 (en) Wiring board mounting structure
JP3752472B2 (en) Package for storing semiconductor elements
JP4000093B2 (en) Input / output terminal, manufacturing method of input / output terminal, package for storing semiconductor element using input / output terminal, and semiconductor device
JP2003273276A (en) Package for storing input / output terminals and semiconductor elements
JP2000049509A (en) Wiring board and its connection structure