JPH0454701A

JPH0454701A - 半導体モジュールの入出力端子

Info

Publication number: JPH0454701A
Application number: JP2164510A
Authority: JP
Inventors: Tamio Saito; 民雄齊藤; Yoji Ohashi; 洋二大橋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-06-22
Filing date: 1990-06-22
Publication date: 1992-02-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕高周波の集積回路を金属パッケージに収容封止した半導
体モジュールに係わり、特に半導体モジュールの入出力
端子に関し、超高周波帯においても入出力線路部分の損失が小さい、
半導体モジュールの入出力端子を提供することを目的と
し、半導体モジュールのパッケージ側壁部分に封着する、ス
トリップライン構造の入出力端子であって、セラミック
基板部の上面に形成された帯状のストリップ導体と、該
ストリップ導体上を横断する如（該セラミック基板部の
上面に断面角形に突出し、一体に焼成されてなるセラミ
ック壁部と、該セラミック壁部に対向して、該セラミッ
ク基板部の下面側に一体に焼成されてなる肉厚部と、該
肉厚部の底面を含む該セラミック基板部の底面の全面に
形成された接地導体層とを、備えた構成とする。

〔産業上の利用分野〕

本発明は、高周波の集積回路を金属パッケージに収容封
止した半導体モジュールに係わり、特に半導体モジュー
ルの入出力端子に関する。

第４図は、高周波の混成集積回路を所望に組み合わせた
半導体装置の図であって、（ａ）は一部破゛断平面図、
（ｂ）は一部破断側面図、（Ｃ）は半導体モジュールの
斜視図である。

第４図において、１０は、上部が開口した浅い金属パッ
ケージ（材料は銅、銅タングステン、或いは鉄−ニケル
ーコバルト合金等）　１１に、混成集積回路１５を収容
し、開口部にカバー１４を被せ鑞付けして封止した半導
体モジュールである。

混成集積回路１５は、薄いアルミナセラミックス等の回
路基板Ｃ板厚は例えば０．３３＋＋ｏｎ）の表面に、膜
回路を形成し、さらに半導体チップ等を表面実装した高
周波（マイクロ波・ミリ波帯域）の混成集積回路である
。

混成集積回路１５は、回路基板の裏面に金等をメタライ
ズして接地導体層を設け、この接地導体層をパッケージ
底板１２のに密着させ鑞付けすることで、金属パッケー
ジ１１に収容されている。

一方、相対向するパッケージ側壁１３に、ストリップラ
イン構造の入出力端子３０を封着し、入出力端子３０の
ストリップ導体３５のパッケージ内側の端部を、金りぼ
ん等の接続線を熱圧着して混成集積回路１５の入出カス
トリップ導体に接続することで、混成集積回路１５の入
出力線路を金属パッケージ１１の外に引き出している。

２０は、アルミナセラミックス等の誘電体基板（板厚は
例えば０．３３ｍｍ）　２１の表面に、細幅（例えば０
．３３６ｍｍ）のストリップ導体２５を設け、裏面の全
面に金等を蒸着して接地導体層２４を形成したマイクロ
ストリップ線路である。

ｌは、アルミニウム、銅系金属等よりなる、上部が開口
した箱形の金属ケースであって、対向するケース側壁Ｉ
Ｂに、それぞれ同軸コネクタ４を装着しである。

ケース底板１＾の上面にパッケージ底板１２を密着させ
小ねじ（図示省略）を用いて固着することで、複数の半
導体モジュールＩＯを金属ケースｌ内に配列させ、マイ
クロストリップ線路２０は、ストリップ導体２５が入出
力端子３０のストリップ導体３５に対向するように、そ
の裏面をケース底板ＩＡに半田付けされ固着されている
。

そして、入出力端子３０のストリップ導体３５とマイク
ロストリップ線路２０のストリップ導体２５間を、接続
線（例えば金りぼん）７の両端をそれぞれ熱圧着するこ
とで、接続線７を介して接続している。

さらにまた、マイクロストリップ線路２０のストリップ
導体２５の他端は、同軸コネクタ４の中心導体に接続し
ている。

なお、金属ケースｌの開口は、カバー２をねじ止めする
ことで塞いでいる。

この際、半導体モジュールの高性能化に伴い、従来利用
されたいた周波数帯（マイクロ波帯）よりさらに高い周
波数（４０ＧＨｚ〜５０ＧＨｚ）の無線装置が開発され
つつある。

このことにより、超高周波帯で特性の優れた入出力端子
か要求されている。

〔従来の技術〕

ところで従来の入出力端子３０は、第５図のような構造
である。

第５図の偉）は入出力端子の斜視であり、ｆｂ）は平面
図である。

第５図において、ストリップライン構造の入出力端子３
０は、アルミナセラミックス等のセラミッり基板部３２
（板厚か例えば０．３３ｍｍ　）の上面の中央部にスト
リップ導体３５を形成し、ストリ・シブ導体３５上を横
断する如く、セラミック基板部３２の上面に断面角形の
セラミック壁部３３を設けたものである。

そして、セラミック基板部３２の下面の全面に金等を蒸
着して接地導体層３４を設けている。

ところで、このような入出力端子３０の入出力線路のイ
ンピーダンスは、伝送路系の特性インピーダンスに等し
い５０Ωにする必要がある。

一方、詳細を第５図ｆｂ）に示したように、入出力端子
３０のストリップ導体３５は、セラミック基板部３２上
に裸出した露出部パターン部３５Ａと、セラミック基板
部３２とセラミック壁部３３とでサンドウィッチされた
内部パターン部３５Ｂとからなる。

したがって、混成集積回路の入出力線路或いはマイクロ
ストリップ線路と同じ特性インピーダンスにするために
、内部パターン部３５Ｂの輻Ｂ２を露出部パターン部３
５Ａの幅Ｂ１よりも所望に小さくしている。

例えば、露出部パターン３５Ａの幅Ｂ１が、マイクロス
トリップ線路のストリップ導体幅に等しく０．３３６ｍ
ｍであるのに対して、内部パターン３５の幅Ｂ２は、’
０．１ｍｍである。

上述の入出力端子３０は、グリーンシートの状態のセラ
ミック基板部３２上に、導電性ペースト（タングステン
系金属を含んだペースト）を帯状に印刷し、さらにその
上にグリーンシートの状態のセラミック壁部３３を重畳
し、焼成することで一体化したものである。

なお、このセラミック壁部３３の幅は、パッケージ側壁
の板厚にほぼ等しい。

このような、入出力端子３０は第４図（Ｃ）に図示した
ように、パッケージ側壁の切込みに嵌入し、接地導体層
３４をパッケージ底板に半田付けする。

そして、セラミック壁部３３の上面及び側面を、半田付
は或いは接着剤を用いてパッケージ側壁に接着すること
で、入出力端子３０を金属パッケージに封着している。

〔発明が解決しようとする課題〕

ところで入出力端子は焼結形成するため、ストリップ導
体には上述のようにタングステン系の抵抗率が大きい金
属が使用されている。

そして、ストリップ導体には、導体幅が大きい露出部パ
ターン部と導体幅が小゛さい内部パターン部とがある。

したがって、従来の入出力端子は、特性インピーダンス
が等しいにもかかわらず、内部パターン部の抵抗が大き
いことに起因して、入出力線路部の損失を所望値以下に
小さくすることができないという問題点があった。

本発明はこのような点に鑑みて創作されたもので、超高
周波帯においても入出力線路部分の損失が小さい、半導
体モジュールの入出力端子を提供することを目的として
いる。

〔課題を解決するための手段〕

上記の目的を達成するために本発明は、第１図に例示し
たように、半導体モジュールＩＯのパッケージ側壁部分
に封着するストリップライン構造の入出力端子４０を、セラミック基板部４２の上面に形成した幅が一定の帯状
のストリップ導体４５と、ストリップ導体４５上を横断
する如くセラミック基板部４２の上面に断面角形に突出
し、一体に焼成してなるセラミック壁部４３と、セラミ
ック壁部４３に対向してセラミック基板部４２の下面側
に一体に焼成してなる肉厚部５０−１と、肉厚部５０−
１の底面を含むセラミック基板部４２の底面の全面に形
成した接地導体層４４とで構成とする。

また、第２図に例示したように、入出力端子４０−２を
セラミック基板部４２の下面に設けた肉厚部５０−２の
側面視断面形状を、セラミック壁部４３に対応する中央
部が最高で、左右が階段状に低くなる逆山形にする。

さらにまた、第３図に例示したように、入出力端子４０
−３を、セラミック基板部４２の下面に設けた肉厚部５
０−３の側面視の断面形状を、セラミック壁部４３に対
応する中央部が最高で、左右がなだらかに低くなる逆山
形にする。

〔作用〕

上述のように、ストリップ導体４５の内部ノ々ターン部
の導体幅を拡開して、露出部ノくターン部の導体幅に等
しくするとともに、セラミック壁部４３に対応して、セ
ラミック基板部４２の下面に肉厚部５０−１を設けであ
る。

したがって、本発明の入出力端子４０は、特性インピー
ダンスが所定の５０Ωであり、且つ抵抗値が小さくなっ
ている。

即ち、入出力端子の損失を低（抑えることができる。

また、第２．第３の発明は、肉厚部の側面視断面が逆山
形であるので、電界モードが露出部、（ターン部分から
内部パターン部分への変換時に、急激なモード変換にな
らない。

したがって、電界モードの急変によるインピーダンスの
劣化が防止される。

〔実施例〕

以下図を参照しながら、本発明を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。

第１図は第１の発明の実施例の図で、（ａ）は半導体装
置の側断面図、ｆｂ）は入出力端子の斜視図、第２図は
第２の発明の側断面図、第３図は第３の発明の側断面図
である。

第１図において、ｌＯは、上部が開口した浅い金属パッ
ケージ１１に、混成集積回路１５を収容し、開口部にカ
バー１４を被せ鑞付けして封止した半導体モジュールで
ある。

混成集積回路１５は、薄いアルミナセラミックス等の回
路基板（板厚は０．３３ｍｍ）の表面に、膜回路を形成
し、さらに半導体チップ等を表面実装した超高周波帯の
混成集積回路であって、回路基板の裏面に金等をメタラ
イズして接地導体層を設け、この接地導体層をパッケー
ジ底板に密着させ鑞付けすることで金属パッケージ１１
に固着している。

一方、相対向するパッケージ側壁１３に、ストリップラ
イン構造の入出力端子４０を封着し、入出力端子４０の
ストリップ導体４５のパッケージ内側の端部を、金りぼ
ん等の接続線を介して、混成集積回路１５の入出カスト
リップ導体に接続することで、混成集積回路１５の入出
力線路を金属パッケージ１１の外に引き出している。

入出力端子４０は、第１図（ｂ）に図示したように、ア
ルミナセラミックス等のセラミック基板部４２（板厚は
０．３３＋ｍｎ）の上面の中央部に、帯状のストリップ
導体４５を形成しである。

このストリップ導体４５の導体幅は、内部パターン部、
露出部パターン部が等しくて、マイクロストリップ線路
２０のストリップ導体２５の導体幅に等しく　０．３３
６　ｕｎである。また、その材質はタングステン系金属
である。

一方、ストリップ導体４５上を横断する如くセラミック
基板部４２の上面に断面角形に突出した、セラミック壁
部４３を焼成して一体化している。

また、セラミック壁部４３に対向してセラミック基板部
４２の下面側に、角柱形の肉厚部５０−１を焼成して設
けである。

なお、肉厚部５０−１の底面を含むセラミック基板部４
２の底面の全面に、金等を蒸着して接地導体層４４を形
成しである。

上述のように構成しであるので、ストリップライン構造
の入出力端子４０の特性インピーダンスは、後述するマ
イクロストリップ線路２０等の伝送路系の特性インピー
ダンスに等しくて、５０Ωになっている。

入出力端子４０は、パッケージ側壁の切込みに嵌入し、
接地導体層４４をパッケージ底板の凹部に半田付けし、
セラミック壁部４３の上面及び側面を、半田付は或いは
接着剤を用いてパッケージ側壁１３に接着することで、
金属パッケージ１１に封着している。

一方、アルミナセラミックス等の誘電体基板（板厚は０
．３３ｍｍ）　２１の表面に、細幅（幅は０．３３６Ｍ
Ｉｎ）のストリップ導体２５を設け、裏面の全面に金等
を蒸着して接地導体層を形成して、半導体モジュール１
０と同軸コネクタ４間を接続するマイクロストリップ線
路２０としている。

なお、このマイクロストリップ線路２０の特性インピー
ダンスは、５０Ωである。

そして、第１図（ａ）に図示したように、上部が開口し
た箱形の金属ケースｌのケース底板の上面に、パッケー
ジ底板を密着させ小ねじ（図示省略）を用いて固着する
ことで、半導体モジュールｌＯを金属ケースｌ内に配列
させ、マイクロストリ・ツブ線路２０は、ストリップ導
体２５が入出力端子４０のストリップ導体４５に対向す
るように、その裏面をケース底板に半田付けして固着し
ている。

そして、入出力端子４０のストリップ導体４５とマイク
ロストリップ線路２０のストリップ導体２５間を、接続
線（例えば金りぼん）７の両端をそれぞれ熱圧着するこ
とで、接続線７を介して接続している。

また、マイクロストリップ線路２０のストリップ導体２
５の他端は、同軸コネクタ４の中心導体に接続している
。

上述の入出力端子４０は、ストリップ導体４５の内部パ
ターン部の導体幅が露出部パターン部の導体幅に等しく
て広いので、その抵抗値が小さい。

したがって、４０ＧＨｚ〜５０ＧＨｚの超高周波帯に適
用して、入出力線路部分の損失が小さい。

第２図に示す入出力端子４０−２は、セラミック基板部
４２（板厚は０．３３ｍｍ　）の上面の中央部に、帯状
のストリップ導体４５を形成し、ストリップ導体４５上
を横断する如くセラミック基板部４２の上面に断面角形
に突出した、セラミック壁部４３を焼成して一体化し、
さらに、セラミック壁部４３に対向してセラミック基板
部４２の下面側を厚幅にして、肉厚部５０−２としであ
る。

そして、肉厚部５０−２の側面視断面形状を、セラミッ
ク壁部４３に対応する中央部が最高で、左右が階段状に
低くなる逆山形にしである。

なお、肉厚部５０−２の底面を含むセラミック基板部４
２の底面の全面に、金等を蒸着して接地導体層４４を形
成しである。

一方、第３図に示す入出力端子４０−３は、セラミック
基板部４２の上面に設けたセラミック壁部４３に対向し
て、セラミック基板部４２の下面側を厚幅にして、肉厚
部５０−３としである。

そして、肉厚部５０−３の側面視断面形状を、セラミッ
ク壁部４３に対応する中央部が最高で、左右がなだらか
に低くなる逆山形にしである。

また、肉厚部５０−３の底面を含むセラミック基板部４
２の底面の全面に、金等を蒸着して接地導体層４４を形
成しである。

第２図、第３図に示す入出力端子４０−２．４０−３は
、肉厚部の側面視断面が逆山形であるので、電界モード
が露出部パターン部分から内部パターン部分へと変換す
る時に、急激なモード変換にならないので、電界モード
の急変によるインピーダンスの劣化が防止される。

〔発明の効果〕以上説明したように本発明は、セラミック壁部に対応す
るセラミック基板部の裏面側に肉厚部を設けることで、
ストリップ導体の導体幅を広くして、ストリップ導体の
直流抵抗値を小さくし、且つ特性インピーダンスを所定
値とした入出力端子であって、超高周波帯においても入
出力線路部分の損失が小さいという優れた効果を奏する
。

また第２．第３の発明はこの効果に加えて、電界モード
の急変によるインピーダンスの劣化が防止されるという
、効果を有する。

【図面の簡単な説明】

第１図は第１の発明の実施例の図で、（ａ）は半導体装置の側断面図、（ｂ）は入出力端子の斜視図、第２図は第２の発明の側断面図、第３図は第３の発明の側断面図、第４図は半導体装置の図で、（ａ）は一部破断乎面図、（ｂ）は一部破断側面図、（ｅ）は半導体モジュールの斜視図、第５図は従来例の図で、（ａ）は斜視図、（ｂ）は平面図である。図において、１才金属ケース、０ま半導体モジュール、ｌは金属パッケージ、２はパッケージ底板、３はパッケージ側壁、５は混成集積回路、３０、４０．４０〜２．４０−３は入出力端子、３２、
４２．はセラミック基板部、３３、４３はセラミック壁部、３４、４４は接地導体層、３５、４５はストリップ導体、５０−１．５０−２．５０−３は肉厚部をそれぞれ示す
。（α少（し２（Ｃ＞半導体裁１旧（αン第！ρ発明綽涛刺／）記薯　１　肥もＶ評／）（ｆｆ’１４瑠冨　２日１３〆）発明ｌＣし０１ゲ結記１３紀 ΣＸ±〃鵡子（α）５Ｂ（ｂ）似ｊＰダ１ｎ記

Claims

【特許請求の範囲】〔１〕半導体モジュールのパッケージ側壁部分に封着す
る、ストリップライン構造の入出力端子であって、セラミック基板部（４２）の上面に形成された帯状のス
トリップ導体（４５）と、該ストリップ導体（４５）上を横断する如く該セラミッ
ク基板部（４２）の上面に断面角形に突出し、一体に焼
成されてなるセラミック壁部（４３）と、該セラミック
壁部（４３）に対向して、該セラミック基板部（４２）
の下面側に一体に焼成されてなる肉厚部（５０−１）と
、該肉厚部（５０−１）の底面を含む該セラミック基板部
（４２）の底面の全面に形成された接地導体層（４４）
とを、備えたことを特徴とする半導体モジュールの入出
力端子。〔２〕セラミック基板部（４２）の下面に設けた肉厚部
（５０−２）の側面視断面形状が、中央部が最高で左右
が階段状に低い、逆山形であることをを特徴とする請求
項１に記載の半導体モジュールの入出力端子。〔３〕セラミック基板部（４２）の下面に設けた肉厚部
（５０−３）の側面視断面形状が、中央部が最高で左右
がなだらかに低い、逆山形であることを特徴とする請求
項１に記載の半導体モジュールの入出力端子。