JPH0454716A - Agc circuit - Google Patents

Agc circuit

Info

Publication number
JPH0454716A
JPH0454716A JP16405290A JP16405290A JPH0454716A JP H0454716 A JPH0454716 A JP H0454716A JP 16405290 A JP16405290 A JP 16405290A JP 16405290 A JP16405290 A JP 16405290A JP H0454716 A JPH0454716 A JP H0454716A
Authority
JP
Japan
Prior art keywords
output
initial value
circuit
agc circuit
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16405290A
Other languages
Japanese (ja)
Inventor
Kunitaka Mori
森 邦孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16405290A priority Critical patent/JPH0454716A/en
Publication of JPH0454716A publication Critical patent/JPH0454716A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To attain fast convergence at the time of starting an input without loss of a response speed by providing a means setting an initial value of an integration means which applies comparison and integration to the output of a detection means in the AGC circuit. CONSTITUTION:A detector 2 detects the envelope of an output of the AGC circuit, the detected output is subject to comparison and integration to adjust the gain of a variable gain amplifier 1, the AGC circuit is provided with an initial value setting means 4 setting an initial value of the output of the integration device 3 to set an initial value, then the signal convergence at the time of starting input is enhanced.

Description

【発明の詳細な説明】 〔産業上の利用分野」 本発明はAGC(Automatic Ga1n Co
ntral)回路に関するものである。
[Detailed description of the invention] [Industrial application field] The present invention is directed to AGC (Automatic Galn Co., Ltd.)
ntral) circuit.

〔従来の技術〕[Conventional technology]

従来のアナログ式のAGC回路の一例を第5図に示し説
明する。
An example of a conventional analog type AGC circuit is shown in FIG. 5 and will be described.

従来、アナログ式のAGC回路、1!#に定常残差を小
さくするために1次の閉ループで構成したAGC回路は
この第5図に示すように1回路の出力振幅ヲモニタすべ
く可変ゲインアンプの出力娠幅の大きさを検出する検波
1vF2を持つ。そして、この検波器2の出力側には予
め設定された基準電圧と検波器2の出力を比較しその差
を積分する積分器3が接続され、この積分器3の出力は
電圧制御によりゲインがかわる可変ゲインアンプ1に接
続される。ここで、この可変ゲインアンプ1は外部制御
電圧によシそのゲインを可変することができるアンプで
1、ムGC動作によって安定増幅させたい信号はこれに
入力される。可変ゲインアンプ1の出力はこのAGC回
路の出力であ)、フィードバックループは検波器2と積
分器3で構成される。
Conventional analog AGC circuit, 1! In order to reduce the steady-state residual, the AGC circuit is configured with a first-order closed loop. As shown in Figure 5, the AGC circuit detects the magnitude of the output amplitude of the variable gain amplifier in order to monitor the output amplitude of one circuit. Has 1vF2. An integrator 3 is connected to the output side of the detector 2, which compares a preset reference voltage with the output of the detector 2 and integrates the difference.The output of the integrator 3 has a gain controlled by voltage control. It is connected to a variable gain amplifier 1 instead. Here, the variable gain amplifier 1 is an amplifier whose gain can be varied by an external control voltage, and a signal to be stably amplified by MuGC operation is inputted to this amplifier. The output of the variable gain amplifier 1 is the output of this AGC circuit), and the feedback loop is composed of a detector 2 and an integrator 3.

そして、検波器2は回路の出力のエンベロープを検出す
る検波手段を構成し、積分@3はこの検波手段の出力を
比較積分する積分手段を構成し、また、可変ゲインアン
プ1はこの積分手段の出力でゲインがコントロールされ
るように構成されている。
The detector 2 constitutes a detection means for detecting the envelope of the output of the circuit, the integrator @3 constitutes an integration means for comparing and integrating the output of this detection means, and the variable gain amplifier 1 constitutes an integration means for comparing and integrating the output of this detection means. It is configured so that the gain is controlled by the output.

りぎにとの第5図に示すムGC回路の動作について説明
する。
The operation of the GC circuit shown in FIG. 5 will now be described.

まず、この五〇〇回路に交流入力が供給されると可変ゲ
インアンプ1で増幅され友交流出力が送出される。検波
器2はこの交流出力を検波しその交流出力のエンベロー
プの大無さに比例した直流出力を出力する。
First, when an AC input is supplied to this 500 circuit, it is amplified by the variable gain amplifier 1 and a friend AC output is sent out. The detector 2 detects this AC output and outputs a DC output proportional to the magnitude of the envelope of the AC output.

つぎに、積分a3はこの直流出力を聞流出力振幅の目標
値に対応する基準電圧と比較しその差分を積分する。可
変ゲインアンプ1はそのゲインを積分器3の出力によっ
てコントロールされる。
Next, the integral a3 compares this DC output with a reference voltage corresponding to the target value of the acoustic output amplitude and integrates the difference. The variable gain amplifier 1 has its gain controlled by the output of the integrator 3.

例えば、変流出力振幅が目標値より大きかった場合には
、その振幅の大きさに対応し九直流出力が検波器2によ
プ出力される。積分is3はこの直流出力電圧と基準電
圧とを比較し、その差を可変ゲインアンプ1のゲインを
小さくする方向へ積分し続ける。可変ゲインアンプ1の
出力振幅はこれKよ多像下してゆく。また、検波器2の
直流出力電圧もこれによ多像下してゆき、基準電圧と等
しくなったとき積分器3の積分動作は停止し、可変ゲイ
ンアンプ1の出力振幅は安定する。
For example, when the transform output amplitude is larger than the target value, the detector 2 outputs nine DC outputs corresponding to the magnitude of the amplitude. Integrator is3 compares this DC output voltage with a reference voltage, and continues to integrate the difference in the direction of decreasing the gain of variable gain amplifier 1. The output amplitude of the variable gain amplifier 1 gradually decreases by K. Further, the DC output voltage of the wave detector 2 also becomes a multiplier, and when it becomes equal to the reference voltage, the integrating operation of the integrator 3 is stopped and the output amplitude of the variable gain amplifier 1 is stabilized.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

このような従来のムGC回路では、長い時間入力信号が
なかったとき、例えば、磁気テープ装置などのテープ起
動前など積分器3の出力は検波器20出力が殆んどない
ので可変ゲインアンプ1のゲインを最大にするように飽
和しておシ、つぎに適正な大きさの入力が入力された場
合回路の出力振幅は過大となシ、出力振幅が目標値に達
するまでに長い時間を要していfC,この時間は積分器
30時定数によシ決定される。これと同時にとの入GC
回路に要求される応答スピードも同様に積分630時定
数により決定される。
In such a conventional GC circuit, when there is no input signal for a long time, for example, before the tape is started in a magnetic tape device, the output of the integrator 3 is almost the same as the output of the detector 20, so the variable gain amplifier 1 is If the circuit is saturated so that the gain is maximized, and then an input of an appropriate size is input, the output amplitude of the circuit will be excessive, and it will take a long time for the output amplitude to reach the target value. fC, this time is determined by the integrator 30 time constant. At the same time, the incoming GC
The required response speed of the circuit is similarly determined by the integral 630 time constant.

そして、上述し次従来のムGC回路では、目的のデータ
到来時間がムGC回路応答スピードに比して早いシステ
ムにおいては、このトレードオフ決定が問題であり、五
〇C回路に要求される応答速度を阻害するという課題が
あった。
As mentioned above, in the conventional MGC circuit, this trade-off determination is a problem in systems where the target data arrival time is faster than the MGC circuit response speed, and the response required for the 50C circuit is The problem was that it hindered speed.

〔課題を解決するための手段〕[Means to solve the problem]

本発明のムGC回路は、回路の出力のエンベロープを検
出する検波手段と、この検波手段の出力を比較積分する
積分手段と、この積分手段の出力でゲインがコントロー
羨される可変ゲインアンプで構成畜れるムGC回路にお
いて、上記積分手段の出力の初期値上設定する初期値設
定手段を備えてなるものである。
The GC circuit of the present invention is composed of a detection means for detecting the envelope of the output of the circuit, an integration means for comparing and integrating the output of the detection means, and a variable gain amplifier whose gain is controlled by the output of the integration means. This GC circuit is provided with an initial value setting means for setting an output above the initial value of the integrating means.

〔作用〕[Effect]

本発F14においては、^GC回路に要求される応答速
度を阻害することなく、入力信号の入力開始時に速い収
束性を持たせる。
In the present F14, fast convergence is provided at the start of inputting an input signal without interfering with the response speed required of the GC circuit.

〔実施例〕〔Example〕

以下、図面に基づき本発明の実施例を詳細に説明する。 Embodiments of the present invention will be described in detail below based on the drawings.

第1図は本発明によるムGC回路の一実施例を示すブロ
ック図である。
FIG. 1 is a block diagram showing an embodiment of the MuGC circuit according to the present invention.

この第1図において第5図と同一符号のものは相当部分
を示し、4は積分器3の出力の初期値を設定する初期値
設定部で、この初期値設定部4は積分手段の出力の初期
値を設定する初期値設定手段を構成している。
In FIG. 1, the same reference numerals as in FIG. It constitutes an initial value setting means for setting an initial value.

そして、この初期値設定部4は積分公式7式%) の1=0のときの値ct強制的に設定するものである。And this initial value setting section 4 is the integral formula 7 formula %) The value ct is forcibly set when 1=0.

第2図は積分器3と初期値設定部4の具本的構成例金示
す回路図である。
FIG. 2 is a circuit diagram showing a specific example of the structure of the integrator 3 and the initial value setting section 4. As shown in FIG.

この第2図において第1図と同一部分には同一符号を付
して説明を省略する。5はオペアンプである。そして、
負帰還をコンデンサ6で構成することにより積分器とな
る。1は抵抗である。
In FIG. 2, parts that are the same as those in FIG. 1 are given the same reference numerals and explanations will be omitted. 5 is an operational amplifier. and,
By configuring negative feedback with a capacitor 6, it becomes an integrator. 1 is resistance.

−万、初期値設定部4はトランジスタ8.抵抗10.1
1で構成されるスイッチ44と抵抗9によって簡単に実
現される。
-10,000, the initial value setting section 4 is a transistor 8. Resistance 10.1
This can be easily realized by using a switch 44 and a resistor 9, each consisting of a switch 44 and a resistor 9.

つぎに磁気テープ装置などくこのAGC回路回路用応用
ことを想定して、本発明の実施例の動作を示すタイムチ
ャートである第3図を参照し動作を説明する。
Next, assuming that the present invention is applied to an AGC circuit such as a magnetic tape device, the operation will be explained with reference to FIG. 3, which is a time chart showing the operation of the embodiment of the present invention.

まず、第3図−フはテープ走行状態を示す。これに合わ
せて再生信号が第3図Q)Jに示すようKあられれる。
First, FIG. 3-F shows the tape running state. In accordance with this, a reproduced signal is generated as shown in FIG. 3, Q)J.

第3図toは検波器2の出力である。そして、テープが
走行し始める以前は検波器2の出力(第3図(C)#照
)が零(ゼロ)なので、これKよシ積分器3の出力は可
変ゲインアンプ1のゲインを最大にするように飽和して
いる態様が443図(dlによりよくわかる。
FIG. 3 to shows the output of the detector 2. Before the tape starts running, the output of the detector 2 (shown in Figure 3 (C)) is zero, so the output of the integrator 3 maximizes the gain of the variable gain amplifier 1. The saturated aspect can be clearly seen in Figure 443 (dl).

つぎに、テープが走行し始めたときに第3図(eJに示
すように再生信号が現われる間初期値設定部4をオンす
る制御信号を初期値設定部4に入力すると、積分器3の
出力はコンデンサ6と抵抗7で決まる時定数による速度
で低下してゆき、再生信号が現われるこるおよそ目像値
に近くなる。
Next, when the tape starts running, as shown in FIG. decreases at a speed determined by a time constant determined by the capacitor 6 and resistor 7, and reaches approximately the visual value at which the reproduced signal appears.

これによプ、再生信号は入力開始時より安定に増幅され
る。
As a result, the amplified and reproduced signals are stably amplified from the start of input.

さらに、正確に初期値を設定することが要求される場合
には、第4図に示すよりに、初期値設定部4の中にコン
パレータ12を持ち、目標電圧源13の電圧と積分器3
の出力を比較し、目標電圧に達するまで積分器3を充電
し続けるように構成する。
Furthermore, if it is required to set the initial value accurately, a comparator 12 is provided in the initial value setting section 4 as shown in FIG.
The integrator 3 is configured to continue charging until the target voltage is reached.

そして、この場合、目標電圧源13は制御信号e(第3
図tel参照)がローレベルのとき目標電圧に比べて十
分高い電圧を出力し、ハイレベルのとき目標電圧を出力
するとき第2図く示す実施例と同様の動作をする。なお
、この第4図(おいて第2図と同一符号のものは同一部
分を示す。
In this case, the target voltage source 13 is controlled by the control signal e (third
When the voltage (see Figure 1) is at a low level, a voltage sufficiently higher than the target voltage is output, and when the voltage is at a high level, the target voltage is output, and the same operation as in the embodiment shown in Figure 2 is performed. Note that in FIG. 4, the same reference numerals as in FIG. 2 indicate the same parts.

〔発明の効果〕〔Effect of the invention〕

以上説明し念ように本発明は、AGC回路において初期
値設定手段を備えるようにし念ので、本来AGC回路に
要求される応答速度を阻害することなく、入力信号の入
力開始時に速い収束性を持たせたAGC回路を実現する
ことができる効果がある。
As explained above, in the present invention, since the AGC circuit is provided with an initial value setting means, it is possible to achieve fast convergence at the start of inputting an input signal without impeding the response speed originally required of the AGC circuit. This has the effect of making it possible to realize a highly accurate AGC circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるAGC回路の一実施例を示すブロ
ック図、第2図は積分器と初期値設定部の具体的構成例
を示す回路図、第3WJは本発明の実施例の動作を示す
タイムチャート、第4図は初期値設定部の他の構成例を
示す回路図、第5図は従来のAGC回路の一例を示すブ
ロック図である。 1・・・・可変ゲインアンプ、2・・・・検波器、3・
・・・積分器、4・・・・初期値設定部。 第1図
FIG. 1 is a block diagram showing an embodiment of the AGC circuit according to the present invention, FIG. 2 is a circuit diagram showing a specific configuration example of an integrator and an initial value setting section, and the third WJ shows the operation of the embodiment of the present invention. FIG. 4 is a circuit diagram showing another example of the configuration of the initial value setting section, and FIG. 5 is a block diagram showing an example of a conventional AGC circuit. 1...Variable gain amplifier, 2...Detector, 3...
... Integrator, 4... Initial value setting section. Figure 1

Claims (1)

【特許請求の範囲】[Claims] 回路の出力のエンベロープを検出する検波手段と、この
検波手段の出力を比較積分する積分手段と、この積分手
段の出力でゲインがコントロールされる可変ゲインアン
プで構成されるAGC回路において、前記積分手段の出
力の初期値を設定する初期値設定手段を備えてなること
を特徴とするAGC回路。
In an AGC circuit comprising a detection means for detecting an envelope of the output of the circuit, an integration means for comparing and integrating the output of the detection means, and a variable gain amplifier whose gain is controlled by the output of the integration means, the integration means An AGC circuit comprising an initial value setting means for setting an initial value of an output of the AGC circuit.
JP16405290A 1990-06-25 1990-06-25 Agc circuit Pending JPH0454716A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16405290A JPH0454716A (en) 1990-06-25 1990-06-25 Agc circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16405290A JPH0454716A (en) 1990-06-25 1990-06-25 Agc circuit

Publications (1)

Publication Number Publication Date
JPH0454716A true JPH0454716A (en) 1992-02-21

Family

ID=15785883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16405290A Pending JPH0454716A (en) 1990-06-25 1990-06-25 Agc circuit

Country Status (1)

Country Link
JP (1) JPH0454716A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5577216A (en) * 1978-12-05 1980-06-10 Sanyo Electric Co Ltd Shock sound preventive circuit
JPS56102108A (en) * 1980-01-18 1981-08-15 Matsushita Electric Ind Co Ltd Automatic gain controller
JPS57826B2 (en) * 1975-08-19 1982-01-08
JPS62109439A (en) * 1985-11-07 1987-05-20 Fujitsu Ltd Automatic gain control circuit for optical receiver
JPS6447111A (en) * 1987-08-18 1989-02-21 Nec Corp Agc circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57826B2 (en) * 1975-08-19 1982-01-08
JPS5577216A (en) * 1978-12-05 1980-06-10 Sanyo Electric Co Ltd Shock sound preventive circuit
JPS56102108A (en) * 1980-01-18 1981-08-15 Matsushita Electric Ind Co Ltd Automatic gain controller
JPS62109439A (en) * 1985-11-07 1987-05-20 Fujitsu Ltd Automatic gain control circuit for optical receiver
JPS6447111A (en) * 1987-08-18 1989-02-21 Nec Corp Agc circuit

Similar Documents

Publication Publication Date Title
JPH0454716A (en) Agc circuit
JPS59229773A (en) Record information reader
JPS6043756B2 (en) Rotation control device
JPH0614265Y2 (en) Voice control amplifier circuit
JPS6325911Y2 (en)
KR950007432B1 (en) Circuit for controlling pll servo
JPS62266780A (en) Tracking controller
JP2661686B2 (en) Loop gain control device
JP2000068766A (en) Volume circuit
KR970050375A (en) Automatic focusing error control device for compact disc players
JP3278864B2 (en) Digital auto gain controller
JP2611810B2 (en) Control device
JP2667161B2 (en) Loop gain control device
JPH0470010A (en) Plo circuit
JPH0682483B2 (en) Envelope output device
JPH01241912A (en) Stabilizing circuit for iir type digital filter
JPS6091718A (en) Waveform shaping circuit
JPH04239803A (en) Detection circuit
JPH0416287Y2 (en)
JPS6087574A (en) Lamp circuit
JPH01211274A (en) dropout detection device
JPH03212183A (en) Automatic controller
JPS5953625B2 (en) Servo circuit of magnetic tape device
JPH0695121B2 (en) Amplifier circuit output voltage setting device
JPH04176213A (en) Plo circuit