JPH0454716A - Agc回路 - Google Patents
Agc回路Info
- Publication number
- JPH0454716A JPH0454716A JP16405290A JP16405290A JPH0454716A JP H0454716 A JPH0454716 A JP H0454716A JP 16405290 A JP16405290 A JP 16405290A JP 16405290 A JP16405290 A JP 16405290A JP H0454716 A JPH0454716 A JP H0454716A
- Authority
- JP
- Japan
- Prior art keywords
- output
- initial value
- circuit
- agc circuit
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野」
本発明はAGC(Automatic Ga1n Co
ntral)回路に関するものである。
ntral)回路に関するものである。
従来のアナログ式のAGC回路の一例を第5図に示し説
明する。
明する。
従来、アナログ式のAGC回路、1!#に定常残差を小
さくするために1次の閉ループで構成したAGC回路は
この第5図に示すように1回路の出力振幅ヲモニタすべ
く可変ゲインアンプの出力娠幅の大きさを検出する検波
1vF2を持つ。そして、この検波器2の出力側には予
め設定された基準電圧と検波器2の出力を比較しその差
を積分する積分器3が接続され、この積分器3の出力は
電圧制御によりゲインがかわる可変ゲインアンプ1に接
続される。ここで、この可変ゲインアンプ1は外部制御
電圧によシそのゲインを可変することができるアンプで
1、ムGC動作によって安定増幅させたい信号はこれに
入力される。可変ゲインアンプ1の出力はこのAGC回
路の出力であ)、フィードバックループは検波器2と積
分器3で構成される。
さくするために1次の閉ループで構成したAGC回路は
この第5図に示すように1回路の出力振幅ヲモニタすべ
く可変ゲインアンプの出力娠幅の大きさを検出する検波
1vF2を持つ。そして、この検波器2の出力側には予
め設定された基準電圧と検波器2の出力を比較しその差
を積分する積分器3が接続され、この積分器3の出力は
電圧制御によりゲインがかわる可変ゲインアンプ1に接
続される。ここで、この可変ゲインアンプ1は外部制御
電圧によシそのゲインを可変することができるアンプで
1、ムGC動作によって安定増幅させたい信号はこれに
入力される。可変ゲインアンプ1の出力はこのAGC回
路の出力であ)、フィードバックループは検波器2と積
分器3で構成される。
そして、検波器2は回路の出力のエンベロープを検出す
る検波手段を構成し、積分@3はこの検波手段の出力を
比較積分する積分手段を構成し、また、可変ゲインアン
プ1はこの積分手段の出力でゲインがコントロールされ
るように構成されている。
る検波手段を構成し、積分@3はこの検波手段の出力を
比較積分する積分手段を構成し、また、可変ゲインアン
プ1はこの積分手段の出力でゲインがコントロールされ
るように構成されている。
りぎにとの第5図に示すムGC回路の動作について説明
する。
する。
まず、この五〇〇回路に交流入力が供給されると可変ゲ
インアンプ1で増幅され友交流出力が送出される。検波
器2はこの交流出力を検波しその交流出力のエンベロー
プの大無さに比例した直流出力を出力する。
インアンプ1で増幅され友交流出力が送出される。検波
器2はこの交流出力を検波しその交流出力のエンベロー
プの大無さに比例した直流出力を出力する。
つぎに、積分a3はこの直流出力を聞流出力振幅の目標
値に対応する基準電圧と比較しその差分を積分する。可
変ゲインアンプ1はそのゲインを積分器3の出力によっ
てコントロールされる。
値に対応する基準電圧と比較しその差分を積分する。可
変ゲインアンプ1はそのゲインを積分器3の出力によっ
てコントロールされる。
例えば、変流出力振幅が目標値より大きかった場合には
、その振幅の大きさに対応し九直流出力が検波器2によ
プ出力される。積分is3はこの直流出力電圧と基準電
圧とを比較し、その差を可変ゲインアンプ1のゲインを
小さくする方向へ積分し続ける。可変ゲインアンプ1の
出力振幅はこれKよ多像下してゆく。また、検波器2の
直流出力電圧もこれによ多像下してゆき、基準電圧と等
しくなったとき積分器3の積分動作は停止し、可変ゲイ
ンアンプ1の出力振幅は安定する。
、その振幅の大きさに対応し九直流出力が検波器2によ
プ出力される。積分is3はこの直流出力電圧と基準電
圧とを比較し、その差を可変ゲインアンプ1のゲインを
小さくする方向へ積分し続ける。可変ゲインアンプ1の
出力振幅はこれKよ多像下してゆく。また、検波器2の
直流出力電圧もこれによ多像下してゆき、基準電圧と等
しくなったとき積分器3の積分動作は停止し、可変ゲイ
ンアンプ1の出力振幅は安定する。
このような従来のムGC回路では、長い時間入力信号が
なかったとき、例えば、磁気テープ装置などのテープ起
動前など積分器3の出力は検波器20出力が殆んどない
ので可変ゲインアンプ1のゲインを最大にするように飽
和しておシ、つぎに適正な大きさの入力が入力された場
合回路の出力振幅は過大となシ、出力振幅が目標値に達
するまでに長い時間を要していfC,この時間は積分器
30時定数によシ決定される。これと同時にとの入GC
回路に要求される応答スピードも同様に積分630時定
数により決定される。
なかったとき、例えば、磁気テープ装置などのテープ起
動前など積分器3の出力は検波器20出力が殆んどない
ので可変ゲインアンプ1のゲインを最大にするように飽
和しておシ、つぎに適正な大きさの入力が入力された場
合回路の出力振幅は過大となシ、出力振幅が目標値に達
するまでに長い時間を要していfC,この時間は積分器
30時定数によシ決定される。これと同時にとの入GC
回路に要求される応答スピードも同様に積分630時定
数により決定される。
そして、上述し次従来のムGC回路では、目的のデータ
到来時間がムGC回路応答スピードに比して早いシステ
ムにおいては、このトレードオフ決定が問題であり、五
〇C回路に要求される応答速度を阻害するという課題が
あった。
到来時間がムGC回路応答スピードに比して早いシステ
ムにおいては、このトレードオフ決定が問題であり、五
〇C回路に要求される応答速度を阻害するという課題が
あった。
本発明のムGC回路は、回路の出力のエンベロープを検
出する検波手段と、この検波手段の出力を比較積分する
積分手段と、この積分手段の出力でゲインがコントロー
羨される可変ゲインアンプで構成畜れるムGC回路にお
いて、上記積分手段の出力の初期値上設定する初期値設
定手段を備えてなるものである。
出する検波手段と、この検波手段の出力を比較積分する
積分手段と、この積分手段の出力でゲインがコントロー
羨される可変ゲインアンプで構成畜れるムGC回路にお
いて、上記積分手段の出力の初期値上設定する初期値設
定手段を備えてなるものである。
本発F14においては、^GC回路に要求される応答速
度を阻害することなく、入力信号の入力開始時に速い収
束性を持たせる。
度を阻害することなく、入力信号の入力開始時に速い収
束性を持たせる。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明によるムGC回路の一実施例を示すブロ
ック図である。
ック図である。
この第1図において第5図と同一符号のものは相当部分
を示し、4は積分器3の出力の初期値を設定する初期値
設定部で、この初期値設定部4は積分手段の出力の初期
値を設定する初期値設定手段を構成している。
を示し、4は積分器3の出力の初期値を設定する初期値
設定部で、この初期値設定部4は積分手段の出力の初期
値を設定する初期値設定手段を構成している。
そして、この初期値設定部4は積分公式7式%)
の1=0のときの値ct強制的に設定するものである。
第2図は積分器3と初期値設定部4の具本的構成例金示
す回路図である。
す回路図である。
この第2図において第1図と同一部分には同一符号を付
して説明を省略する。5はオペアンプである。そして、
負帰還をコンデンサ6で構成することにより積分器とな
る。1は抵抗である。
して説明を省略する。5はオペアンプである。そして、
負帰還をコンデンサ6で構成することにより積分器とな
る。1は抵抗である。
−万、初期値設定部4はトランジスタ8.抵抗10.1
1で構成されるスイッチ44と抵抗9によって簡単に実
現される。
1で構成されるスイッチ44と抵抗9によって簡単に実
現される。
つぎに磁気テープ装置などくこのAGC回路回路用応用
ことを想定して、本発明の実施例の動作を示すタイムチ
ャートである第3図を参照し動作を説明する。
ことを想定して、本発明の実施例の動作を示すタイムチ
ャートである第3図を参照し動作を説明する。
まず、第3図−フはテープ走行状態を示す。これに合わ
せて再生信号が第3図Q)Jに示すようKあられれる。
せて再生信号が第3図Q)Jに示すようKあられれる。
第3図toは検波器2の出力である。そして、テープが
走行し始める以前は検波器2の出力(第3図(C)#照
)が零(ゼロ)なので、これKよシ積分器3の出力は可
変ゲインアンプ1のゲインを最大にするように飽和して
いる態様が443図(dlによりよくわかる。
走行し始める以前は検波器2の出力(第3図(C)#照
)が零(ゼロ)なので、これKよシ積分器3の出力は可
変ゲインアンプ1のゲインを最大にするように飽和して
いる態様が443図(dlによりよくわかる。
つぎに、テープが走行し始めたときに第3図(eJに示
すように再生信号が現われる間初期値設定部4をオンす
る制御信号を初期値設定部4に入力すると、積分器3の
出力はコンデンサ6と抵抗7で決まる時定数による速度
で低下してゆき、再生信号が現われるこるおよそ目像値
に近くなる。
すように再生信号が現われる間初期値設定部4をオンす
る制御信号を初期値設定部4に入力すると、積分器3の
出力はコンデンサ6と抵抗7で決まる時定数による速度
で低下してゆき、再生信号が現われるこるおよそ目像値
に近くなる。
これによプ、再生信号は入力開始時より安定に増幅され
る。
る。
さらに、正確に初期値を設定することが要求される場合
には、第4図に示すよりに、初期値設定部4の中にコン
パレータ12を持ち、目標電圧源13の電圧と積分器3
の出力を比較し、目標電圧に達するまで積分器3を充電
し続けるように構成する。
には、第4図に示すよりに、初期値設定部4の中にコン
パレータ12を持ち、目標電圧源13の電圧と積分器3
の出力を比較し、目標電圧に達するまで積分器3を充電
し続けるように構成する。
そして、この場合、目標電圧源13は制御信号e(第3
図tel参照)がローレベルのとき目標電圧に比べて十
分高い電圧を出力し、ハイレベルのとき目標電圧を出力
するとき第2図く示す実施例と同様の動作をする。なお
、この第4図(おいて第2図と同一符号のものは同一部
分を示す。
図tel参照)がローレベルのとき目標電圧に比べて十
分高い電圧を出力し、ハイレベルのとき目標電圧を出力
するとき第2図く示す実施例と同様の動作をする。なお
、この第4図(おいて第2図と同一符号のものは同一部
分を示す。
以上説明し念ように本発明は、AGC回路において初期
値設定手段を備えるようにし念ので、本来AGC回路に
要求される応答速度を阻害することなく、入力信号の入
力開始時に速い収束性を持たせたAGC回路を実現する
ことができる効果がある。
値設定手段を備えるようにし念ので、本来AGC回路に
要求される応答速度を阻害することなく、入力信号の入
力開始時に速い収束性を持たせたAGC回路を実現する
ことができる効果がある。
第1図は本発明によるAGC回路の一実施例を示すブロ
ック図、第2図は積分器と初期値設定部の具体的構成例
を示す回路図、第3WJは本発明の実施例の動作を示す
タイムチャート、第4図は初期値設定部の他の構成例を
示す回路図、第5図は従来のAGC回路の一例を示すブ
ロック図である。 1・・・・可変ゲインアンプ、2・・・・検波器、3・
・・・積分器、4・・・・初期値設定部。 第1図
ック図、第2図は積分器と初期値設定部の具体的構成例
を示す回路図、第3WJは本発明の実施例の動作を示す
タイムチャート、第4図は初期値設定部の他の構成例を
示す回路図、第5図は従来のAGC回路の一例を示すブ
ロック図である。 1・・・・可変ゲインアンプ、2・・・・検波器、3・
・・・積分器、4・・・・初期値設定部。 第1図
Claims (1)
- 回路の出力のエンベロープを検出する検波手段と、この
検波手段の出力を比較積分する積分手段と、この積分手
段の出力でゲインがコントロールされる可変ゲインアン
プで構成されるAGC回路において、前記積分手段の出
力の初期値を設定する初期値設定手段を備えてなること
を特徴とするAGC回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16405290A JPH0454716A (ja) | 1990-06-25 | 1990-06-25 | Agc回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16405290A JPH0454716A (ja) | 1990-06-25 | 1990-06-25 | Agc回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0454716A true JPH0454716A (ja) | 1992-02-21 |
Family
ID=15785883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16405290A Pending JPH0454716A (ja) | 1990-06-25 | 1990-06-25 | Agc回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0454716A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5577216A (en) * | 1978-12-05 | 1980-06-10 | Sanyo Electric Co Ltd | Shock sound preventive circuit |
| JPS56102108A (en) * | 1980-01-18 | 1981-08-15 | Matsushita Electric Ind Co Ltd | Automatic gain controller |
| JPS57826B2 (ja) * | 1975-08-19 | 1982-01-08 | ||
| JPS62109439A (ja) * | 1985-11-07 | 1987-05-20 | Fujitsu Ltd | 光受信器の自動利得制御回路 |
| JPS6447111A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Agc circuit |
-
1990
- 1990-06-25 JP JP16405290A patent/JPH0454716A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57826B2 (ja) * | 1975-08-19 | 1982-01-08 | ||
| JPS5577216A (en) * | 1978-12-05 | 1980-06-10 | Sanyo Electric Co Ltd | Shock sound preventive circuit |
| JPS56102108A (en) * | 1980-01-18 | 1981-08-15 | Matsushita Electric Ind Co Ltd | Automatic gain controller |
| JPS62109439A (ja) * | 1985-11-07 | 1987-05-20 | Fujitsu Ltd | 光受信器の自動利得制御回路 |
| JPS6447111A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Agc circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454716A (ja) | Agc回路 | |
| JPS59229773A (ja) | 記録情報読取装置 | |
| JPS6043756B2 (ja) | 回転制御装置 | |
| JPH0614265Y2 (ja) | 音声制御増幅回路 | |
| JPS6325911Y2 (ja) | ||
| KR950007432B1 (ko) | Pll 서어보 제어회로 | |
| JPS62266780A (ja) | トラツキング制御装置 | |
| JP2661686B2 (ja) | ループゲイン制御装置 | |
| JP2000068766A (ja) | ボリウム回路 | |
| KR970050375A (ko) | 컴팩트디스크플레이어의 자동포커싱에러조절장치 | |
| JP3278864B2 (ja) | デジタルオートゲインコントローラ | |
| JP2611810B2 (ja) | 制御装置 | |
| JP2667161B2 (ja) | ループゲイン制御装置 | |
| JPH0470010A (ja) | Plo回路 | |
| JPH0682483B2 (ja) | エンベローブ出力装置 | |
| JPH01241912A (ja) | Iir形ディジタルフィルタの安定化回路 | |
| JPS6091718A (ja) | 波形整形回路 | |
| JPH04239803A (ja) | 検波回路およびこの回路を有するオーディオ装置 | |
| JPH0416287Y2 (ja) | ||
| JPS6087574A (ja) | クランプ回路 | |
| JPH01211274A (ja) | ドロップアウト検出装置 | |
| JPH03212183A (ja) | 自動制御装置 | |
| JPS5953625B2 (ja) | 磁気テ−プ装置のサ−ボ回路 | |
| JPH0695121B2 (ja) | 増幅回路出力電圧設定装置 | |
| JPH04176213A (ja) | Plo回路 |