JPH0455347B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は、ユニポーラ障壁形成手段を具え、高
電圧阻止特性を有する半導体装置、特に少なくと
も50Vの電圧を阻止（ブロツク）するように設計
されたシヨツトキダイオードに関するものであ
る。

従来技術 高い降伏電圧を有するシヨツトキダイオード
は、「ソリツド ステート エレクトロニクス」
第26巻（1983）第５号第491頁乃至第493頁に発表
されたビー・エム・ウイラモウスキー（B.M.
Wilamowski）の論文に記載されている。ここで
開示された半導体装置は、一部分が一導電型から
成る半導体本体と、この本体部分と相俟つて複数
の個別区域に能動（アクテイブ）障壁を形成する
ユニポーラ障壁形成手段と、能動障壁の下側で本
体内に或る深さまで埋入する近接して離間した電
界軽減領域とを具える。能動障壁の個別の区域は
近接して離間させた電界軽減領域の間に配置す
る。この半導体装置は高電圧の阻止特性を有す
る。その理由は、電界軽減領域を近接して離間さ
せて配置すると、能動障壁の逆バイアス時に隣接
する電界軽減領域から本体部分内に延在する空乏
層が互いに結合されるためである。ユニポーラ障
壁形成手段は本体部分と相俟つてシヨツトキ障壁
を形成する、金属を主成分とする層とする。

ビー・エム・ウイラモウスキーにより開示され
たこの改良シヨツトキダイオードにおいては、電
界軽減領域は本体の領域に格子状に配置されてお
り、且つ反対導電型であり、本体の部分と相俟つ
て一つのｐ−ｎ接合を形成する。さらに金属を主
成分とする層（金属のみより成る層をも含む）と
も接触するこれら電界軽減領域は、能動障壁に逆
バイアスを与えた時に能動障壁に近い表面の電界
を弱めるスクリーンとして動作する。これによる
と、43Vから135Vに改善した阻止性能を有する
ダイオード構体を形成することができる。シヨツ
トキ障壁が順方向バイアスされている時に、電界
軽減領域は不作動状態であると考えられる。その
理由はシヨツトキ障壁での順方向電圧降下が電流
密度を同一とした場合ｐ−ｎ接合での順方向電圧
降下より小さいからである。

また、電界軽減領域及びシヨツトキ障壁の所定
区域の両方を収容するには、半導体装置区域を拡
大する必要がある。このことは接合の寄生容量を
増加し、従つて特に低電圧での装置のスイツチン
グ速度を減少するようになる。

発明の開示 しかし、少数キヤリヤ蓄積効果の実験結果か
ら、上記装置のスイツチング速度の著しい減少
は、装置の順バイアス時にｐ−ｎ接合での本体部
分への少数キヤリヤの注入に基因することが確か
められた。本発明は高い電流密度で動作させるか
或いは高い障壁を有するユニポーラ障壁で動作さ
せる際には、ｐ−ｎ接合が構体全体の周波数応答
を著しく劣化させる少数キヤリヤの有効な注入体
として作用してしまうと云う認識に基づいてい
る。

本発明は一部分が一導電型の半導体本体と、複
数の離隔した区域で前記本体の前記一部分と相俟
つて能動障壁を形成するユニポーラ障壁形成手段
と、能動障壁の下側で本体内に或る深さまで突入
する近接して離間した電界軽減領域とを具えた半
導体装置であつて、能動障壁の前記の離隔した区
域は、近接して離隔した電界軽減領域の間に配設
しており、電界軽減領域を充分に近接して配置し
て能動障壁の逆バイアス時に隣接する各電界軽減
領域から本体の前記一部分内に延長される空乏層
が互に合体して高電圧阻止特性を有するようにし
た半導体装置において、前記本体の前記一部分の
材料とは異なり、かつ前記ユニポーラ障壁形成手
段の材料とも異なる材料から成る層を、少なくと
も電界軽減領域の所定区域に存在させて能動障壁
の順バイアス時に小数キヤリヤが本体の前記の一
部分に流入するのを制限する手段を有する電界軽
減領域を形成するようにしたことを特徴とする。

このような構体は、シヨツトキ障壁或いは他の
形態のユニポーラ障壁形成手段を有するシヨツト
キダイオード及び他の装置の電界軽減領域から少
数キヤリヤが流入するのを制限するのに使用さ
れ、例えば米国特許第4149174号に開示されたい
わゆる「キヤメル」障壁がある。

前記種々の材料より成る層を電界軽減領域の或
る区域および／または本体の主表面での溝に存在
させることもできる。この層は本体部分と相俟つ
てヘテロ接合を形成し、このヘテロ接合によつて
順バイアス時に少数キヤリヤが流入するのを制限
する手段を形成する。しかし、前記異なる材料か
ら成る層は少数キヤリヤの流入を制限する高イン
ピーダンス電気接続部に置き換えるか或いはこれ
を追加することもできる。

実施例 以下図面により本発明を説明する。

付言すると、全ての図は線図的であり、実際の
寸法を現わしてはいない。図の種々の部分の相対
する寸法及び寸法比は図面を明瞭とする為拡大し
たり或いは縮小して示してある。また図面を明瞭
とする為装置の層厚の薄い領域にはハツチを入れ
ていない。図に使用される同一符号は他の実施例
の対応する或いは類似する部分にも使用してい
る。

第１図の半導体装置は、一導電型（例えば図に
おいてはｎ導電型）の一部分２を有し、例えば単
結晶珪素から構成される半導体本体１０を具える
高圧用シヨツトキダイオードである。本体１０の
上部主表面上に、金属を主成分とする（金属のみ
のものをも含む）層１１を設け、前記本体の一部
分２と相俟つて複数の個別の区域にシヨツトキバ
リヤを形成して、シヨツトキダイオードの能動障
壁３を構成する。層１１は例えばチタニウムで作
る。

能動障壁３の下側の本体１０のある深さまで突
入している近接して離間した電界軽減領域４が存
し、かく離間している電界軽減領域４間に障壁３
の離間した区域が存する。第１図に示すシヨツト
キダイオードの特別な例においては、電界軽減領
域４は、例えば中心領域と環状包囲領域とで同心
配置とすることができる。電界軽減領域４を充分
に近接配置して、本体内の隣接の電界軽減領域４
から延在する空乏層３３が、能動障壁３の逆バイ
アスによつて互に結合して、半導体装置に高電圧
の遮断特性を生ぜしめる。

本発明においては、第１図の実施例の電界軽減
領域４は金属を主成分とする（金属のみのものを
も含む）層１４を含んでおり、この層１４は本体
の一部分２と相俟つて能動障壁３よりも障壁高さ
の高いシヨツトキ障壁を形成する。層１４は層１
１とは異なる材質であり、例えば珪化白金とす
る。ｐ−ｎ接合と比較すると、第１図示の例の、
ユニポーラ構造のヘテロ接合の電界軽減領域４の
シヨツトキ障壁は、能動障壁３に順方向バイアス
が加わつている状態では、本体の一部分２に対す
る少数キヤリヤのインジクタ（注入源）としては
極めて非能率である。障壁３よりも障壁高さを高
くすると、逆電圧特性を劣化させることなく、電
界軽減を達成することができる。

本体１０の上部主表面の電界軽減領域４の部分
に溝５があり、層１４は溝５の壁部で本体の一部
分２と接触する。

第１図に示したダイオードは既知のデバイス技
術を用いて製造することができる。例えば高導電
率のｎ型珪素基板２０上の高抵抗率のｎ型エピタ
キシヤル層により本体の一部分２を形成する。こ
のｎ型珪素基板は本体の一部分２への接続部分を
形成する。溝５を、エピタキシヤル層の表面にエ
ツチングを行つて形成する。エピタキシヤル層の
表面に熱成長により形成した例えば２酸化珪素の
絶縁層３４に接点窓を画成する。次に高いシヨツ
トキ障壁を形成する白金又は他の適切な金属を溝
５内に堆積させ、電界軽減領域４を作り、次に能
動シヨツトキ障壁３を形成するチタニウム又は他
の適切な金属を接点窓を覆つて堆積させる。この
接点窓を覆つて堆積させた層１１はその下側にあ
る電界軽減領域４の層１４に対する電気接続部を
形成する。例えばアルミニウムの電極層１２を基
板２０の主表面とは反対側の表面に堆積する。

第１図に示すように、さらに保護環２４を接点
窓の周囲の本体の一部分２に配設すると好都合で
ある。第１図には、既知の方法でｎ導電型とした
前記の一部分２にｐ導電型環状領域として形成し
た３個の同心状保護環２４を示す。これらｐ導電
型領域２４は、例えば溝５をエツチングする前に
ホウ素拡散により形成することができる。

電界軽減領域４は、能動障壁３に順方向バイア
スをかけた際に、本体の一部分２に流れ込む少数
キヤリヤを制限する種々の手段を用いて、各種異
なる方法で形成することができる。例えば、本体
の一部分２及びユニポーラ障壁形成用の層１１の
双方と異なる材料から成る層１４を誘電体層と
し、その上に電極を設けて電界軽減領域４を容量
性電界効果構体とすることもできる。このような
第１図の変形例のダイオードにおいては、上側に
位置する電極は本体の一部分２と相俟つてシヨツ
トキ障壁３を形成する層１１のみで良い。このよ
うなシヨツトキダイオードの特別な例において
は、誘電体とする層１４は溝５の壁に熱成長させ
た二酸化珪素で構成し、シヨツトキ障壁を形成す
る層１１は例えばクロムで構成することができ
る。

第２図は、異なるタイプのユニポーラ障壁形成
手段を有する装置の電界軽減領域に上述したのと
類似する容量性電界効果構体とした例を示す。

第２図に示す装置はいわゆる「バルク ユニポ
ーラ ダイオード」の特殊形態であり、装置内の
能動障壁３は、本体の一部分２並びに本体の一部
分２と導電型が同じ（本例ではｎ型）の高ドープ
領域１の間に配設された半導体障壁領域１１より
形成されている。これらの領域１並びに３及び１
１は半導体本体１０の一部分である。障壁領域
３，１１は実質的に反対導電型（本例ではｐ型）
を示す濃度の不純物を含有すると共に領域１及び
本体の一部分２で（零バイアス時に）形成された
空乏層により自由電荷キヤリヤを少なくともほぼ
完全に空乏化されるようにする。障壁領域３，１
１は米国特許第4149174号明細書に開示されてい
るようにして形成することができる。領域１は電
極層３１と接触している。本例においては、電極
層３１は溝５の区域で誘電体の層１４の上にまた
がつて設けられており、電界軽減領域を形成す
る。さらにこの例では、誘電体の層１４が絶縁材
料で構成される関係上、領域１及び２を側方に延
長し、電界軽減領域４にまで延在することができ
る。バルクユニポーラダイオードに対して他の形
態の電界軽減領域を用いる場合には、電界軽減領
域４の中間に領域１及び３，１１を配設して領域
１と３，１１とが電界軽減領域４から離間し且つ
本体１０の上部主表面にある絶縁層の下側で終端
するようにすることができる。

第２図は接点窓の周囲に延在する保護環２４を
電界軽減領域４と同時に形成する変形例をも示
す。この第２図の例は同心環状の溝５を具える２
個の保護環２４を有しており、環状の溝の壁は誘
電体層１４′で被覆されており、その上に電極層
３１が設けられている。保護環２４及び電界軽減
領域４を同一工程時に形成することにより、半導
体装置の製造時の総工程数を減少させることがで
きる。

第３図には、電界軽減領域４及び保護環２４
を、本体１０の上部主表面上にも延在する半絶縁
材料の層１４（例えば多結晶珪素及び酸化珪素の
混合物を具える層）により溝５に形成するように
した変形例を示す。酸化物と珪素との混合物より
成る層１４と珪素本体の一部分２との界面にはヘ
テロ接合が存在し、このヘテロ接合はダイオード
に逆バイアスをかけた時に本体の一部分２と相俟
つて空乏層を形成する。ダイオードに順バイアス
をかけた時にヘテロ接合及び層１４の高インピー
ダンスが少数キヤリヤの注入を制限する。このシ
ヨツトキダイオードの例では能動障壁３を形成す
る金属の層１１は溝５の間の区域に配設すると共
に半絶縁層１４の大部分の上には何も設けていな
い。金属の層１１の離間した区域は導線により電
気的に共通接続させることができる。

しかし、半絶縁層の代わりに、層１４を本体１
０の半導体材料より広い禁止帯幅を有する半導体
材料で構成することもできる。例えば本体基板２
０及び本体の一部分２をｎ導電型ヒ化ガリウムで
構成し、層１４を高抵抗率のヒ化ガリウムアルミ
ニウムで構成して、本体の一部分２と相俟つて少
数キヤリヤの注入を制限するヘテロ接合を形成す
る。この例ではシヨツトキ層１１を例えばアルミ
ニウムで構成する。

第１図乃至第３図の装置において、溝５内の各
種の材料の層１４は、電界軽減領域を構成すると
共に本体の一部分２と相俟つて溝５の壁にヘテロ
接合を形成する。このヘテロ接合は能動障壁３よ
り障壁高さが高く、そのため障壁３の順バイアス
時に本体部分に流入する少数キヤリヤを制限する
手段を提供する。しかし、第４及び５図にはさら
に他の変形例が示されれており、これらの例にお
いて、電界軽減領域４は本体１０に設けられ且つ
本体の一部分２と相俟つてｐ−ｎ接合を形成する
反対導電型（本例ではｐ導電型）の領域４４を具
える。これらの例において、異種材料の層１４は
半絶縁材料層（例えば多結晶珪素及び酸化珪素の
混合物を具える層）から構成されると共に電界軽
減領域４の領域４４及びユニポーラ障壁形成用の
層１１の間の電気的接続部分を形成する高インピ
ーダンス路を提供する。この高インピーダンスの
電気的接続導体は、能動障壁３の順バイアス時に
反対導電型領域４４から本体の一部分２へ少数キ
ヤリヤが流入するのを制限する。第４図に図示し
た形態においては、本体１０の上部主表面の溝５
に領域４４及び層１４が設けられており、一方第
５図に図示した形態は、本体１０の上部主表面に
隣接して領域４４及び層１４を配設したプレーナ
構体から構成される。

他の変形例 本発明は以上説明した例にとどまらずさらに
種々の変形例が考えられること明らかである。例
えば第６図に示すように、プレーナ構体をより薄
く且つ離間距離を狭めたヘテロ接合電界軽減領域
４（第１図の溝５を必要としない）に対しても使
用することができる。これは珪化物形成中に第１
図の本体の一部分２内に層１４を沈下させる深さ
を適当な厚さの白金堆積物で制御することができ
るからである。電界軽減領域４及び能動障壁区域
を同心環状配置とする代わりに、他の幾何図形配
置、例えば網目状或いは格子状配置又は多角形状
配置とすることができる。

【図面の簡単な説明】

第１図乃至第６図は本発明の半導体装置の縦断
面図である。 ２……本体部分、３……能動障壁、４……電界
軽減領域、５……溝、１２……電極層、２０……
ｎ導電型珪素領域、３３……空乏領域、３，１１
……半導体障壁領域。

Claims (1)

1. 【特許請求の範囲】 １ 一部分が一導電型の半導体本体と、複数の離
   隔した区域で前記本体の前記一部分と相俟つて能
   動障壁を形成するユニポーラ障壁形成手段と、 能動障壁の下側で本体内に或る深さまで突入す
   る近接して離間した電界軽減領域とを具えた半導
   体装置であつて、能動障壁の前記の離隔した区域
   は、近接して離隔した電界軽減領域の間に配設し
   ており、電界軽減領域を充分に近接して配置して
   能動障壁の逆バイアス時に隣接する各電界軽減領
   域から本体の前記一部分内に延長される空乏層が
   互に合体して高電圧阻止特性を有するようにした
   半導体装置において、 前記本体の前記一部分の材料とは異なり、かつ
   前記ユニポーラ障壁形成手段の材料とも異なる材
   料から成る層を、少なくとも電界軽減領域の所定
   区域に存在させて能動障壁の順バイアス時に小数
   キヤリヤが本体の前記の一部分に流入するのを制
   限する手段を有する電界軽減領域を形成するよう
   にしたことを特徴とする半導体装置。 ２ 本体の前記表面で電界軽減領域の所定区域に
   溝を設け、前記異なる材料から成る層をこの溝内
   に位置させたことを特徴とする特許請求の範囲第
   １項記載の半導体装置。 ３ 前記溝内の異なる材料から成る層は電界軽減
   領域を形成すると共に本体の前記一部分と相俟つ
   て溝の壁部にヘテロ接合を形成し、該ヘテロ接合
   によつて能動障壁の順バイアス時に小数キヤリヤ
   の流入を制限する手段を形成するようにしたこと
   を特徴とする特許請求の範囲第２項記載の半導体
   装置。 ４ 前記異なる材料から成る層を、障壁高さが能
   動障壁より高いシヨツトキ障壁を本体部分と相俟
   つて形成する金属を主成分とした層としたことを
   特徴とする特許請求の範囲第３項記載の半導体装
   置。 ５ 前記異なる材料から成る層を、本体の半導体
   材料より禁止帯の幅の広い半導体層としたことを
   特徴とする特許請求の範囲第３項記載の半導体装
   置。 ６ 前記異なる材料から成る層を誘電体材料と
   し、その上に電極を設けて容量性電界効果構体の
   電界軽減領域を形成するようにしたことを特徴と
   する特許請求の範囲第３項記載の半導体装置。 ７ 前記異なる材料から成る層を半絶縁材料で構
   成するようにしたことを特徴とする特許請求の範
   囲第３項記載の半導体装置。 ８ 前記電界軽減領域は前記本体の前記一部分に
   形成された反対導電型の領域を具え、 さらに前記異なる材料から成る層を、電極層と
   電界軽減領域との間に形成して、電極層と電界軽
   減層間の電流を制限し、これにより能動障壁の順
   バイアス時に反対導電型領域から本体の前記一部
   分に小数キヤリヤの流入が生ずるのを制限するよ
   うにしたことを特徴とする特許請求の範囲第１項
   または第２項に記載の半導体装置。 ９ 前記異なる材料の層を半絶縁材料とし、これ
   により電極層と電界軽減領域間に高インピーダン
   ス電気接続を形成して、電極層と電界軽減領域の
   間の電流を制限する如くした特許請求の範囲第８
   項記載の半導体装置。 １０ 前記ユニポーラ障壁形成手段は実質的に反
   対導電型を示す濃度の不純物を含有する半導体障
   壁領域を具え、該領域を前記本体の前記一部分と
   一導電型の他の半導体領域との間に配置し、前記
   障壁領域は本体部分及び前記他の半導体層の双方
   と相俟つて零バイアス時に形成される空乏層によ
   りその自由電荷キヤリヤが少なくともほぼ完全に
   空乏化されるようにしたことを特徴とする特許請
   求の範囲第１項乃至第９項の何れか１項に記載の
   半導体装置。 １１ 前記ユニポーラ障壁形成手段は、本体表面
   に設けられると共に前記本体の前記一部分と相俟
   つてシヨツトキ障壁を形成する、金属を主成分と
   する層を具えるようにしたことを特徴とする特許
   請求の範囲第１項乃至第９項の何れか１項に記載
   の半導体装置。