JPH0455779A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH0455779A JPH0455779A JP2167676A JP16767690A JPH0455779A JP H0455779 A JPH0455779 A JP H0455779A JP 2167676 A JP2167676 A JP 2167676A JP 16767690 A JP16767690 A JP 16767690A JP H0455779 A JPH0455779 A JP H0455779A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- test
- electronic circuit
- normal operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通常の動作モードとテスト専用の動作モード
（以下テストモードと記す）を有する半導体装置など電
子回路装置に関する。
（以下テストモードと記す）を有する半導体装置など電
子回路装置に関する。
従来の技術
近年、半導体を用いた集積度の高い電子回路装置が、そ
の機能向上にともない、複雑な制御動作を行うとともに
高速化が進み、半導体装置として大規模なものになって
来ている。そのため、その電子回路装置の動作を、実動
作させる前に、内蔵したテスト信号発生回路で装置内の
状態をチエツクする機能を付加し、より信頼性向上を行
ったものが多くなってきている。
の機能向上にともない、複雑な制御動作を行うとともに
高速化が進み、半導体装置として大規模なものになって
来ている。そのため、その電子回路装置の動作を、実動
作させる前に、内蔵したテスト信号発生回路で装置内の
状態をチエツクする機能を付加し、より信頼性向上を行
ったものが多くなってきている。
この自己チエツク用、または製造段階における検査用に
用いるテスト専用の動作モードを有する電子回路装置は
、当然通常の動作モードとの切り換え手段を一般に有し
ている。
用いるテスト専用の動作モードを有する電子回路装置は
、当然通常の動作モードとの切り換え手段を一般に有し
ている。
このテストモードの起動方法の従来例を従来の電子回路
装置の概略ブロック図として第３図に示す。第３図にお
いて、従来の通常の動作モードとテストモードを有する
電子回路装置５内に装備している動作モード決定回路６
は通常動作モードとテストモードの決定回路であり、専
用のテストモード起動端子７（いわゆるＴＥＳＴ端子）
を有している。このテストモード起動端子７の状態（“
Ｈ”または“Ｌ”）によって半導体装置などの電子回路
装置５の動作モードを決定している。
装置の概略ブロック図として第３図に示す。第３図にお
いて、従来の通常の動作モードとテストモードを有する
電子回路装置５内に装備している動作モード決定回路６
は通常動作モードとテストモードの決定回路であり、専
用のテストモード起動端子７（いわゆるＴＥＳＴ端子）
を有している。このテストモード起動端子７の状態（“
Ｈ”または“Ｌ”）によって半導体装置などの電子回路
装置５の動作モードを決定している。
第４図にこの実施例のテストモード起動端子７の一使用
例を示す。テストモード起動端子７を接地（第４図（ａ
））すると“Ｌ”レベルとなり通常動作モードとなり、
テストモード起動端子７を電源電位（ＶＤＤ）（第４図
（ｂ））にすると“Ｈ”レベルとなりテストモードとな
る。このようにして、内蔵された動作モード決定回路６
の専用端子に制御信号を加えてモード切り換えを行って
いた。
例を示す。テストモード起動端子７を接地（第４図（ａ
））すると“Ｌ”レベルとなり通常動作モードとなり、
テストモード起動端子７を電源電位（ＶＤＤ）（第４図
（ｂ））にすると“Ｈ”レベルとなりテストモードとな
る。このようにして、内蔵された動作モード決定回路６
の専用端子に制御信号を加えてモード切り換えを行って
いた。
発明が解決しようとする課題
しかしながら、このテストモードの起動方法ではテスト
モード起動用の専用端子が必要となる。
モード起動用の専用端子が必要となる。
通常、とくにマイクロコンピュータなどの半導体装置は
、限られた端子数で、より多（の機能端子を有すること
を要求されており、通常動作モードに不要なテストモー
ド起動用専用端子を有することは半導体装置の機能を低
下させるという問題がある。
、限られた端子数で、より多（の機能端子を有すること
を要求されており、通常動作モードに不要なテストモー
ド起動用専用端子を有することは半導体装置の機能を低
下させるという問題がある。
本発明は、上記問題に留意し、テストモード起動用の専
用端子が不要な電子回路装置を提供することを目的とす
る。
用端子が不要な電子回路装置を提供することを目的とす
る。
課題を解決するための手段
本発明の上記目的を達成するために、実動作モードの一
定周期の信号（たとえばクロック信号など）を出力する
端子を用い、この端子より前述の一定周期の信号のハイ
レベル“Ｈ”またはローレベル“Ｌ”の固定信号を入力
することにより、テストモードの動作を行うテスト専用
動作手段を起動させる切り換え手段を有する電子回路装
置である。
定周期の信号（たとえばクロック信号など）を出力する
端子を用い、この端子より前述の一定周期の信号のハイ
レベル“Ｈ”またはローレベル“Ｌ”の固定信号を入力
することにより、テストモードの動作を行うテスト専用
動作手段を起動させる切り換え手段を有する電子回路装
置である。
構成としては、実動作モードを実行する機能を有する通
常動作手段と、テストモードを実行する機能を有するテ
スト専用動作手段と、通常動作手段により出力される一
定周期の信号を出力する端子とを具備し、この端子より
一定周期信号のハイレベル“Ｌ″またはローレベル″Ｌ
”に固定した信号を入力することにより、テスト専用動
作手段が起動される切り換え手段を有する電子回路装置
である。
常動作手段と、テストモードを実行する機能を有するテ
スト専用動作手段と、通常動作手段により出力される一
定周期の信号を出力する端子とを具備し、この端子より
一定周期信号のハイレベル“Ｌ″またはローレベル″Ｌ
”に固定した信号を入力することにより、テスト専用動
作手段が起動される切り換え手段を有する電子回路装置
である。
作用
上記構成の本発明の電子回路装置は、一定周期の信号の
出力端子を、強制的に一定周期の信号のハイレベル“Ｌ
″かローレベル“Ｌ″に固定することにより、テストモ
ードへの切り換えを検知する切り換え手段が設けてあり
、この切り換え手段の出力により、テスト専用動作手段
が起動するものである。通常動作手段から出力される上
記の一定周期の信号によりラッチされるラッチ回路を設
け、このラッチ回路に、ある時間遅延するための遅延手
段により遅延された上記一定周期の信号を入力すると、
ラッチ回路としての出力が、“■”かＬ”に特定できる
ので、この信号レベルによりテスト専用動作手段が起動
されることになる。
出力端子を、強制的に一定周期の信号のハイレベル“Ｌ
″かローレベル“Ｌ″に固定することにより、テストモ
ードへの切り換えを検知する切り換え手段が設けてあり
、この切り換え手段の出力により、テスト専用動作手段
が起動するものである。通常動作手段から出力される上
記の一定周期の信号によりラッチされるラッチ回路を設
け、このラッチ回路に、ある時間遅延するための遅延手
段により遅延された上記一定周期の信号を入力すると、
ラッチ回路としての出力が、“■”かＬ”に特定できる
ので、この信号レベルによりテスト専用動作手段が起動
されることになる。
実施例
以下、本発明の電子回路装置の一実施例を第１図を用い
てその構成と動作を説明する。
てその構成と動作を説明する。
第１図は、半導体装置などの電子回路装置で一定周期の
信号を出力する信号出力端子ｌ（以下出力端子１とする
）を利用してテストモードを起動する切り換え手段を有
する一実施例である。
信号を出力する信号出力端子ｌ（以下出力端子１とする
）を利用してテストモードを起動する切り換え手段を有
する一実施例である。
第１図（ａ）は、通常動作手段の動作状態である通常動
作モードにおける出力端子１の状態を示している。出力
端子１からは一定周期の出力信号（たとえばクロック信
号など）を出力している。切り換え手段として動作モー
ド決定回路２が構成され、出力信号のクロック信号○の
立下がりでの入力信号０をラッチするラッチ回路３によ
って検出し、動作モード決定信号Ｏをラッチ回路３の出
力端子から出力する。第１図（ａ）では“Ｈ”を出力し
通常動作モードが設定されている。
作モードにおける出力端子１の状態を示している。出力
端子１からは一定周期の出力信号（たとえばクロック信
号など）を出力している。切り換え手段として動作モー
ド決定回路２が構成され、出力信号のクロック信号○の
立下がりでの入力信号０をラッチするラッチ回路３によ
って検出し、動作モード決定信号Ｏをラッチ回路３の出
力端子から出力する。第１図（ａ）では“Ｈ”を出力し
通常動作モードが設定されている。
この動作のタイミングチャートを第２図（ａ）に示す。
クロック信号■の立ち下がりのタイミングでラッチ回路
３はラッチされるが、入力信号■はドライバー４，２コ
分の遅延で遅れた信号となっているので“Ｈ”を読み取
り出力することになり、動作モード決定信号Ｏは“Ｈ”
となる。
３はラッチされるが、入力信号■はドライバー４，２コ
分の遅延で遅れた信号となっているので“Ｈ”を読み取
り出力することになり、動作モード決定信号Ｏは“Ｈ”
となる。
なお、ドライバー４は信号増幅とともに遅延手段として
機能しておりドライバー４の代わりに遅延回路を設ける
ことによっても、同効果を有する。ただしこの場合は入
力信号■によりクロック信号＠が害されないようなバッ
ファが必要となる。
機能しておりドライバー４の代わりに遅延回路を設ける
ことによっても、同効果を有する。ただしこの場合は入
力信号■によりクロック信号＠が害されないようなバッ
ファが必要となる。
つぎに第１図（ｂ）は、テスト専用動作手段の動作状態
であるテストモード起動時の状態を示している。出力端
子１をグランドアース（ＧＮＤ）に接続することにより
第２１ｇ （ｂ）に示すように出力信号のクロック信号
＠の立ち下がりでの入力信号６は“Ｌ”になるためラッ
チ回路（３）は“Ｌ”をラッチし出力するので動作モー
ド決定信号＠は“Ｌ”となりテストモードを起動する。
であるテストモード起動時の状態を示している。出力端
子１をグランドアース（ＧＮＤ）に接続することにより
第２１ｇ （ｂ）に示すように出力信号のクロック信号
＠の立ち下がりでの入力信号６は“Ｌ”になるためラッ
チ回路（３）は“Ｌ”をラッチし出力するので動作モー
ド決定信号＠は“Ｌ”となりテストモードを起動する。
以上のように、テストモード起動用の専用端子なしで、
テストモードが起動できる。
テストモードが起動できる。
発明の効果
以上の説明より明らかなように本発明は、通常動作モー
ドとテストモードを有する半導体装置などの電子回路装
置のテストモードの起動において、通常動作モードで一
定周期の信号を出力する出力端子に外部よりデータを与
えることによりテストモードを起動するものである。こ
の本発明の電子回路装置ではテストモードの起動に専用
の起動端子が不要となる。すなわち、限られた端子数の
中で多くの機能端子を有する半導体装置などにおいて通
常動作に不要なテストモード起動用の専用端子を削除す
ることにより、半導体装置の機能を著しく向上させるこ
とができる。
ドとテストモードを有する半導体装置などの電子回路装
置のテストモードの起動において、通常動作モードで一
定周期の信号を出力する出力端子に外部よりデータを与
えることによりテストモードを起動するものである。こ
の本発明の電子回路装置ではテストモードの起動に専用
の起動端子が不要となる。すなわち、限られた端子数の
中で多くの機能端子を有する半導体装置などにおいて通
常動作に不要なテストモード起動用の専用端子を削除す
ることにより、半導体装置の機能を著しく向上させるこ
とができる。
さらに、この回路を実現させるためには、簡単な回路を
追加するのみであり、駅存の半導体装置などにも容易に
応用することができる。
追加するのみであり、駅存の半導体装置などにも容易に
応用することができる。
第１図は本発明の電子回路装置の一実施例の部分回路図
、第２図は同実施例の動作を示すタイミングチャート、
第３図は従来の電子回路装置の部分ブロック図、第４図
は同従来例のテストモード起動端子の使用例を示す概略
外観図である。 １・・・・・・信号出力端子、２・・・・・・動作モー
ド決定回路、３・・・・・・ラッチ回路、４・・・・・
・ドライバー代理人の氏名 弁理士 粟野重孝 ほか１
名第１図 ！・・絽宿出力端÷ ２ 、初俸七−Ｆ邸犬（匡Ｉ各 ３・ ・ラッサｏｇ各 ＋ ドライバー 第 図 第 第 図 図
、第２図は同実施例の動作を示すタイミングチャート、
第３図は従来の電子回路装置の部分ブロック図、第４図
は同従来例のテストモード起動端子の使用例を示す概略
外観図である。 １・・・・・・信号出力端子、２・・・・・・動作モー
ド決定回路、３・・・・・・ラッチ回路、４・・・・・
・ドライバー代理人の氏名 弁理士 粟野重孝 ほか１
名第１図 ！・・絽宿出力端÷ ２ 、初俸七−Ｆ邸犬（匡Ｉ各 ３・ ・ラッサｏｇ各 ＋ ドライバー 第 図 第 第 図 図
Claims (3)
- （１）通常動作手段と、テスト専用動作手段と、前記通
常動作手段により一定周期の信号を出力する端子とを具
備し、前記端子より一定周期の信号のハイレベルまたは
ローレベルに固定した信号を入力することにより、前記
テスト専用動作手段が起動される切り換え手段を有する
電子回路装置。 - （２）切り換え手段が、一定周期の信号でラッチされる
ラッチ回路と、前記一定周期の信号を入力とし、その出
力が前記ラッチ回路の入力端子に入力される遅延手段と
からなる請求項１記載の電子回路装置。 - （３）遅延手段が、増幅回路からなる請求項２記載の電
子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167676A JPH0455779A (ja) | 1990-06-26 | 1990-06-26 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167676A JPH0455779A (ja) | 1990-06-26 | 1990-06-26 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0455779A true JPH0455779A (ja) | 1992-02-24 |
Family
ID=15854157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167676A Pending JPH0455779A (ja) | 1990-06-26 | 1990-06-26 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0455779A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149063A (en) * | 1979-04-27 | 1980-11-20 | Philips Nv | Integrated circuit testing method and apparatus |
-
1990
- 1990-06-26 JP JP2167676A patent/JPH0455779A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55149063A (en) * | 1979-04-27 | 1980-11-20 | Philips Nv | Integrated circuit testing method and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005167A (ko) | 테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리 | |
| JPH06213974A (ja) | 順序素子のテストを可能にするテスト構成の改良 | |
| US5991910A (en) | Microcontroller having special mode enable detection circuitry and a method of operation therefore | |
| JPH0792243A (ja) | 半導体装置 | |
| US6578168B1 (en) | Method for operating a boundary scan cell design for high performance I/O cells | |
| JPH0455779A (ja) | 電子回路装置 | |
| JP3225528B2 (ja) | レジスタ回路 | |
| US5293572A (en) | Testing system of computer by generation of an asynchronous pseudo-fault | |
| JP2644111B2 (ja) | 入出力回路 | |
| JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JPH0320710B2 (ja) | ||
| JP2735268B2 (ja) | Ｌｓｉの出力バッファ | |
| JPH04369490A (ja) | 半導体集積回路 | |
| JP2871186B2 (ja) | マイクロコンピュータ | |
| JPH06195305A (ja) | バスフローティング防止回路 | |
| JP2005252417A (ja) | システムリセット判別機能付き制御装置 | |
| JPH0495785A (ja) | 半導体集積回路装置 | |
| JP2001337139A (ja) | バーンインストレス回路を備えた半導体装置および半導体装置へのバーンインストレス印加方法 | |
| JPS6358276A (ja) | Ｉｃ回路のスキヤンパステスト回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH03214329A (ja) | 集積回路装置のテスト回路 | |
| JPH07151825A (ja) | 半導体集積回路 | |
| JPH05184066A (ja) | 出力ドライブ回路 | |
| JPH02277143A (ja) | 集積回路用テスト回路 |